JPS6063632A - Analog-digital converter - Google Patents
Analog-digital converterInfo
- Publication number
- JPS6063632A JPS6063632A JP6133284A JP6133284A JPS6063632A JP S6063632 A JPS6063632 A JP S6063632A JP 6133284 A JP6133284 A JP 6133284A JP 6133284 A JP6133284 A JP 6133284A JP S6063632 A JPS6063632 A JP S6063632A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal
- converter
- terminal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〜/−
明細書の浄書(内容に変更なし)聚2ixン1q!近来
、各種装置の制御を行なうにあたり、半4体マイクロ・
コンピューターを用いることが主流になって来ている。[Detailed description of the invention] ~/- Reprint of specification (no change in content) 聚2ixn1q! Recently, when controlling various devices, half-quadruple micro-
Using computers is becoming mainstream.
然しマイクロ・コンピューター・システムは全てが1”
か@01かの2値によるデジタル処理なので、装置制御
において必然的に生ずる光電変換又は磁電変換又は熱電
変換されたアナ四グ的な電気量はマイクロ・コンピュー
ター外部で半導体リニア集積回路並びにトランジスター
抵抗、コンデンサ、コイル等のディスクリート部品音用
いて回路構成をしなければならなかった。従って、取り
扱うアナログ蓋が多ければ多い程1部品点数が多くな9
%マイクロ・コンピューターを採用して高集積化し、信
頼性を上げ、コストを下げようとする効果が薄れる結果
になってしまう。However, in a microcomputer system, everything is 1"
Since the digital processing is based on binary values (@01 or @01), the photoelectric, magnetoelectric, or thermoelectric converted analog electrical quantities that inevitably occur in device control are processed outside the microcomputer by semiconductor linear integrated circuits, transistor resistance, The circuit had to be constructed using discrete components such as capacitors and coils. Therefore, the more analog lids you handle, the more parts there are9.
% The effect of using microcomputers to increase integration, improve reliability, and reduce costs will be diminished.
そこで、最近のマ1クロ・コンピューターの普及と共に
、その積極的利ハ4を計る意味から前述のアナログ量會
デジタル量に変換する半導体集積回路(以下A−D変換
器と略す)が開発さtypeで遂次比較型構成であり、
回路板が多いので泉積化するにあたっての実装音度が高
いことと、A−D変換器自体の需要がまだ十分に換起ざ
7していないのでコストが非常に高い難点がある。Therefore, with the recent spread of macro computers, a semiconductor integrated circuit (hereinafter referred to as an A-D converter) that converts the aforementioned analog quantity into digital quantity was developed in order to take advantage of its positive benefits. It is a sequential comparison type structure,
Since there are many circuit boards, there are disadvantages in that the mounting noise level is high when integrating circuit boards, and the cost is very high because the demand for the A-D converter itself has not yet been sufficiently stimulated.
そこで1本発明は袂数のアナログ信号をアナログ・スイ
ッチを用いて1個のA−D変換器で処理させるもので1
本発明を用いることにょシ高価なA−D変換器を効率良
く利用できる利点があると共に史に、このA−D変換器
をマイクロ・コンピューターと接続することによシ、デ
ジタル量からアナログ量に至る全ての制御系をマイクロ
・コンピユークーで処理でき、装置の制1Ii4IVc
おいて、その付加価値を高めることができる利点を治す
るものである。Therefore, one aspect of the present invention is to process multiple analog signals with one A-D converter using an analog switch.
The use of the present invention has the advantage of being able to efficiently utilize an expensive A-D converter. All control systems can be processed by a micro computer, and the equipment control system is
It is a cure that can increase its added value.
第1図によシ本発明によるアナログデジタル変換装置の
一実施例について説明する。An embodiment of an analog-to-digital converter according to the present invention will be described with reference to FIG.
11で示すのはマイクロ・コンピューター(rjcoM
−43日本電気株式会社製、具体的な仕様については日
本電気株式会社の力、タログ参照のこと)でアシ、夫々
別個のアナログ信号であるところのアナログ信号1は端
子12に印加され、アナログ信号2は端子13に印加さ
れ、アナログ信号3は端子14に印加されるものである
。11 is a microcomputer (rjcoM
Analog signal 1, which is a separate analog signal, is applied to terminal 12, and the analog signal 1, which is a separate analog signal, is applied to terminal 12. 2 is applied to terminal 13, and analog signal 3 is applied to terminal 14.
前記夫々の端子12,13.14は夫々アナログスイッ
チ15,16.17に接続され、夫々のアナログスイッ
チ15,16,17の出力線、 18,19.20は信
号線21を介してアナログデジタル変換器(A−D変換
器)22の入力端子に印加する。The respective terminals 12, 13, 14 are connected to analog switches 15, 16, 17, respectively, and the output lines of the respective analog switches 15, 16, 17, 18, 19, 20 are connected to analog-to-digital conversion via the signal line 21. is applied to the input terminal of the converter (A-D converter) 22.
前記3つのアナログスイッチ15,16.17の0N−
OFF 制御は、マイクロ・コンピューター1117)
出力PORT−の端子PFXO、P’E1 、PFi2
.上の制御信号によって制御されるものである。0N- of the three analog switches 15, 16, and 17
OFF Control is by microcomputer 1117)
Output PORT- terminals PFXO, P'E1, PFi2
.. It is controlled by the above control signal.
即ち、端子PEQは信号線23によりアナログスイッチ
15の制御端子に接続され、端子PIC1は信号線24
によりアナログスイッチ16の制御端子に接続され、端
子PH2は信号線25によシアナログスイッチ170制
御端子に接続されているものである。従って端子PEO
に論理信号“1″が導出されているときはアナログスイ
ッチ15がONとなり、アナログ信号1をA −D変換
器22に印加し、同様に端子P]101に論理信号゛1
゛か導出されているときは、アナログ信号2をA−D変
換器22に印加し、端子PK2に論理信号“1゛が導出
されているときは、アナログも号3をA−D変換器22
に印加するものである。なお、前記アナログスイッチ1
5,16,17は信号線25,24.25により論理“
0−の信号が印加されたときOFFとなるものであp1
又前記アナログスイッチ15,16.17は同時に複数
個がONとなるときはなく、必ず1つのアナログスイッ
チのみがONとなり他の2つのスイッチはOFFとなる
如く制御されるものである。That is, the terminal PEQ is connected to the control terminal of the analog switch 15 by the signal line 23, and the terminal PIC1 is connected to the signal line 24.
The terminal PH2 is connected to the control terminal of the analog switch 170 through the signal line 25. Therefore terminal PEO
When the logic signal "1" is derived from the terminal P], the analog switch 15 is turned ON, and the analog signal 1 is applied to the A-D converter 22, and the logic signal "1" is similarly applied to the terminal P]101.
When the logic signal "1" is derived from the terminal PK2, the analog signal 2 is applied to the A-D converter 22, and when the logic signal "1" is derived from the terminal PK2, the analog signal #3 is applied to the A-D converter 22.
It is applied to Note that the analog switch 1
5, 16, 17 are logic "" by signal lines 25, 24, 25.
It turns off when a 0- signal is applied, p1
Further, the analog switches 15, 16, and 17 are controlled so that a plurality of analog switches 15, 16, and 17 are never turned on at the same time, and only one analog switch is always turned on and the other two switches are turned off.
前記A−D変換器22の入力端に印加されたアナログ伯
+Eiハ微少時間でデジタル量に変換される。この変換
器の分解能は第1図の例では4ビツトになっているので
、この4ピツ)&入力するマイクロ・コンピューターの
入力ボートをPORTAとしている。分解能が4ビツト
ということは取り扱うアナログ信号の最大値を10Vと
すると、10VX−4まで判別できることを意味する。The analog value +Ei applied to the input terminal of the A-D converter 22 is converted into a digital quantity in a very short time. Since the resolution of this converter is 4 bits in the example shown in FIG. 1, the input port of the microcomputer for inputting these 4 bits is PORTA. The resolution of 4 bits means that if the maximum value of analog signals to be handled is 10V, it is possible to discriminate up to 10VX-4.
この第1図に示した回路の動作を第2図、第3図を用い
て更に詳しく説明する。第5図は第1図におけるリード
オンリーメモリ (ROM)ノアドレス100以降に記
憶せしめた命令コードを示すものである。The operation of the circuit shown in FIG. 1 will be explained in more detail with reference to FIGS. 2 and 3. FIG. 5 shows the instruction code stored after address 100 in the read-only memory (ROM) in FIG.
先ず5tep1でportBの端子PICO上に論理1
11信号を導出してアナログスイッチ12をONとする
ものであるが、かかる動作を行なわせるには。First, in step 1, a logic 1 is placed on the port B terminal PICO.
11 signal to turn on the analog switch 12. In order to perform this operation, the analog switch 12 is turned on.
第1図のflOMの100番地をプログラムカウンタ(
PC)により指示して命令コード(01110100)
を読み出し、FORTIIHの端子pioに論理”1゛
を導出する。従って、アナログスイッチ15のみがON
となってアナログ信号1がA−D変換器22に印加され
る。この様にA−D変換器22にアナログ信号が印加さ
れると出力端に4ビツトのデジタル信号が導出される訳
であるがかかるA−り変換に若干の時間ヲ要する為、ア
ドレス101〜104にはノーオペレーション(NOP
)を格納しておき完全にA −D変換されたデジタル
信号がA−D変換器の出力端子に導出されるまで次の動
作を待期する。Set address 100 of flOM in Figure 1 to the program counter (
command code (01110100)
is read and a logic "1" is derived from the terminal pio of FORTIH. Therefore, only the analog switch 15 is ON.
The analog signal 1 is applied to the A-D converter 22. When an analog signal is applied to the A-D converter 22 in this way, a 4-bit digital signal is derived at the output terminal, but since this A-to-digital conversion takes some time, the addresses 101 to 104 are No operation (NOP)
) and waits for the next operation until a completely A-D converted digital signal is delivered to the output terminal of the A-D converter.
この様にして所定時間待期した後、gtep2vcよp
ム−D変換器の出力が印加されているデジタル情報全読
み込むわけであるが、この為にはアドレス105の命令
コード0100000口を読み出してport Aの内
容をAceに入力させる〇この様にして5top 2を
終了することによシ、アナログ信号1が4ビツトのデジ
タル信号A1に変換されてAcCに取シ込まれるので、
この後は5top 3によりこの変換したデジタル信号
A1を用いて必要なる処理ルーチンを実行することがで
きるものである。この処理ルーテンは1例えば。After waiting for a predetermined time in this way, gtep2vc
All the digital information to which the output of the Mo-D converter is applied is read, but for this purpose, read the instruction code 0100000 at address 105 and input the contents of port A to Ace. In this way, 5top By completing step 2, the analog signal 1 is converted to a 4-bit digital signal A1 and input to the AcC.
Thereafter, necessary processing routines can be executed using the converted digital signal A1 by 5top3. This processing routine is 1 example.
前記デジタル信号A1を処理して所望の制御信号を導出
するルーチン等の任意のルーチンでよいものでおる。Any routine such as a routine for processing the digital signal A1 to derive a desired control signal may be used.
この様にしてアドレス199の処理が終了すると次は5
tep 4〜5でportl!:1を指定してアナログ
スイッチ16をONとし、アナログ信号2をムーD変換
器22に印加した後、port人の内容をiceに取シ
込むわけであるが、かかるatθpsはport I!
! 1の指定を除いては5tep 1〜atep Xと
全く同様に行なわれる。When the processing of address 199 is completed in this way, the next step is 5.
Portl in steps 4-5! :1 is specified, the analog switch 16 is turned ON, and the analog signal 2 is applied to the Mu-D converter 22, and then the contents of the port person are imported into the ice, but such atθps is the port I!
! Except for the designation of 1, the process is performed in exactly the same way as 5tep 1 to atep X.
この様にしてBtep 4〜5によ!J AcC内に取
り込んだ4ビツトのデジタル信号は1次の5top 6
によシ処理されるものでおる。この処理ルーチンは1例
6えば、前記デジタル信号A2を処理して所望の制御信
号を導出するルーチン等、任意の処理ルーチンでよいも
のである。In this way, Btep 4~5! The 4-bit digital signal taken into JAcC is the primary 5top 6
It is processed separately. This processing routine may be any processing routine, for example, a routine for processing the digital signal A2 to derive a desired control signal.
この様にしてアドレス299の処理が終了すると次は5
top 7 、8でport B 2を指定してアナロ
グスイッチ17をONとし、アナログ信号5をA−D変
換器22に印加した後、port Aの内容をAccK
取シ込んだ後、5top 9で必要な処理を行なうもの
である。When the processing of address 299 is completed in this way, the next step is 5.
After specifying port B 2 in top 7 and 8 and turning on the analog switch 17 and applying the analog signal 5 to the A-D converter 22, the contents of port A are set to AccK.
After importing, necessary processing is performed in 5top 9.
従って、第1図に示したA−D変換装置によるならば、
1つのA−D変換器により複数のアナログ信号をデジタ
ル信号に変換できるものである。Therefore, if the A-D converter shown in FIG. 1 is used,
A single AD converter can convert multiple analog signals into digital signals.
前記アナログスイッチ12,13.14は1例えば。The analog switches 12, 13, and 14 are, for example, one.
第4図に示す如き回路にょシ構成できるものである。It is possible to construct a circuit as shown in FIG.
即ち、 Ql、Q5はP −channel MOB
トランジスタ、 Q2.Q5はN −channel
MOB ) −j 7ジスタヨ〕成るものであるので、
コントロール端子26の相対的電圧レベルが“L゛ (
低レベル)のトキトランジスタQ1がONシ、トランジ
スタQ2がOFFし、信号線27の電圧は“H゛ (高
レベル)となるので、トランジスタq6はOFFになシ
、端子26が1L′″であるのでトランジスタQ4もO
FFする。That is, Ql and Q5 are P-channel MOB
Transistor, Q2. Q5 is N-channel
MOB ) −j 7 jistayo], so
The relative voltage level of the control terminal 26 is “L” (
The transistor Q1 (low level) is turned on, the transistor Q2 is turned off, and the voltage of the signal line 27 becomes "H" (high level), so the transistor q6 is not turned off and the terminal 26 is 1L''. Therefore, transistor Q4 is also O.
FF.
従って、入力端子28にあるアナログ信号は出力端子2
9には転送されない。一方端子26を@″HHルベルる
とトランジスタQ1が0IFF 。Therefore, the analog signal present at input terminal 28 is
It is not transferred to 9. On the other hand, when terminal 26 is @''HH level, transistor Q1 becomes 0IFF.
トランジスタQ2がONするので、信号線27は1L″
レベルにな9% トランジスタQ3がONになシ、トラ
ンジスタQ4もONシ、端子28にあるアナログ信号は
端子29へ転送される。Since the transistor Q2 is turned on, the signal line 27 is 1L''
When the transistor Q3 is turned on and the transistor Q4 is turned on, the analog signal at the terminal 28 is transferred to the terminal 29.
従って、入力端子28におるアナログ信号は出力端子2
9に転送されるものである。Therefore, the analog signal at input terminal 28 is
9.
かかるアナログスイッチ、A−D変換器拳マイクロ・コ
ンピューターのいずれもMOB l’l’ #造よ構成
るので、第1図に示した回路構成を更に発展させて、一
枚の半導体基板の上にマイクロ・コンピューター回路5
A−D変換器、アナログスイッチを実装した1個の大規
模集積回路(以下LSIと略す)を構成することができ
る。Since both such an analog switch and an A-D converter microcomputer are constructed using a MOB l'l'# structure, the circuit configuration shown in FIG. Microcomputer circuit 5
It is possible to configure one large-scale integrated circuit (hereinafter abbreviated as LSI) in which an A-D converter and an analog switch are mounted.
第5図はこの様にして構成したLSIを示すものでちり
1点線で囲繞した部分32がLSIを示すものである。FIG. 5 shows an LSI constructed in this manner, and a portion 32 surrounded by a dotted line indicates the LSI.
なお第5図において第1図と同様の符号を付した部材は
同様のものよ構成るものとする。In FIG. 5, members denoted by the same reference numerals as in FIG. 1 are constructed in the same manner.
第5図は分解能4ビツトのA−D変換器30iLs工内
部に有しているものであるが、この4ビツトの出力はマ
イクロ・コンピュータ一部(第1図と同様に800M
−45によりg成されているものとする)のデータバス
61に接続する。Figure 5 shows an A-D converter with a resolution of 4 bits, which is installed inside the 30iLs factory.
-45 is connected to the data bus 61.
又外部からアナログ信号1,2.3’i印加する為の端
子AI、A2.A3 は夫々アナログスイッチ15 、
16.17に接続し、このアナログスイッチの出力は夫
々前記A−D変換器3oに印加して成るものである。Also, terminals AI, A2 . A3 is an analog switch 15,
16 and 17, and the outputs of these analog switches are respectively applied to the A-D converter 3o.
かかるアナログスイッチ15,15,17及びA−D変
換器6oからの変換出刃の導出は、信号線oL02.0
j04を介してROM内に格納されている命令をインス
トラクションデコーダ(より)でデコードして制御する
如く構成されているものである。The converted blades are derived from the analog switches 15, 15, 17 and the A-D converter 6o through the signal line oL02.0.
It is configured such that instructions stored in the ROM are decoded and controlled by an instruction decoder via j04.
従って、マイクロ1コンピユーターの命令のm 9M
Id、マイクロ・コンピュータ一部の制御命令の他に、
更に、(a)アナログスイッチ15をOWして端子A1
上のアナログ信号1をA−D変換器3゜に読み込め。(
b)アナログスイッチ16をOWして端子A2上のアナ
ログ信号2をム一り変換器3゜に読み込め。(c)アナ
ログスイッチ17をONして端子A3上のアナログ信号
fcA −D変換器3oに読み込め。(d) A −D
変換器30の内容をAQQへ読み込め。と言う4′m類
の命令が追加されることになる。Therefore, m 9M of instructions for a micro 1 computer
Id, microcomputer In addition to some control instructions,
Furthermore, (a) turn on the analog switch 15 to connect the terminal A1.
Read the analog signal 1 above into the A-D converter 3°. (
b) Turn on the analog switch 16 and read the analog signal 2 on the terminal A2 into the converter 3°. (c) Turn on the analog switch 17 and read the analog signal on the terminal A3 into the fcA-D converter 3o. (d) A-D
Read the contents of converter 30 into AQQ. 4'm class instructions will be added.
かかる命令は命令コードで空いているコードを用いるこ
とができるものであるので、上記μ00M−43の場合
は、上記(a)の命令コードとして11010000を
用い、上記(b)の命令コードとして11010001
f:用い。上記(c)の命令コードとして110100
10を用い、上記(d)の命令コードとして11010
011を用いることができる。Such an instruction can use a vacant instruction code, so in the case of μ00M-43 above, 11010000 is used as the instruction code in (a) above, and 11010001 is used as the instruction code in (b) above.
f: Use. 110100 as the instruction code of (c) above
10, and the instruction code of (d) above is 11010.
011 can be used.
従って、インストラクションデコーダよりの一部を例え
ば、第6図の如く構成しておくならばROMから読み出
した命令コードは信号線L1〜L8に印加されるもので
あるので、前記命令コード(a)がROMから読み出さ
れたときは信号線C1上にのみ高レベル信号”H゛が導
出されて(他の信号線には低レベル@L′が導出される
)アナログスイッチ15がONとなり、前記命令コード
(b)がROMから読み出されたときは信号線C2上に
のみ信号Hが導出されてアナログスイッチ16がONと
な#)、AiJ記命令コード(C)がROMから読み出
されたときは信号−3上にのみ信号■が導出されてアナ
ログスイッチ17がONとなル、前記命令コード(、i
)がROMから読み出されたときは信号線C4上にのみ
信号Hが導出されてA−D変換されたデジタル信号がA
ce tic読み込まれる。Therefore, if a part of the instruction decoder is configured as shown in FIG. 6, the instruction code read from the ROM is applied to the signal lines L1 to L8, so the instruction code (a) is When the ROM is read, a high level signal "H" is derived only on the signal line C1 (a low level @L' is derived on the other signal lines), the analog switch 15 is turned ON, and the above command is output. When the code (b) is read from the ROM, the signal H is derived only on the signal line C2 and the analog switch 16 is turned ON. When the AiJ instruction code (C) is read from the ROM The signal ■ is derived only on the signal -3 and the analog switch 17 is turned on.
) is read from the ROM, signal H is derived only on signal line C4, and the A-D converted digital signal is A.
ce tic is loaded.
従って%ROMの100番地に(a)の命令コード11
010000を格納しておき、101番地に(a)の命
令コード0010110nを格納しておくならば、PC
により100@地を指示して命令を実行し1次に101
番地を指示して命令を実行することによシ、端子A1上
のアナログ信号1を4ビツトのデジタル信号に変換して
Acc iC読み込むことができ、同様にして端子A2
.A3に印加されているアナログ信号も2つのステップ
を経ることによF) iceにデジタル信号として読み
込むことができるものである。Therefore, instruction code 11 of (a) is stored at address 100 of %ROM.
If you store 010000 and the instruction code 0010110n of (a) at address 101, the PC
Execute the command by specifying 100@ground and 101 as the first
By specifying the address and executing the command, analog signal 1 on terminal A1 can be converted to a 4-bit digital signal and read from AcciC.
.. The analog signal applied to A3 can also be read into the F) ice as a digital signal through two steps.
第7図は第5図に示したLSIを複写装置の制御部とし
て用いた実施例を示すものであシ。FIG. 7 shows an embodiment in which the LSI shown in FIG. 5 is used as a control section of a copying machine.
LB工62の端子A1には原稿バッググランド濃度検知
ユニット33を構成しているランプ37と0(1834
の内、該atla 54の端子電圧を印加し。The lamps 37 and 0 (1834
Among them, apply the terminal voltage of the atla 54.
端子A2にはトナー濃度検知ユニツ)35′t−構成し
ているランプ38とCaEl 36 の内の該ade
56の端子電圧を印加し、端子A6には定着器のヒータ
一温度を検出する検出用サーミスタ37′の端子電圧を
印加するものである。Terminal A2 is connected to a toner concentration detection unit (35't) and a corresponding lamp (38) of CaEl (36).
A terminal voltage of 56 is applied to the terminal A6, and a terminal voltage of a detection thermistor 37' for detecting the temperature of the heater of the fixing device is applied to the terminal A6.
この様に複数のアナログ信号をL8工32に1しておい
ても、かかるアナログ信号を順次読み込んでデジタル信
号に変換し、必要なる処理をした後制御信号を導出する
ことができるものである。Even if a plurality of analog signals are stored in the L8 unit 32 in this manner, the analog signals can be sequentially read, converted into digital signals, and after necessary processing, a control signal can be derived.
第8図は第7図に示した如き制御部を内蔵した複写装置
40の外観図を示すものであシ、複写装置の本体41の
上図には不図示の原稿台を設け、この原稿台の上には軸
42′ft中心として揺動自在に原稿弁え43を配置し
、この原稿弁え43の手前には複写枚数をセットするキ
ーボー)’44及びコピースタートボタン45を配置し
て成る。なお、46は給紙カセットであシ。FIG. 8 shows an external view of a copying machine 40 having a built-in control unit as shown in FIG. A manuscript valve 43 is arranged on the top so as to be able to swing freely around a shaft 42'ft, and a keyboard 44 for setting the number of copies and a copy start button 45 are arranged in front of this manuscript valve 43. . Note that 46 is a paper feed cassette.
47は複写完了紙排出トレイである。Reference numeral 47 indicates a copy completion paper ejection tray.
かかる本体41の角部48の一部には三角形の切欠き4
9を設ける。この切欠き49は第9図に示す如く上板5
0.下板51.立板52よ構成るものでちゃ、上板50
の一部には透光部55を設けて、との透光部53の切欠
き49と反対位置には受光素子であるところの前記Ca
534ft固定する。一方下板51の前記透光部53と
対向する一部には透光部54を設け、この透光部54の
切欠き49と反対位置には発光素子であるところの前記
ランプ57を固定する。A triangular notch 4 is formed in a part of the corner 48 of the main body 41.
9 will be provided. This notch 49 is formed in the upper plate 5 as shown in FIG.
0. Lower plate 51. The upper board 50 consists of the standing board 52.
A light transmitting portion 55 is provided in a part of the light transmitting portion 53, and the Ca, which is a light receiving element, is provided at a position opposite to the notch 49 of the light transmitting portion 53.
Fixed at 534ft. On the other hand, a light-transmitting part 54 is provided in a part of the lower plate 51 facing the light-transmitting part 53, and the lamp 57, which is a light-emitting element, is fixed to a position opposite to the notch 49 of this light-transmitting part 54. .
従って、ラング37から出射した光はcds 54に到
達する如く構成されているものであるが。Therefore, the light emitted from the rung 37 is configured to reach the CDS 54.
この切欠き49に原稿55を挿入するならば。If the original 55 is inserted into this notch 49.
cds 34 からは原稿55を透過した光量に応じた
出力信号を得ることができるものである。An output signal corresponding to the amount of light transmitted through the original 55 can be obtained from the CDS 34 .
要するに原稿のバンクグランドを知ることができるもの
であるので、かかる検知ユニットの出力により、原稿の
パックグランドに応じて該複写装置の制御を行なうこと
ができるものである。In short, since it is possible to know the bank ground of the original, the copying apparatus can be controlled according to the back ground of the original based on the output of the detection unit.
なお、前記立板52の一部にはスイッチ56の検出子5
7を延出しておき、前記原稿55が。Note that the detector 5 of the switch 56 is mounted on a part of the standing board 52.
7 is extended, and the original document 55 is placed.
切欠き49に挿入されてこの検出子57を矢印T方向に
押圧することにより、前記スイッチ56がONとなる如
く構成しておくならば、このスイッチ56のON出力を
トリが一信号としてals 54の出力をデジタル信号
に変換することもできるものでおる。この場合は例えば
前記スイッチ56のON出力により第5図に示したRO
Mの100番地を指示すればよいものである。If the switch 56 is configured to be turned on by inserting it into the notch 49 and pressing the detector 57 in the direction of the arrow T, the ON output of the switch 56 will be treated as a single signal as 54 It is also possible to convert the output into a digital signal. In this case, for example, the ON output of the switch 56 causes the RO shown in FIG.
All you have to do is specify address 100 of M.
以上の如く構成するならば、高価なアナログデジタル変
換器に安価な切換回路を設けて、1つのアナログデジタ
ル変換器を効率良く使用することができるものである。With the above configuration, an inexpensive switching circuit can be provided in an expensive analog-to-digital converter, and one analog-to-digital converter can be used efficiently.
又マイクロ・コンピューターとアナログデジタル変換器
を接続したシステムを1個の大規模集積回路に収める場
合に、複数個のアナログデジタル変換器を内蔵すること
は集積度の点で限界があるが1本発明を採用すると、1
個のアナログデジタル変換回路で見かけ上、複数個のア
ナログデジタル変換回路を実装したシステムと同様な機
能を有し、集積化の上で非常に有利になる。Furthermore, when a system in which a microcomputer and an analog-to-digital converter are connected is housed in one large-scale integrated circuit, there is a limit to the degree of integration in incorporating multiple analog-to-digital converters; If we adopt 1
A single analog-to-digital conversion circuit apparently has the same function as a system equipped with multiple analog-to-digital conversion circuits, which is very advantageous in terms of integration.
第1図は本発明によるアナログデジタル変換装Rを示す
回路図、第2図は第1図の回路動作を示すフローチャー
ト、第5図は第1図のROMに格納された命令コード図
、第4図は第1図に用いたスイッチを示す回路図、第5
図は本発明の他の実施例によるアナログデジタル変換装
置を示す回路図、第6図は第5図の一部を詳細に示す回
路図、第7図は本発明を複写装置の制御部として用いた
回路図、第8図は本発明を適用した複写装置の外観図、
そして第9m1A+Bは本発明に適用し得るバックグラ
ンド濃度検知ユニットを示す斜視図及びB−B’断面図
である。
ここで11はマイクロ・コンピューター、15゜16.
17はスイッチ、 22.30はA−D変換器である。
第4図
手続補正書(方式)
1 事件の表示
昭和59年 特許願 第 61332 号2 発明の名
称
アナログデジタル変換装置
3、補正をする者
゛j沖1との関係 特許出願人
イ1 所 東京都大1n区下丸子3−3(t−2名称
(10(1)キャノン株式会社
代表者賀来龍三部
4代理人
居 所 )慴146東京都大【n区下丸子3−30−2
5、補正命令の日付
昭和59年8月28日(発送日付)
6、補正の対象
明細書及び図面
7補正の内容
明細書の第2頁〜20頁及び図面の第1図〜第9図の浄
書(内容に変更なし)
手 続 補 正 書(自発)
昭和59年 4月27日
特許庁長官 若 杉 和 夫 殿 t、1−2、発明の
名称
アナログデジタル変換装置
3、補正をする者
事件との関係 特許出願人
住所 東京都大田区下丸子3−30−2名称 (100
)キャノン株式会社
代表者 賀 来 龍 三 部
4、代理人
居所 〒146東京都大田区下丸子3−30−25、補
正の対象
明 細 書
6、補正の内容
特許請求の範囲の項を別紙の如く補正する。
2、特許請求の範囲
アナログデータなデジタルデータに変換する変換手段と
上記変換手段からのデジダルデータに基づいて処理を行
なう処理手段と上記デジダルデータの上記処理手段への
入力を制御するためのタイマ手段を有したことを特徴と
するアナログデジタル変換装置。FIG. 1 is a circuit diagram showing an analog-to-digital converter R according to the present invention, FIG. 2 is a flowchart showing the circuit operation of FIG. 1, FIG. 5 is an instruction code diagram stored in the ROM of FIG. The figure is a circuit diagram showing the switch used in Figure 1.
The figure is a circuit diagram showing an analog-to-digital converter according to another embodiment of the present invention, FIG. 6 is a circuit diagram showing a part of FIG. 5 in detail, and FIG. Figure 8 is an external view of a copying machine to which the present invention is applied;
9th m1A+B is a perspective view and a BB' cross-sectional view showing a background concentration detection unit that can be applied to the present invention. Here 11 is a microcomputer, 15°16.
17 is a switch, and 22.30 is an A-D converter. Figure 4 Procedural amendment (method) 1 Indication of the case 1982 Patent application No. 61332 2 Name of the invention Analog-to-digital converter 3 Relationship with the person making the amendment 1 Patent applicant 1 Place Tokyo 3-3 Shimomaruko, Dai 1n Ward (T-2 name)
(10(1) Canon Co., Ltd. Representative Ryu Kaku 3rd Department 4th Agent Residence) Kei 146 Tokyo Metropolitan University [3-30-2 Shimomaruko, N-ku
5. Date of amendment order: August 28, 1980 (shipment date) 6. Specification subject to amendment and drawings Engraving (no change in content) Procedural amendment (voluntary) April 27, 1980 Kazuo Wakasugi, Commissioner of the Patent Office T, 1-2, Name of invention analog-to-digital converter 3, case of person making amendment Relationship with Patent applicant address 3-30-2 Shimomaruko, Ota-ku, Tokyo Name (100
) Canon Co., Ltd. Representative: Ryu Kaku, Department 4, Agent address: 3-30-25 Shimomaruko, Ota-ku, Tokyo 146, Specification subject to amendment: Document 6, Contents of the amendment: Scope of claims, as attached. to correct. 2. Scope of Claims Conversion means for converting analog data into digital data, processing means for performing processing based on digital data from the conversion means, and timer means for controlling input of the digital data to the processing means. An analog-to-digital conversion device characterized by having:
Claims (1)
上記変換手段からのデジタルデータに基づいて処理を行
なう処理手段と上記デジタルデータの」二記処理手段へ
の入力を制御するためのタイマ手段を有したことを特徴
とするアナログデジタル変換装置 換手段と上記変換手
段からのデジタルデータにス(づいて処理を行なう処理
手段と上記デジタルデータの上記処理手段への入力を制
御するためのタイマ手段を有したことを特徴とするアナ
ログデジタル変換装置。It has a conversion means for converting analog data into digital data, a processing means for performing processing based on the digital data from the conversion means, and a timer means for controlling the input of the digital data to the processing means described in item 2 above. An analog-to-digital conversion device characterized by: a converting means, a processing means for processing digital data from the converting means, and a timer means for controlling input of the digital data to the processing means. An analog-to-digital conversion device featuring:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6133284A JPS6063632A (en) | 1984-03-28 | 1984-03-28 | Analog-digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6133284A JPS6063632A (en) | 1984-03-28 | 1984-03-28 | Analog-digital converter |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3412377A Division JPS53118962A (en) | 1977-03-28 | 1977-03-28 | Analog-to-digital converting unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6063632A true JPS6063632A (en) | 1985-04-12 |
| JPS6130291B2 JPS6130291B2 (en) | 1986-07-12 |
Family
ID=13168074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6133284A Granted JPS6063632A (en) | 1984-03-28 | 1984-03-28 | Analog-digital converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6063632A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6288431A (en) * | 1985-10-14 | 1987-04-22 | Nec Corp | Analog-digital converter |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS636785U (en) * | 1986-07-01 | 1988-01-18 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4845841A (en) * | 1971-10-15 | 1973-06-30 | ||
| US3876106A (en) * | 1973-10-01 | 1975-04-08 | Eastman Kodak Co | Toner concentration monitoring apparatus utilizing programmable digital computer |
| JPS511047A (en) * | 1974-06-21 | 1976-01-07 | Nippon Denso Co | INTAFUEESUKAIRO |
| JPS513547A (en) * | 1974-06-26 | 1976-01-13 | Nippon Denso Co | INTAFUEESUKAIRO |
-
1984
- 1984-03-28 JP JP6133284A patent/JPS6063632A/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4845841A (en) * | 1971-10-15 | 1973-06-30 | ||
| US3876106A (en) * | 1973-10-01 | 1975-04-08 | Eastman Kodak Co | Toner concentration monitoring apparatus utilizing programmable digital computer |
| JPS511047A (en) * | 1974-06-21 | 1976-01-07 | Nippon Denso Co | INTAFUEESUKAIRO |
| JPS513547A (en) * | 1974-06-26 | 1976-01-13 | Nippon Denso Co | INTAFUEESUKAIRO |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6288431A (en) * | 1985-10-14 | 1987-04-22 | Nec Corp | Analog-digital converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6130291B2 (en) | 1986-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005282A (en) | Single chip microcomputer | |
| US5148532A (en) | Pipeline processor with prefetch circuit | |
| JPS6063632A (en) | Analog-digital converter | |
| US4222105A (en) | Recording apparatus including analog-digital converter | |
| GB2203578A (en) | Information monitoring control system | |
| JPS6057766A (en) | image forming device | |
| US4513400A (en) | Circuit for reading out address data applied to a memory in a one-chip microcomputer | |
| US6211802B1 (en) | Semiconductor integrated circuit for performing data transfer | |
| CN100476778C (en) | Master module, function module, electronic device and identification data setting method thereof | |
| KR0134365B1 (en) | Single chip microprocessor with program data memory flag | |
| GR3034044T3 (en) | Processor circuit comprising a first processor, and system comprising the processor circuit and a second processor. | |
| JPH04308952A (en) | Address setting method for input and output terminal | |
| JPS6063631A (en) | Analog-digital converter | |
| KR100446150B1 (en) | Apparatus for identifying daughter board in digital exchanger | |
| KR100505461B1 (en) | A remote control device | |
| JPS6476335A (en) | Data processing system | |
| JP2003218705A (en) | Serial data processor circuit | |
| JPS60101649A (en) | Diagnosis device of electronic computer | |
| JPS5588144A (en) | Register selective diagnostic system | |
| SU995086A1 (en) | Device for number comparison | |
| JP2000056966A (en) | Microprocessor system and microprocessor operation analysis prevention method | |
| JPH0619738B2 (en) | Microprocessor device | |
| GB2184578A (en) | A microprogram control device | |
| JPS5760596A (en) | Parity checking system of control memory | |
| JPS5539935A (en) | Paper tape reading device |