JPS6063644A - デイジタル装置の動作のモデリング方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ディジタル装置の動作のモデリング方法及び
装置に関し、更に詳細には、複雑な回路及びシステムの
テスト及び開発に使用する複雑な大規模集積回路（ＬＳ
Ｉ）−４たけ超大規模集積回路（ＶＬＳＩ）の動作のモ
デリング方法及び装置に関する。また、本発明は、ＬＳ
ＩまたはＶｌ、Ｓ　Ｉの動作特性を精密にシミュレート
しなければガらない場合において、プログラム制御のも
とてインストラクションを実行し得る装置を含むディジ
タル回路及びシステムのテスト及び論理シミュレーショ
ンに関する。

〔従来技術〕

装置の論理シミュレーションモデルは、通常動作におい
て装置ｕの論理及びタイミング動作を精密に模擬する診
断ツールである。このようなモデルの目的は、上６己装
誼を含む演算ディジタルシステムの論理及びタイミング
を変化することである。

Ｒ＋ｎｒ　理シミュレーションモデルにおいて、内部動
作及び内部構造は、シミュレートされる実際の装置のそ
れらに類似していなくてもよい。ただ、外見から見た動
作が、モデル化される実際の装置の動作に類似していな
ければならないだけである。

通常の論理シミュレーションモデルはソフトウェアで実
施されていた。このソフトウェア論理シミュレーション
モデルには、２つの種類、すなわち構造モデルと動作モ
デルとがちる。構造モデルは、装置の実際の内部論理構
造を模擬するもので、それによシ機能動作を知ることが
できる。動作モデルは、単に外見の論理及びタイミング
動作を模擬するだけである。

複雑な装置のソフトウェアモデルは多くの欠点を有して
いる。第１に、これらは比較的高価で、開発するのに時
間がかかる。また、精密カモデルを設計するには、装置
の仕様書を集めるとともに十分に理解しなければならな
い。しかし、装置の製造業者はこのような詳細を開示す
るのを一般にきらうので、そのようにすることにはかな
シの限界がちる。さらに、装置をモデリングするのに要
する仕様書は、通常、装置の代表的なユーザに関係した
仕様書よシはるかに詳細に示されていなければならない
。

また、ソフトウェアシミュレーションモデルは、装置の
機能をシミュレートするのに要する計算量外部構成素子
をシミュートするのに要する計算量は、複雑な装置自身
をシミュレートするのに要する計算量に較べれば問題に
ならない。すなわち、ソフトウェアシミュレーションモ
デルハ、実用スる場合、時間がかかシ過ぎてしまうこと
がしばしばある。

従来、物理的装置を使用してリアルタイムでダイナミッ
クディジタル装置の動作をシミュレートするのに利用し
得るツールは、少ししかなかった。

診断ツールとしては、たとえばカリフォルニア州。

サンタクジラのインテルコーポレーション製のインサー
キット・工ごユレータ（ＩＣＥ）等、いくつか知られて
いる。このインサーキット・エミュレータは、動作中、
たとえばドライブアイドル状態においてはつきシ定義さ
れた時点で停止しかつマイクロプロセッサ装置をサイク
ルさせる装置を有している。しかし、これは、システム
の通常動作において装置をリセットする能力はない。

複雑方ディジタル装置の密度がさらに高くなるトするだ
めの要件等を含むシミュレーションの問題点は、増々深
刻になってくる。従って、更に大きいシステムを開発し
かつテス）するのに使用する複雑なディジタル装置、特
にダイナミックディジタル装置の動作をシミュレートす
るだめの診断ツールが必要になる。このツールは、適切
な情報を少ししか必要とせず、かつ既知の良好な装置を
使用して、開発またはテストするシステムをシミュレー
トすることができるものである。

〔発明の概要〕

本発明によるシミュレーションモデルは、データまたは
蓄積した機能のロスを避けるように、通常の動作速度で
物理的装置を制御する装置と、モデル化すべき物理的装
置との組合せから成っている。すなわち、モデル化すべ
き物理的装置は、マイクロシステムシミュレーション１
ｆＮＫ接続Ｌ、このシミュレーション装置は、様々々種
類の外部装置を受け入れることができ、かつ物理的装置
をシミュレートするのに必要な論理回路及び制御装置を
含んでおり、その結果化ずる動作は外部制御のもとで観
測することができる。データ及び論理状態パターンは物
理的装置の始動、停止、循環及びリセットを有効に制御
することによシ与えられる。

実施例では、モデル化される装置、たとえばマイクロプ
ロセッサ回路のようなダイナミックディジタル回路の既
知の良好々物理的サンプルを、テストすべきディジタル
システムに接続して使用している。このシステムは、シ
哀テムの周囲において、テストすべき他のディジタル回
路を含んでいる。ここで基準素子と呼称している物理的
サンプルは、パーソナリティモジュールとしてここでは
示されている装置を介して、シミュレーションジグとし
て示されている装置に接続している。パーソナリティモ
ジュールの目的は、シミュレーションジグに対して、特
定の基準素子をインターフェイスする電気的及び物理的
構成を与えることである。シミュレーションジグは、こ
こで論理的シミュレータとして示されているコンピュー
タ制御システムに接続して、適当な入力信号を供給し、
かつ基準素子がソフトウェアモデルかまたはハードウェ
アモデルであるかをユーザが知っていなくてもよいよう
に、その結果化じた出力信号をサンプルする。従って、
シミュレーションライブラリのユーザは、タイプを考慮
することなくソフトウェアモデルを有する装置と、物理
的モデルを有する装置とを混合することができる。

本発明の実施例では、入カバターンのシーケンスは、あ
らかじめ計算されかつ高速メモリに記憶されている。こ
の入カバターンは、適当な時限インターバル（クロック
エツジ）において基１子に送られるビットの並列パター
ンである。その後、シーケンスは基準素子にプレイバッ
クされる。入カバターンのシーケンスの終了時に、基準
素子の出力値をサンプルする。その結果化じた出力値を
用いて、本発明による論理シミュレータは、次の入カバ
ターンをオフライン計算し、この計算した入カバターン
を、前に記憶した入カバターンのシーケンスの終了時に
記憶し、かつリセット信号ラインを作動することによシ
、またはリセットパターンシーケンスを基準素子に供給
することによシ基準素子をリセットし、さらに次の演算
シーケンスが１つの付加入カバターンを生じるように入
カバターンのシーケンスを繰返している。

従って、本発明による論理シミュレータは、ここでリセ
ット状態として示されている基準状恕から各繰返しシー
ケンスを開始することによシ基準素子の状態を繰返しア
ドバンスする。

リセット信号まだはリセットパターンシーケンスを使用
することにより、各クロックサイクルで基準素子を停止
させることなく、基準素子のタイミング要件を満たしよ
って論理シミュレータは、都合ノよい非実時間レートで
レスポンスを計算することができる。

以上のように、本発明によるシミュレーションモデルハ
、システムの非実時間シミュレーションを可能にし、こ
の非実時間シミュレーションは、システムの選択された
ハードウェア基準素子の実時間特性を与える一方、ディ
ジタルシステムにおける他の装置に対してソフトウェア
モデルを使用できるようにするのに重要であシ、またこ
れにょシ、開発またはテスト下にあるシステムの各素子
の複雑な数学的モデルを発生しなくてもすむ。

〔実施例〕

以下、添付の図面に基づいて、本発明の実施例について
説明する。

第１図は、メインバス１６に接続した汎用中央処理装置
（ＣＰＵ）　１　Ｂを有する汎用ディジタルコンピュー
タ内に配置されたシミュレーションシステム１０を示し
ている。シミュレーションシステム１０は、メインバス
１６に接続したメモリ装置２゜と入力／出力装置（ｉｌ
ｏ）２２を含んでいる。制御端末装置２４とマスメモリ
２６は、工１０２２を介してメインバス１６に接続して
いる。完全にソフトウェアをペースにしたシミュレーシ
ョンは他のハードウェアを必要としないが、本発明では
、第１シミユレーシヨンジグ（Ｄｓ、ｙ、）　１２及ヒ
／ｌりは第２シミユレーシヨンジグ（ＤＳＪ２）　１４
をメインバス１６に接続している。シミュレーションジ
グ１２．１４の機能については第３図を参照して説明す
る。

第２ｆｌ：、シミュレーションシステム１Ｇ＋７）ソフ
トウェアがどのようにメモリ２０のメモリマツプ２８に
おいて構成されているかを示している。

コンピュータシステム制御プログラム３０は、メモリ２
０の第１メモリアドレススペースに記憶されている。シ
ステムシミュレーションプログラム３２１−ｊ：、第２
アドレススペースにおいてオブジェクトコードとして記
憶されている。また、メモリ２０には、シミュレーショ
ンジグ１２．１４ｔＤディスクリブタ３６．３８に関す
るポインタ３４が記憶されている。シミュレーションジ
グのディスクリブタは、他の場所、たとえばメモリアド
レススペース３６　、３８　Ｋ記憶ｉレル。システムシ
ミュレーションプログラム用のワーキングデータ値を含
むシミュレータデータベースは、メモリアドレススペー
ス４０にオンライン記憶されている。

まり、メモリアドレススペース４０は、マスメモリ２６
からのシミュレーションプログラムに必要なデータを記
憶するのにも使用される。。

第３図は、入カバターンレジスタ５２を介して基′＄素
子４２へ入カバターンを与えるシミュレーションジグ１
２の動作を示している（なお、不必要に複雑にならない
ように、制御信号ラインの多くは省略している）。あら
かじめ選択可能な形状。

クロックレート、及び相対的位相関係を有する１つまた
は複数のクロック信号は、クロック５６によシクロツク
ライン５７．５９．ｌｌを介してパーソナリティモジュ
ール４６．入カバターンレジスタ５２及び出力レジスタ
６４にそれぞれ送られる。パーソナリティモジュール４
６は、信号レベル整合を行ないかつ汎用シミュレーショ
ンジグ１２用の適当なソケットを提供するインターフェ
イス装置である。シミュレーションジグ１２は、入力信
号セットをクロック５６に同期して基準素子４２に送る
。この入力信号は、論理シーケンスで、定義された入力
信号パターン全セットを含む入カバターンメモリ５０に
記憶された値を表わしている。

入カバターンメモリ５Ｇは、選択されたメモリ素子の種
類に適した制御ライン及びボートを有するシリアルまた
はランダムアクセスメモリディバイスである。

各クロックエツジ前の固定時間において、シミュレーシ
ョンジグ１２の入カバターンレジスタ５２は、２イン６
３を介して各定義入力値セットを基準素子４２へ送る。

基準素子４２は、あたかもそれが定義入力信号パターン
に応じてリアルタイム状態で動作しているかのように出
力信号を発生する。しかし、この出力信号は、１シーケ
ンスにおける利用可能な全入カバターンが基準素子４２
に送られるまで、データ回復素子（リカバリエレメント
）、すなわち出力レジスタ６４によって無視される。最
終入カバターンが基準素子４２に送られた後、クロック
は停止する。その後、基準素子４２の出力の最大特定遅
延よシ長いインターバルが続く。そこで、出力値はサン
プルされ出力レジスタ６４に記憶される。その後バスバ
ッファ及び制御装置１５とメインバス１６とを介してシ
ミュレーションジグ１２に接続したシミュレータシステ
ム１０（第１図）は、基準素子４２の各出力の状態を検
査する。この状態は、出力レジスタ６４の値によって明
らかにされる。その後、シミュレータシステム１０は、
シミュレータデータベース４０のシミュレートされた出
力を、対応する入力推移の後に特定の遅延時間で変化す
るようスケジュールする。各出力の特定の遅延時間は、
変化を生ずる入力の恒等式（１ｄｅｎｔｉｔｙ）及び変
化する出力の恒等式の関数でおる。なお、これは、製造
業者によシ指定されているような最小及び最大遅延間の
どのような時間値に設定してもよく、かつ基準素子４２
に相当する装置の説明において明示されたパラメータで
ある（経験から、開発下にある設計におけるタイミング
エラーのほとんどを明らかにするため、最大遅延時間が
選択されている）。

基準素子４２からの、シミュレートされり出力信号に関
するスケジュールをセットアツプした本発明のシミュレ
ータシステム１０は、次のシミュレートされたクロック
エツジが発生するまで、他の必要な値を計算しかつシミ
ュレートされた時間をアドバンスすることによ）、シミ
ュレータデータベース４０の状態をアドバンスするよう
に動作スル。その後、シミュレーションシステム１０は
、基準素子４２に関して定義されたシミュレート入力信
号の瞬時値を記憶し、かつ入カバターンメモリ５００次
の場所にこれらを記憶する。その後、シミュレーション
システムは、１つｔだ’ｕ複ｉ。

接続ライン６３を介して基準素子４２に送られるリセッ
トパターンシーケンスまたはリセット信号を発生し、か
つ全パターンを通じて循環するプロセスを縁返すよう基
準素子を準備する。その後、新たに計算されたパターン
を含む全定義入力信号パターンセットは、入力信号に関
するあらかじめ定められた時間公差内でパーソナリティ
モジュール４６を介［７て基準素子４２へ順々に送られ
る。

このプロセスは、シミュレーションの全作業を実施し、
基準素子４２へ供給されるシーケンスの全定義パターン
が入カバターンのクロックレートで実施されるまで、繰
返される。この定義パターンにおけるステップ数は、シ
ミュレーションシステム１０のクロックにおける各アド
バンスに対して通常１クロツクサイクルずつインクリメ
ントされるＯ 本発明による装置は、基準素子４２のリセットに続く有
限時間内で生ずる有限数のサイクルだけをシミュレート
することに限定されている。この限定は、入カバターン
メモリ５０が定義により有限容量しか有していないとい
うことによるものである。従って、シミュレートされる
サイクルの数は、シミュレーションジグ１２のメモリ５
０の大きさの関数と々つでいる。々お、シミュレーショ
ンを無限に延長するだめのいくつかの方法がある。

乙のよう力方法の１つとして、入カバターンメモリ５０
に付加パターンを再記憶させる一方、単一の入カバター
ン（すなわちアイドルパターン）にループするものがあ
る。

本発明を様々に応用し得ることは、当分骨における当業
者には明らかであろう。たとえば、基準素子４２に関す
るクロックレートは、基準素子４２の論理的動作を示す
仕様書内から都合のよいものを選択すればよい。従って
、シミュレーションジグ１２の実際のクロックレートは
、入カバターンメモリ５０のアクセスタイムまたはシミ
ュレーションジグ１２の他の制約によって決まる値に設
定サレる。マタ、シミュレーションクロックレート、す
なワチシステムシミュレーションに関ｔ−るクロックレ
ートは、基準素子４２のクロックレートとは異方ってい
る。

多くの集積回路装置は、３状態パスに接続する端子を有
している。本発明では、とのような端子は、入カバター
ンレジスタ５２と基準素子４２自身とを介して駆動され
る。これら端子は、また出力レジスタ６４によってサン
プルされる。

ドライバコンフリクトは、ある一定の場合に生ずる。こ
のドライバコンフリクトを避けるため、入カバターンメ
モリ５０は、高インピーダンスを表わすビットを有して
いる。基準素子４２に接続したシミュレートされる回路
網が、特定の基準素子端子を駆動していないのならば、
シミュレーションジグ１２の制御装置は、高インピーダ
ンスを示すように、対応する入カバターンビットをセツ
トする。同様に、シミュレーションジグ１２は、基準素
子４２の各人力／出力端子の状態をいつでも、または全
クロックエツジにおいて検知する回路を使用している。

パーソナリティモジュール４６と出力レジスタ６４との
間の高インピーダンスデコーダ６０は、これら目的のた
めに使用される。

基準素子として使用される装置の特性によシ、入カバタ
ーンに必要な記憶量を減少するととができる。たとえば
、入カバターンが反復性である場合、この目的のため、
反復される入カバターンを一度だけ記憶する装置や、複
数の反復を記憶しかつ記憶された反復回数だけ、咬たけ
無限に入カバターンを実施するようシステムに指令する
装置を使用すればよい。

入カバターンシーケンスの終了は、各入カバターンの部
分としての停止ピットによシ表わされる。

この停止ピットはシミュレーションを制御するシステム
によってのみ読出し可能である。たとえば、シミュレー
ションジグ１２は、テイジタルインストラクションをパ
ーソナリティモジュール４６に送ることによシこのモジ
ュール４６を作動し、入カバターンメモリ５０の表示さ
れたスターティングアドレスで開始しかつ停止ピットセ
ットを有する第１セツトパターンで終了する定義入カバ
ターンシーケンスを供給する。

Claims (1)

1. 【特許請求の範囲】 （１）クロックサイクルのシーケンスに応シるシミュレ
   ーションモデルとしてディジタルシステムの動作をモデ
   リングする装置における、上記シミュレーションモデル
   内の複雑なディジタル装置の動作のモデリング方法にお
   いて； 上記ディジタル装置の物理的サンプルである基準素子に
   、クロック信号と同期して、ディジタルパターンシーケ
   ンス表して入力信号を供給する過程と； 上記基準素子の状態に無関係表あらかじめ選択されたク
   ロックサイクルで、上記パターンシーケンスの供給を停
   止する過程と； 上記基準素子の出力信号の最終値に上記シミュレーショ
   ンシステムを応答させるため、１シーケンスにおける上
   記入カバターンの最終パターンの後に、定義されたクロ
   ックエツジにおいて上記出力信号をサンプルする過程と
   ； 上記シミュレーションシステムレスポンスに対するレス
   ポンスである次の入カバターンを上記パターンのシーケ
   ンスでメモリに記憶する過程と；上記基準素子をリセッ
   トする過程と； パターンの全シーケンスが、基準素子を作動する時間制
   約内で上記基準素子に送られるまで、上記シーケンスの
   クロックサイクルの数を増加しかつ初期リセットに続く
   パターンで開始する上記入力信号の供給を繰シ返す過程
   とから成るととを特徴とするディジタル装置の動作のモ
   デリング方法。 （２、特許請求の範囲第１項記載の方法において、リセ
   ットする過程は、基準素子のリセット信号ラインを駆動
   する過程から成ることを１とするモデリング方法。 （３）特許請求の範囲第１項記載の方法において、リセ
   ットする過程は、基準素子へ信号パターンシーケンスま
   たはあらかじめ選択されたパターンを供給する過程から
   成ることを特徴とするモデリング方法。 （４）％許請求の範囲第１項記載の方法において、入力
   信号を供給する過程は、シミュレーションシステムの作
   動に関連したクロックレートとは異なるクロックレート
   で行なうことを特徴とするモデリング方法。 （５）％許請求の範囲第１項記載の方法において、サン
   プルする過程社、いずれかの出力信号を変化するための
   特定の最大遅延より大きい遅延の後、出力信号をサンプ
   ルする過程から成ることを特徴とするモデリング方法。 （６）特許請求の範囲第１項記載の方法において、基準
   素子の内部状態をダンプする過程を有し、リセットする
   過程は、上記リセットする過程に続く全入カシ−ケンス
   パターンに応答するとと々く上記基準素子の既知サイク
   ルで既知パターンに対応スる出力信号を発生するため、
   あらかじめ定義した入力シーケンス信号に応じて上記基
   準素子の内部状態を再記憶する過程から成ることを特徴
   とするモデリング方法。 （７）特許請求の範囲第１項記載の方法において、基準
   素子の入力端子及び出力端子の高インピーダンス終端を
   行なう過程をさらに有していることを特徴とするモデリ
   ング方法。 （８）特許請求の範囲第１項記載の方法において、基準
   素子は、共同利用人力／出力端子を含み、かつ上記方法
   は上記共同利用人力／出力端子の全状態を検知する過程
   を有していることを特徴とするモデリング方法。 （９）特許請求の範囲第１項記載の方法において、供給
   する過程の前にメモリ装置に入力信号シーケンスを再記
   憶する過程を有していることを特徴とするモデリング方
   法。 ００）特許請求の範囲第９項記載の方法において、単一
   セグメントとして入力信号シーケンスの反復セグメント
   を再記憶する過程を有していることを特徴とするモデリ
   ング方法。 ０υクロツクサイクルシーケンスに応じるシミュレーシ
   ョンモデルとしてディジタルシステムの動作をモデリン
   グする装置において使用するだめの、上記シミュレーシ
   ョンモデルにおける、グイナミツク装置を含む少くとも
   １つのディジタル装置の動作のモデリング装置であって
   ； 少くとも入力信号の単一パラレルパターンを一時的に記
   憶する入力レジスタ装置と； 基準素子としてモデル化される上記ディジタル装置のサ
   ンプルに接続され、上記入力レジスタ装置からの、入カ
   バターンの所定クーケンスを表わす上記入力信号を受信
   する装置と； 上記基準素子接続装置に接続され、上記シミュレーショ
   ンモデルの上記基準素子インピーダンスのクロッキング
   を制御し、かつ上記基準素子の状態に無関係々あらかじ
   め選択可能なりロックサイクルで上記基準素子の動作を
   開始し、循環しかつ停止するよう動作する装置と； 上記基準素子接続装置に接続され、上記入カバターンの
   上記シーケンスを供給する装置と；上記基準素子接続装
   置に接続され、１シーケンスにおける上記入カバターン
   の最終パターンの後の規定した時間に上記基準素子の出
   力信号をサンプルする装置と； 上記供給装置に接続されかつ上記シュミレーションモデ
   ルに応答し、上記シーケンスにおける次の入カバターン
   を受信しかつ記憶する装置とから成シ； 上記供給装置は、入カバターンの全シーケンスが上記基
   準素子に供給されるまで、上記シーケンスの前セグメン
   トを繰返す前に、上記ディジタル装置をリセットして入
   カバターンの上記シーケンスを上記ディジタル装置に繰
   返し供給し、かつ各折しい入カバターンに対して上記シ
   ーケンスのクロックサイクルの数をインクリメントする
   ことを特徴とするディジタル装置の動作のモデリング装
   置。 ａカ特許請求の範囲第１゛１項記載の装置において、供
   給装置は、シーケンスの前セグメントを縁返す前に、デ
   ィジタル装置のリセット装置を作動することを特徴とす
   るモデリング装置。 （＋３１特許請求の範囲第１１項記載の装置において、
   供給装置は、シーケンスの前セグメントを繰返す前に、
   ディジクル装置のリセット装置に接続したあらかじめ定
   義されたりセツティングパターンまたはパターンシーケ
   ンスを作動することを特徴とするモデリング装置。 （１４）％許精求の範囲第１１項記載の装置において、
   ザンプルする装ａは、基準素子の入力端子及び出力端子
   の高インピーダンス終端を行なう装置を含んでいること
   を特徴とするモデリング装置。 θつ特許請求の範囲第１１項記載の装置において、供給
   装置は、入カバターンシーケンスの少くトモ１セグメン
   トを記憶し、制御されたレートで基準素子に上記入カバ
   ターンシーケンスを供給する装置を含み、上記制御され
   たレートは、記憶装置によシ入カバターン信号の受信レ
   ートよりも大きいことを９徴とするモデリング装置。