JPS6064471A - 高電圧絶縁ゲ−ト型電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はドレイン耐圧の高い高電圧絶縁ゲート型電界効
果トランジスタに関する。

一般に、絶縁ゲート型電界効果トランジスタ（以下、Ｍ
ＯＳトランジスタで代表して説明する。）は多数キャリ
ア素子なので高速動作が可能、熱暴走がない、などの優
れた特徴を持っており、高速パワー素子として期待でき
る、 しかし、通常のＭＯＳ　）ランジスタのドレイン耐圧は
高々数１０ＶＬかなく、パワー素子として使うためには
、ドレイン耐圧を向上させる必要があり、このために種
々の構造が提案されている。

中でもオフセットゲート形のＭＯＳ　）ランジスタは、
低電圧動作の論理回路と同一テップに集積化するのが容
易なので、集積回路用の高耐圧素子としても有望である
。

第１図に従来のオフセットゲート形ＭＯ８トランジスタ
の断面図を示す。

同図において、１は低不純物濃度（例えば６ｘ１０１４
／ｃｆｆｌ）のＰ形シリコンよシなる半導体基板、２は
高濃度Ｎ型領域からなるドレイン領域、３は高濃度Ｎ型
領域よりなるソース領域、４はＮ型の低不純物濃度のオ
フセットゲート領域、５はチャネル領域、６は低抵抗の
多結晶シリコンよシなるゲート電極、７はアルミニウム
よりなるドレイン電極、同じく８はソース電極％９はゲ
ートシリコン酸化膜、１０はフィールドシリコン酸化膜
である。

第１図のＭＯＳ　）ランジスタにおいて、ドレインをコ
レクタ、基板をベース、ソースをエミッタとする寄生バ
イポーラトランジスタが存在し、この寄生バイポーラト
ランジスタがターンオンすることにより負性抵抗や永久
破壊を起こしたりする欠点があった。

寄生バイポーラトランジスタのターンオンヲ防止する方
法として、エミッ°り接合（ソース−基板間接合）が順
バイアスされないように、ソース直下に基板と同じ導電
型の高濃度層を設け、これをソースと等電位にする方法
が特願昭和５８−１３０１４３により提案されている。

このような原理に基づいた高電圧ＭＯ８）ランジスタの
構造を第２図に示す。

この高電圧ＭＯ８トランジスタは、同図に示すように、
ソース領域１３の直下に高濃度Ｐ型領域よりなる埋込み
アース領域２１と、この埋込みアース領域２１．ソース
領域１３及び半導体基板１１の表面に接する高濃度Ｐ型
領域よりなるアース引出し領域２２を設け、更にアース
引出し領域２２とソース領域１３と全電気的に接続して
ソース電極１８としたものである。なおｌｌＩ／′ｉ、
Ｐ型シリコンよシなる半導体基板、１２はドレイン領域
、１３はソース領域、１４はオフセットゲート領域、１
５はチャネル領域、１６はゲート電極、１７はドレイン
電極、１９はゲートシリコン酸化膜、２０はフィールド
シリコン酸化膜でるる。

この構造の高電圧ＭＯＳトランジスタは、ドレインの平
面形状を例えば、半径１００μｍ以上の円形状にすれば
、使用動作範囲内で実用上問題となる負性抵抗や永久破
壊は全く起こらない。

一方、パワー素子として応用していくには、ドレイン電
流を大きくする必要がありこのためゲート幅は大きく設
計される。ゲート幅を大きくする構造として第３図のよ
うに平面形状を櫛形構造にすることが知られている。同
図において、３１はドレイン領域、３２はオフセットゲ
ート領域、３：３はチャネル領域、３４はソース領域、
３５はアース引出し領域である。このような構造にする
とチャネル幅は、大きく設計できる。

第３図の櫛形構造のＭＯＳ　トランジスタの櫛の歯部分
のドレイン領域のコーナ部分の形状は、矩形、多角形あ
るいは円形が用いられる。そして、矩形や多角形の形状
が用いられた場合は、角の部分で強い電界集中が起きた
り、円形状の場合でもドレイン領域のコ一す部分曲率半
径Ｒが小さくなるとドレイン領域のコーナ部分での電界
集中が強くなる。この電界集中は第２図の高電圧ＭＯＳ
トランジスタの負性抵抗や破壊に対する強さを弱める働
きをする。第４図にドレイン領域のコーナ部分曲率半径
几と破壊電流ＩＢＬの関係を実験的にめた例を示す。た
だし、ここでのＩＢＬは、ドレイン電流−ドレイン電圧
特性において、負性抵抗、あるいは永久破壊を起こす電
流値である。この占うに曲率半径が小さくなると負性抵
抗、永久破壊を起こしやすくなる。

第５図は高電圧ＭＯ８トランジスタのもう一つの問題で
あるドレイン耐圧を高めた従来の高電圧ＭＯ８）ランジ
スタの一例を示す断面図である。

このＭＯＳ　トランジスタの特徴は、第１図の従来例の
ＭＯＳ　）ランジスタに対して、同図に示すようにオフ
セットゲート領域４の一部分とドレイン領域２に接して
ドレイン領域２よりは低不純物濃度のＮ型領域からなる
高耐圧化ドレイン領域２３を設けたことにある。この高
耐圧化ドレイン領域２３はドレイン領域表面における電
流集中によるなだれ降伏を防止してドレイン耐圧の向上
を図るためのものであるが、電流集中が激しいドレイン
領域のコーナ部分においては、その効果はなお十分でな
いとも見られる。

以上、説明したとおり、従来の高電圧ＭＯ８）ランジス
タには、なお、ドレイン領域のコーナ部分に起因して、
負性抵抗現象の発生とそれに伴う永久破壊、ドレイン耐
圧の低下等がもたらされるという欠点がある。

本発明の目的は、上記の欠点を除去することにより、負
性抵抗や永久破壊を起さない、かつゲート耐圧の高い高
電圧絶縁ゲー）を界効果トランジスタを提供することに
ある。

本第１の発明の高電圧ＭＯ８トランジスタは、−導電型
の半導体基板の一生面に設けられた逆導電型のソース領
域及びドレイン領域と、該ドレイン領域に接して設けら
れた逆導電型のオフセットゲート領域と、該オフセット
ゲート領域と前記ソース領域間に形成されるチャネル領
域と、前記ソース領域の底面に接して設けられた高不純
物濃度の一導電の埋込みアース領域と、該埋込みアース
領域と前記ソース領域と前記半導体基板の一生面に接し
て設けられた高不純物濃度の一導電型のアース引出し領
域と、該アース引出し領域と前記ソース領域とを電気的
に接続するソース電極とを備える高電圧絶縁ゲート型電
界効果トランジスタにおいて、前記ドレイン領域のコー
ナ部分に対向する前記ソース領域となるべき領域を前記
アース引出し領域に包含された形状の平面形状を有する
ことから構成される。

本第２の発明の高電圧ＭＯ８）ランジスタは、−導電型
の半導体基板の一生面に設けられた逆導電型のソース領
域及びドレイン領域と、該ドレイン領域に接して設けら
れた逆導電型のオフセットゲート領域と、該オフセット
ゲート領域と前記ソース領域間に形成されるチャネル領
域と、前記ソース領域の底面に接して設けられた高不純
物濃度の一導電の埋込みアース領域と、該埋込みアース
領域と前記ソース領域と前記半導体基板の一生面に接し
て設けられた高不純物濃度の一導電型のアース引出し領
域と、該アース引出し領域と前記ソース領域とを電気的
に接続するソース電極とを備える高電圧絶縁ゲート型電
界効果トランジスタにおいて、前記オフセットゲート領
域の一部分と前記ドレイン領域に接して低不純物濃度の
逆導電型の高耐圧化ドレイン領域を設け、かつ、前記ド
レイン領域のコーナ部分に対向する前記ソース領域とな
るべき領域が前記アース引出し領域に包含され、前記ド
レイン領域のコーナ部分に対向する前記高耐圧化ドレイ
／領域が前記オフセットゲート領域のソース領域側の端
部の方へ押し出された形状の平面形状を有することから
構成される、以下、本発明の実施例について図面を診照
して説明する。

第６図は本第１の発明の第１の実施例の要部を示す半導
体基板表面における平面図である。

本実施例の高電圧ＭＯ８トランジスタは、第２図に示し
た高電圧ＭＯ８）ランジスタ、すなわち、Ｐ−型のシリ
コンからなる半導体基板１１の−生面上に設けられたＮ
＋型のソース領域１３及びドレイン領域１２と、このド
レイン領域１２に接して設けられたＮ−型のオフセット
ゲート領域１４と、このオフセットゲート領域１４とソ
ース領域１３間に形成されるチャネル領域１５と、ソー
ス領域１３の底面に接して設けられたＰ＋型の埋込みア
ース領域２１と、この埋込みアース領域２１とソース領
域１３と半導体基板１１の一生面に接シ、設けられたＰ
＋型のアース引出し領域２２と、このアース引出し領域
２２とソース領域１３とを電気的に接続するソース電極
１８とを備える高電圧ＭＯ８）ランジスタにおいて、第
６図に示すように、ドレイン領域１２のコーナ部分に対
向するソース領域１３となるべき同図でａで示す部分に
当る１２２個所領域をアース引出し領域２２に包含され
た形状の平面形状を有することから構成される。なお、
同図で１４はオフセットゲート領域、１５はチャネル領
域である。

本実施例は、第６図に示されているように電界が集中し
て負性抵抗が起きやすいａで示したドレイン領域Ｉ２の
１２２個所コーナ部分に対向するソース領域１３となる
べき領域をアース引出し領域２２に替えることにより、
この部分から基板への電子の注入がなくなり負性抵抗は
発生せず、従って永久破壊は起きないことになる。

又、このａ部分がアース引出し領域２２に包含されたこ
とにより、これと接したソース−基板接合は、順バイア
スされにくくなるので、アース引出し領域及び埋込みア
ース領域からなるアース領域近４労の動作領域の負性抵
抗防止、耐破壊性向上にも効果がある。

第７図及び第８図はそれぞれ本第１の発明の第２及び第
３の実施例の要部を示す半導体基板表面における平面図
である。

第７図の本第２の実施例は、ドレイン領域１２’のコー
ナ部分が円形状の場合に本第１の発明を適用したもので
、ドレイン領域１２’のコーナ部分に対向するソース領
域１３’　となるべき同図のａ′で示す部分の領域がア
ース引出し領域２２′に包含されている。なお１４’は
オフセットゲート領域、１５′はチャネル領域である。

第８図の本第３の実施例は、ドレイン領域１２’のコー
ナ部分が多角形状の°場合に、本第１の発明を適用した
もので、ドレイン領域１２’のコーナ部分に対向するソ
ース領域１３’となるべき同図ａ′で示す４個所の部分
の領域を、アース引出し領域２２′に包含されている。

なお１４“はオフセットゲート領域、１５′はチャネル
領域である。

本第２及び第３の実施例は上記の説明から明らかなよう
に、その基本的構成は第１の実施例と同じであり、それ
と同様の効果が得られることはもち論である。

第９図は本第２の発明の一実施例の半導体基板表面にお
ける平面図、第１θ図はそのＡＡ’断面図である。

本実施例は上記の第１の発明の第２の実施例の高電圧Ｍ
Ｏ８）ランジスタに、更にオフセットゲート領域４４の
一部分とドレイン領域４２に接して、ドレイン耐圧を高
めるためのＮ−型の高耐圧化ドレイン領域５３を設け、
そのドレイ／領域４２のコーナ部分に対向する領域がオ
フセットゲート領域４４のソース領域４３側の端部の方
へ埋し出された形状（第９図中のｂで示す部分）とした
ことから構成される。なお、４ｉｔｉＰ−型シリコンか
らなる半導体基板、４５はチャネル領域、４６はゲート
電極、４７はドレイン電極、４８はソース電極、４９は
ゲートシリコン酸化膜、５０はフィールドシリコン酸化
膜、５１は埋込みアース領域でｉる。そしてａ″′はド
レイン領域４２のコーナ部分に対向して本来ソース領域
４３となるべき領域でアース引出し領域５２に包含され
た部分を指す。

本実施例によると、高耐圧化ドレイン領域５３が電流集
中の激しいドレイン領域４２のコーナ部分において広け
られているために、電流集中が緩和されドレイン耐圧が
向上し、負性抵抗を引起す破壊電流（ＩＢＬ）も大きく
なる。

なお、上記の説明はｎチャネル型ＭＯＳトランジスタに
ついて行ったけれども、ｐチャネル型ＭＯ８）ランジス
タについても同様である。

以上詳細に説明した通り、本発明の高電圧絶縁ゲート型
電界効果トランジスタは、ドレイン領域のコーナ部分に
対向するソース領域となるべき領域がアース引出し領域
に包含された形状の平面形状、更にはドレイン領域のコ
ーナ部分に対向する高耐圧化ドレイン領域がオフセット
ゲート領域のソース領域側の端部の方へ押し出された形
状の平面形状を有しているので、ドレイン領域のコーナ
部分に対向するソース領域からのキャリアの注入が無く
なること、ソースー基板接合が順バイアスされにくくな
ること、更には高耐圧化ドレイン領域における電流集中
の緩和等により、負性抵抗の発生及びそれに伴う永久破
壊が防止され、かつドレイン耐圧が高められるという効
果を有している。

【図面の簡単な説明】

第１図は従来の絶縁ゲート型電界効果トラ／ジスタの一
例を示す断面図、第２図は従来の高電圧絶縁ゲート型電
界効果トランジスタの一例を示す断面図、第３図は第２
図のトランジスタの半導体基板表面における平面形状の
一例を示す平面図、第４図は第２図のトランジスタのド
レイ／領域のコーナ部分の曲率半径と破壊電流の関係を
示す特性図、第５図は従来の高電圧絶縁ゲート型電界効
果トランジスタの他の例を示す断面図、第６図。 第７図、第８図はそれぞれ本第１の発明の第１゜第２．
第３の実施例の要部を示す半導体基板表面における平面
図、第９図は本第２の発明の一実施例の要部を示す半導
体基板表面における平面図、第１Ｏ図はそのＡＡ’断面
図である。 ｌ・・・・・・半導体基板、２・・・・・・ドレイン領
域、３・・・・・・ソース領域、４・・・・・・オフセ
ットゲート領域、５・・・・・・チャネル領域、６・・
・・・・ゲーＨ任極、７・・・・・・ドレイン電極、８
・・・・・・ソース電極、９・・・・・・ゲートシリコ
ン＆（ｔＪ、Ｉ　Ｏ・・・・・・フィールドシリコンＭ
化膜、１１・・・・・・半導体基板、１２．１２’　、
１２“・・・・・・ドレイン領域、ｓ　３　、１３’　
、　ｌ　３’　−−−−−−ソース領域、１４．１４’
　、１４”・・・・・・オフセットゲート領域、１５．
１５’　、１５’・・・・・・チャネル領域、１６・・
・・・・ゲート電極、１７・・・・・・ドレイン電極、
１８・・印・ソース電極、１９・川・・ゲートシリコン
酸化膜、２０・・・・・・フィールドシリコン酸化膜、
２１・・・・・・アース埋込み領域、２２・・川・アー
ス引出し領域、２３・・・・・・ドレイン領域、３１・
・・・・・ドレイン領域、３２・・・・・・オフセット
ゲート領域、３３・・・・・・チャネル領域、３４・・
・・・・ソース領域、３５・・・・・・アース引出し領
域、４１・・・・・・半導体基板、４２・・・・・・ド
レイン領域、４３・・・・・・ソース領域、４４・・・
・・・オフセットゲート領域、４５・・・・・・チャネ
ル領域、４６・・・・・・ケート電極、４７・川・・ド
レイン電極、４８・・・・・・ソース電極、４９・山・
・ゲートシリコンば化膜、５０・・・・・・フィールド
シリコン酸化膜、５１・旧・・アース埋込み領域、５２
・・・・・・アース引出し領域、５３・・・・・・高耐
圧化ドレイン領域、ａ、ａ’、ａ“、ａ′・・・・・・
ドレイン領域のコーナ部分に対向するソース領域となる
べき領域、ｂ・−・・・・高耐圧化ドレイン領域の押し
出した領域。 ０　７０　２０ トレイン傾Ｊ或コ一ナ部分の曲率ギ径（／１）ひｍ）第
６図 （イ）７図　蓋８図

Claims (2)

【特許請求の範囲】
1. （１）　−導電型の半導体基板の一生面に設けられた逆
   導電型のソース領域及びドレイン領域と、該ドレイン領
   域に接して設けられた逆導電型のオフセットゲート領域
   と、該オフセットゲート領域と前記ソース領域間に形成
   されるチャネル領域と、前記ソース領域の底面に接して
   設けられた高不純物濃度の一導電の埋込みアース領域と
   、該埋込みアース領域と前記ソース領域と前記半導体基
   板の一生面に接して設けられた高不純物濃度の一導電型
   のアース引出し領域と、該アース引出し領域と前記ソー
   ス領域とを電気的に接続するソース電極とを備える高電
   圧絶縁ゲート型電界効果トランジスタにおいて、前記ド
   レイン領域のコーナ部分に対向する前記ソース領域とな
   るべき領域が前記アース引出し領域に包含された形状の
   平面形状を有することを特徴とする高電圧絶縁ゲート型
   電界効果トランジスタ。
2. （２）−導電型の半導体基板の一生面に設けられた逆導
   電型のソース領域及びドレイン領域と該ドレイン領域に
   接して設けられた逆導電型のオフセットゲート領域と、
   該オフセットゲート領域と前記ソース領域間に形成され
   るチャネル領域と、前記ソース領域の底面に接して設け
   られた高不純物濃度の一導電の埋込みアース領域と、該
   埋込みアース領域と前記ソース領域と前記半導体基板の
   一生面に接して設けられた高不純物濃度の一導電型のア
   ース引出し領域と、該アース引出し領域と前記ソース領
   域とを電気的に接続するソース電極とを備える高電圧絶
   縁ゲート型電界効果トランジスタにおいて、前記オフセ
   ットゲート領域の一部分と前記ドレイン領域に接して低
   不純物製置の逆導電型の高耐圧化ドレイン領域を設け、
   かつ、前記ドレイン領域のコーナ部分に対向する前記ソ
   ース領域となるべき領域が前記アース引出し領域に包含
   され、前記ドレイン領域のコーナ部分に対向する前記高
   耐圧化ドレイ／領域が前記オフセットゲート領域のソー
   ス領域側の端部の方へ押し出された形状の平面形状を有
   することを特徴とする高電圧絶縁ゲート型電界効果トラ
   ンジスタ。