JPS6065344A - Runaway preventing circuit of microcomputer - Google Patents

Runaway preventing circuit of microcomputer

Info

Publication number
JPS6065344A
JPS6065344A JP58173883A JP17388383A JPS6065344A JP S6065344 A JPS6065344 A JP S6065344A JP 58173883 A JP58173883 A JP 58173883A JP 17388383 A JP17388383 A JP 17388383A JP S6065344 A JPS6065344 A JP S6065344A
Authority
JP
Japan
Prior art keywords
pulse
microcomputer
counter
terminal
clear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58173883A
Other languages
Japanese (ja)
Other versions
JPS6343770B2 (en
Inventor
Yoichi Okubo
陽一 大久保
Haruo Yasuda
安田 治夫
Ikuo Hirose
広瀬 育夫
Keisuke Kojima
啓介 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pacific Industrial Co Ltd
Original Assignee
Pacific Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pacific Industrial Co Ltd filed Critical Pacific Industrial Co Ltd
Priority to JP58173883A priority Critical patent/JPS6065344A/en
Publication of JPS6065344A publication Critical patent/JPS6065344A/en
Publication of JPS6343770B2 publication Critical patent/JPS6343770B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To detect the runaway of a microcomputer and to stop a system at the safety side and to prevent the runaway, by providing a pulse generating circuit and an N-notation counter as the peripheral circuits of the microcomputer to transfer a signal. CONSTITUTION:When a microcomputer 1 runs away, the clear pulses are not outputted orderly within TX(N-1)sec from a clear pulse output terminal 4. Therefore, an N-notation counter 3 outputs a carry pulse with the N-th pulse sent from a pulse generating circuit 2. Thus the computer 1 is reset by the carry pulse since the carry terminal of the counter 3 is connected to a reset terminal 7 of the computer 1. In other words, the computer 1 is reset forcibly to its initial state and executes a normal program again.

Description

【発明の詳細な説明】 本発明ハ、マイクロコンピュータの予期せぬ10グラム
の実行すなわち、%走を検出し、W−器の誤動作を防止
することを目的としたマイクロコンピュータの異光防止
回路に門するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention is directed to an abnormal light prevention circuit for a microcomputer, which is intended to detect unexpected 10-gram execution, that is, % run, of a microcomputer and prevent malfunction of the W-unit. It is a gate.

近年マイクロコンピュータがあらL9+る分野で使用さ
れ、マイクロコンピュータを使用した機器が増大の一途
をたどっているが、反面ノイズなどにヨルマイクロコン
ピュータの暴走による機器の誤動作が問題になっている
In recent years, microcomputers have been used in many fields, and the number of devices using microcomputers is increasing, but on the other hand, equipment malfunctions due to noise and runaway microcomputers have become a problem.

このヨウナマイクロコンピュータの異光tよ、電源フィ
ンからや空中を伝播するノイズなどによって発生するの
で、従来t」、m、 源ワインに7.イズフイiv 、
5t −f 入しタI) 、マイクロニ1ンヒ′コ−一
夕ヲシールドケーヌで囲って空中を伝播するノイズを席
断する方法がとら7している、 しかし、これらの方法上11、ノイズなどに対する耐圧
を上げる効果はあるものの、p、走の防止を保証しうる
ものではない。
This strange light of the microcomputer is generated by the power supply fins and noise propagating in the air, so it is conventionally t', m, and 7. Izufui IV,
5t-f input terminal I), a method has been taken to block the noise propagating in the air by surrounding the microphone with a shield cane. Although it has the effect of increasing p.

本発明は、マイクロコンビ−1−一夕の刀が−の異光に
際しでもただちにそれを検出して、シスデノ、を安全側
に停止゛せしめるマイクロコンピュータの暴走防止回路
を提供するものである。
The present invention provides a runaway prevention circuit for a microcomputer that can immediately detect any abnormal light in the microcomputer 1 and safely stop the system.

本発明を第1図、第2図、第3図で説明する。The present invention will be explained with reference to FIGS. 1, 2, and 3.

本発明でl−3’、、マイクロコンピュータ(i)の周
辺回路として周期T秒のパルスを連f、大的に発するパ
ルス発生回路■とN進カウンタ(菊荀設け、これらを第
1図のごとく接続し、当該パルス発生回路(幻で発シた
パルスをN進カウンタ(酌でカウントする一方、このカ
ウント師がNになる前にカウンタ値を0にするクリアパ
ルスをマイクロコンピュータ■のクリアパルス出力端子
■からI=I 進カウンタ(itのクリアバヤス入力端
子■へ出力すべく溝成したものである。ここで、カウン
タ値がトSにな7)のに要する時間は、パルス発生回路
の周期がT秒の場合はTXN秒であるから、すくなくと
もTx(N−1)秒以内毎にマイクロコンピュータ■か
らクリアパルスを出力するようにマイクロコンピュータ
のプログラムを作成すればN進カウンタから、入力パル
スがN側口で発するキャリパルス(桁上りパルス) 、
−J−なワチマイクロコンピュータ■の動作を初期状態
にするリセットバIレスが出ないので、マイクロコンピ
ュータ0)I」正′Rな動作を継続する。
In the present invention, as a peripheral circuit of the microcomputer (i), a pulse generating circuit (■) that generates a series of pulses with a period of T seconds and an N-ary counter (Kikun) are used as a peripheral circuit of the microcomputer (i). The pulse generated by the pulse generation circuit (phantom) is counted by the N-ary counter (while the counter is connected, the clear pulse of the microcomputer ■ is used to make the counter value 0 before the counter reaches N). A groove is formed to output from the output terminal ■ to the I=I base counter (IT's clear bias input terminal ■.Here, the time required for the counter value to reach S and 7) is the period of the pulse generation circuit. If is T seconds, it is TXN seconds, so if you create a microcomputer program to output a clear pulse from the microcomputer ■ at least every Tx (N-1) seconds, the input pulse will be output from the N-ary counter. Carry pulse (carry pulse) emitted at the N side entrance,
-J- Since the reset voltage that sets the operation of the microcomputer (2) to its initial state is not generated, the microcomputer 0)I'' continues to operate normally.

ところで、今何らかの原因でマイクロコンピュータ0)
がt7・走したと仮定して、その鳩舎の動作をff1l
T 2図で説明する。
By the way, for some reason the microcomputer is now 0)
Assuming that the pigeon ran t7, the movement of the pigeon coop is ff1l.
This will be explained using Figure T2.

マイクロコンピュータ■が異光すると、クリア/(A/
ス出力端子■からのクリアパルスがTx(N−1)秒以
内毎に規則正しく出力されなくなるので、N進カウンタ
(町はパルス発生回路■からのt7四目のパルスでギー
\1リバルス(桁上リヲ示すパルス)を出す。すると、
N進カウンタ(j)のキャリ端子■とマ・f//ロコン
ピュータ■のリセット端子■が接続しであるので、この
ギャリバハ/スによって、マイクロコンピュータ(Dに
り一トツ1−がかかる。すナワラ、−7、(り11コン
ビユーク(i)tよ強制的に初期状態にもどされ、百び
正規のブ(+グワノ・を実行する。
When the microcomputer ■ lights up, clear/(A/
Since the clear pulse from the bus output terminal ■ is no longer output regularly within Tx (N-1) seconds, the N-ary counter (machi is reset to 1 digit by the fourth pulse of t7 from the pulse generator circuit ■). Then,
Since the carry terminal (■) of the N-adic counter (j) and the reset terminal (■) of the microcomputer (D) are connected, the microcomputer (D) is powered up by this galley bus. Nawara, -7, (ri11 combo (i) t) is forcibly returned to the initial state, and executes the 100th regular b(+gwano).

次に、これらのパルス発生回路(シ)卦よびN進カウン
タ■が故障した場合を第3Mで説明する。このtlld
、マイクロコンピュータ(T)が号走してクリアパルス
が規則正しく出なくても、N 進カウンタ(■からキャ
リパルスが出ないので、マイクロコンピュータ0)の暴
走を停止することができない。
Next, a case in which the pulse generating circuit (C) and the N-ary counter (2) fail will be explained in the third M. This tlld
Even if the microcomputer (T) is running and clear pulses are not issued regularly, it is not possible to stop the runaway of the N-ary counter (microcomputer 0 because no carry pulse is issued from ■).

これを防ぐために、本発明では−tl進カウンタ(勾の
パルス出力)T′1M子(助(この惟1子シ」、人カバ
lレスがそのままもしくは%などに分周さitで出力さ
れる端子)トマイクロコンピュータ山の入力端子■を接
続し、N進カウンタ■からだえず一定周期のl’ilレ
スが出ているかどうかを監視すべく 構成1−’ている
In order to prevent this, in the present invention, the -tl base counter (gradient pulse output) T'1M child (help (this) is outputted as it is or divided into % etc. Configuration 1-' is used to connect the input terminal (2) of the microcomputer (terminal) to the input terminal (2) of the microcomputer, and to monitor whether or not the N-adic counter (2) consistently outputs l'il response at a constant period.

そして、このパルスが正常でない場合は、マ・fクロコ
ンビュー〃(i)が万が−の早>t2を防止しえないの
で、その旨の表示をしたり(本発明で(」1図示してい
ない)、マイクロコンピュータ(′i)の動作自体を停
止すべくブ°ログ′7ノ・を作1ρする。ただし、どの
ようにするかtよ(5′−器の実状に合せて決めればよ
く、本発明の17¥成ヅ累で(、シ介い。
If this pulse is not normal, the macro communication (i) cannot prevent - early > t2, so a message to that effect is displayed (in the present invention, (1) In order to stop the operation of the microcomputer ('i) itself, I will create a blog '7. Well, the present invention has a total of 17 yen.

以」二の説明により容易にl!l解されるごとく、木兄
tjJJでけマ・fクロコンピユータ(万の周辺回路と
してパルス発生回路■とti進カウンク(コ)を設け、
こレラトマイクロコンピュータ(j+との信号のやりと
りによって相互動作チェックをし、いずれの異當の場合
も機器を安全側に停止ずべく動作するように梠戊したも
ので、その産父上の両値は極めて大なるものである。
By the explanation in ``2'', it is easy to understand l! As you can see, the Kinoi tjjj dekema f black computer (with a pulse generation circuit ■ and a ti-adic count (ko) as peripheral circuits,
This Rerato microcomputer (j+) checks mutual operation by exchanging signals with J+, and in any case it operates safely without stopping the equipment. is extremely large.

【図面の簡単な説明】[Brief explanation of the drawing]

第1回、第2図、第3図tよ本発明のマイクロコンピュ
ータのJ7ミ走防止回路を示し、第1図はマイクロコン
ピュータが正常時の状態、第2図はマイクロコンピュー
タが異光時の状態、第8図はパルス発生回路、N進カウ
ンタ回路の故障時の状態を示す。 (■)=マイク11コンピュータ (劾:パルス5F=
 主回路■= N7tカウンタ ■=クリアパルス出力
端子■=イlリアパルス人力?rM了・(山=ギャリ端
子(’;)=UセッI−MiA子<n、+−=ハルy、
出))、r<71.7−(旬=入力端子 11デJ:′「出緻1人 大平汀上了(′(;式会社 笛30
Part 1, Fig. 2, and Fig. 3 show the J7 misrun prevention circuit of the microcomputer of the present invention. Status: FIG. 8 shows the status of the pulse generation circuit and N-ary counter circuit at the time of failure. (■)=Microphone 11 Computer (Kai:Pulse 5F=
Main circuit ■ = N7t counter ■ = Clear pulse output terminal ■ = Il rear pulse manual power? rM Ryo・(Mountain=Gari terminal(';)=U set I-MiAko<n, +-=Haru y,
Out)), r<71.7-(Jun=Input terminal 11 de J:''Output one person Ohira 汀上了('(; Shiki company whistle 30

Claims (1)

【特許請求の範囲】 マイクロコンピュータを使用した電子回路において、周
期′1′秒のパルスを連続的に発するパルス発生回路■
と、パルス発生回路■がらのパルスをカウントしN個の
パルス毎に1飼のパルス全出力するキャリ端子■とカウ
ンタ値を0にするクリアパルス入力端子■とへカバルス
をそのtまもしくは分周して出力するパルス出力端子(
酌とを有するN進カウンタ(9)を具備し、’ll’X
(N−1)秒りメ内イσにカウンタクリアパルスをマイ
クロコンピュータ(i)のクリアパルス出力端子σ) 
カL) N ′jlf3 カウンタ(3′lのクリアパ
ルス入力端子(g)へ出カシ、マイクロコンピュ−タ(
0が異光して規工用正しいカウンタクリアパルスが出力
されなくなった場合に、N進カウンタ■のキャリ端子■
がらのキャリパルスによってマイクロコンピュータ■を
り1ミツ1すべく 17”成すると共に、Niカウンタ
■のパルス出力端子(のからのパルス出力をマイクロコ
ンピュータ■の入力端子■から入力し、密面パルス発生
回路■とJfへカウンタ(幻の8常をマ・rり1−【コ
ンピュータσ)が!、79視ずべくC・7戊したマイク
ロ:1ンビー1−一夕の示走防止回路。
[Claims] In an electronic circuit using a microcomputer, a pulse generation circuit that continuously emits pulses with a period of 1' seconds.
Then, the pulse generation circuit counts the pulses and outputs all pulses for every N pulses to the carry terminal ■ and the clear pulse input terminal ■ sets the counter value to 0. Pulse output terminal (
'll'X
(N-1) Send counter clear pulse to microcomputer (i) clear pulse output terminal σ)
(L) N'jlf3 Output to the clear pulse input terminal (g) of the counter (3'l), microcomputer (
If the correct counter clear pulse for regular work is no longer output due to abnormality of 0, the carry terminal of the N-ary counter ■
The microcomputer ■ is set to 17" by the caliper pulse, and the pulse output from the pulse output terminal of the Ni counter (■) is inputted from the input terminal (■) of the microcomputer ■, and a close pulse is generated. To the circuit ■ and Jf, the counter (the phantom 8 constant is 1-[computer σ)!, 79, C.7 was turned off, the micro: 1 B1-overnight display prevention circuit.
JP58173883A 1983-09-19 1983-09-19 Runaway preventing circuit of microcomputer Granted JPS6065344A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58173883A JPS6065344A (en) 1983-09-19 1983-09-19 Runaway preventing circuit of microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58173883A JPS6065344A (en) 1983-09-19 1983-09-19 Runaway preventing circuit of microcomputer

Publications (2)

Publication Number Publication Date
JPS6065344A true JPS6065344A (en) 1985-04-15
JPS6343770B2 JPS6343770B2 (en) 1988-09-01

Family

ID=15968876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58173883A Granted JPS6065344A (en) 1983-09-19 1983-09-19 Runaway preventing circuit of microcomputer

Country Status (1)

Country Link
JP (1) JPS6065344A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395640A (en) * 1989-09-08 1991-04-22 Honda Motor Co Ltd Electronic controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395640A (en) * 1989-09-08 1991-04-22 Honda Motor Co Ltd Electronic controller

Also Published As

Publication number Publication date
JPS6343770B2 (en) 1988-09-01

Similar Documents

Publication Publication Date Title
JPS60263235A (en) Microcomputer system
JPS6065344A (en) Runaway preventing circuit of microcomputer
US5847587A (en) Means for instantaneously detecting abnormal voltage in a micro controller
JPS60126746A (en) Program supervisory timer circuit
JPS60206320A (en) Pseudo random code generator
JPS582954A (en) Mutual fail-safe device for signal processing circuit group
JPH021008A (en) Reset signal generating device
TW202409787A (en) Electronic device
SU661809A1 (en) N-digit binary counter checking device
JPS59144959A (en) Reset circuit
JPH01147734A (en) Pseudo-fault timing generating circuit
JPS5848149A (en) Fault detection system of multiprocessing system
JPS62131347A (en) Hold time monitor circuit
JPH0365015A (en) Abnormal input voltage detecting circuit
JPS60221845A (en) Microcomputer system
JPS61105147A (en) Clock interruption detection circuit
JPS6320548A (en) Supervisor/resetting circuit for cpu
JPS63123197A (en) Alarm signal circuit
JPS53117953A (en) Output device for calculator
JPH01194015A (en) Clock monitor
JPH0377197A (en) Alarm controller
JPS6466743A (en) Diagnosing device for data processor
JPH07146731A (en) Clock output monitoring method and device therefor
JPH03250226A (en) Watchdog timer
JPS60262252A (en) Monitor system for runaway of microprocessor