JPS6065370A - リソ−ス管理装置 - Google Patents

リソ−ス管理装置

Info

Publication number
JPS6065370A
JPS6065370A JP17297083A JP17297083A JPS6065370A JP S6065370 A JPS6065370 A JP S6065370A JP 17297083 A JP17297083 A JP 17297083A JP 17297083 A JP17297083 A JP 17297083A JP S6065370 A JPS6065370 A JP S6065370A
Authority
JP
Japan
Prior art keywords
resource
resource management
circuit
management device
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17297083A
Other languages
English (en)
Inventor
Keisuke Okajima
岡島 啓介
Hiroshi Udaki
卯瀧 浩史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17297083A priority Critical patent/JPS6065370A/ja
Publication of JPS6065370A publication Critical patent/JPS6065370A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/161Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はマルチプロセッーリ′システムにおいてリソー
スの捕捉・解放を管理するリソース管理装置に関する。
〔発明の背景〕
従来のマルチプロセッサシステムにおけるリソースの捕
捉・解放処理は共通メモリ上のリソース空塞管理データ
を参照してリソースの空き塞りを識別することにより実
行している。この種の従来のリソース管理方式では複数
プロセソ〜リ−による同一リソースの同時捕捉などを起
さないように、リソース捕捉・解放時にテストアノドセ
ソト命令を実行してリソースアクセス中フラグを立てて
おくことにより他のプロセッサからのリソース空塞管理
データの参照・内替えを禁止しておき、そのリソース捕
捉・解放処理のイ・そJ′伝、にジノースアクセス中フ
ラノイじリセノ1ず/、’)−1,”、)にしている。
′また他のゾローヒソザがリソース空塞管理データの参
照・書替え中の場合f(:f、Iジノ−スアクヒス中フ
ラグによりテストアンドセノl、 、1ifi令が成立
ぜす、そのあいだ待ち合わせなければならない。このJ
:うにリソース管理のJ、l:j合調停t;J、全てブ
ロクジノ・で実現しなければ々l′−)う、このためゾ
ロク蔭゛・ノ・を複雑にしてい/、二。さらにオプこテ
〜ζトアンドナットー命の実行マ゛リソースアク・Ir
ニー7、中フラグの解除や共通メモリのアク【ζ7回数
の増加などによる処理能力の低ト″を−まツクくなどの
欠点があった。
(発明のIミ1的J 本発明の目的は上記した従来技術の欠点をなくシ、プロ
グラム処理の簡明化と処理能力の向」二をにl、かつカ
ニリソース管理装置を提g(するにあZ)。
〔発明の1!′i;要] 本発明t」、マルチプロセノザシステトにおいてリソー
スの空塞を管理するl!21路を設け、各プロセッサに
リソ−ニス管BAH、m lq’>を(=J加すること
によp1任意のフロ七ツ′す゛がリソース答理面金を実
行するだけで、リソースのinj捉・片(放庖可能Qこ
しブにとを’l’!l’徴とするりソース管理装置−L
′″ある6、〔発明の実施例〕 以下に本発りjσ)−実施[+11全図II]Iによ0
説明する。図は本発す1」によるリソース管理装置の一
実施例を示すブロック図で4−1る。図において、共通
メ七91tユノ゛ログラムと各70セツザ3,4.5の
共治りリソース(ブロクジノ・作業用エリア)を収容す
るメモリで、ユニットバ1.く2°に介してプロセッサ
J4.5より任Δにアジセスされる。
蜂だ個別メモリ6.7.13はそれぞJしプIjセツー
リ゛ろ。
4.5のくくり伺りのメそりで、・そノ′1.ぞ:t1
. ((り小jけ1−)れ/こプロセノザ乞4.!i7
’Il:)のみアクセスさノ1−るプログラム全格納す
るメ七りである。さらに本発明の特徴とするリソース管
理回路9 &Jバスブ゛−ビタ10をノミ−1,−rニ
コーニユバス2に接続される。このバスアービタ10i
J:・1す数のプロセッサ6゜4.5などが同時にリソ
ース管理回路9をアクセスし/Cさいに先着者を選択す
る地合調停機能をr1シ、そのリソース管理が終了する
まで他の711−ヒソザのアクセスを認めない。またリ
ソース捕捉処理回路9 iIJ、バスアービタ10のほ
か、バソンルジスタ11、命令デコーダ12、初期設足
回路16、リソース解放指示回路14、アドレスレジス
タ15、リソースの空塞を記憶するりソース管理メモリ
16、読出しレジスタ17、リソース空塞判定回路10
1 リ1ラーjカウンタ19、リトライオーバ判定回路
2(11加算指示回路21、リソース捕捉アドレスレジ
スタ22、空きリソース番号通知回路26から47’/
成さiLる。なお各プロセッサ3,4.5にtよリソー
ス管〕」命令が伺加される。
次に動作の既決を説明する。いまたとえばプロセッサ6
が共通メモリ1上のリソース(プログラム作業エリア)
を捕捉しようとするときにt」1、すずりソース捕捉指
示のリソース管理命令であるリソース捕捉命命を実行す
る。このリソース411目1?、6N今が実行さり、る
と命令部から猶成される制御清報がユニバス2およびバ
スアービタ10奮介してバッファレジスク11に蓄えら
ノする。
ついでこのftjlJ御情報の命+i’l(は命4ゝデ
コーダ12によりデコート沁iしてリソースJTif捉
品そ・であることが識別され句。仁のときリソ ス(+
ii 41・旨口弁はリソース捕捉アドレスレジスタ2
2のアドレス値(リソース番号)にしプcがってアドレ
スレジスタ15を駆勇すし、リソースの空塞をh己1意
しているリソース管理メモリ16に)内容ヲ読出しレジ
スタ17に蓄える。ついてこの読出し7し・ジスク17
の内科はリソース空塞判定回路1Bにより空き・塞りが
判定ぜノLる。もし?、できの場合に(・、Jl、空き
リソース番゛づ通用口Fri 2ろに」、リソノース捕
捉アドレスレジ、Xり22の内:?’i−の示rリノー
ス:]j号がプロセッサ6に送られると同時ぐこ、この
リソースaMがアドレスレジスタ15Qこも、1八られ
−Cリソース青埋メモリ16の該リソースが塞りに書き
替えらJL、1つのリソース捕捉処理が終了する。また
1つのリソース捕iM処理が終了したので、後述のりト
ラ・fカウンタ19が・W期設定(0クリアシされる。
つさ゛に漬′4り昏こA!Lf3した。すう台には、リ
ソース:8F、基判定回路18によj) IJりである
と判定さ7Lる七、リトラ・rカウンタ1ソがカウント
アツプされ/このも、その値がりトライオーバ刊屋回路
2υCデコード式れでその値が全リソース数をこえた場
合にはIJ )ライオーバであると判定される。もしり
トライオーバでない場合には、加算指示回路21により
リソース捕捉アドレスレジスタ22のアドレス値(リソ
ース番号)が更新され、以後IJ、上述の処理がくり返
さり、る。またここでもしりトう・fオーバ判定回路2
oでリトライオーバと判定さり、だ場合には、全リソー
スが塞シ状態であることがプロセッサ6へ通知されて、
全でのリソース捕捉処理が終了する。=またこのときも
りトライカウンタ19は初期設定(0クリア)さiする
ついでプロセッサ3が共通メモリ1上のリソースを解放
しようとするときには、プロセッサろからリソース解放
指示のリソース管理命令であるリソース解放命令が実行
されると、上述のリソース捕捉時と同様に今度は命令部
とリソース番号から惜成される制御情報の該命令部が命
命デコーダ12によりデコードされてリソース解放館全
であることか識別さノLる。このときリソース解放命令
に」:リバッファレジスタ11に蓄えらiしている1む
1j御情報のリソース番号がリソース解放指示回路14
を介してアドレスレジスタ15に送られ、リソース管理
メモリ16の該リソースが空きに書き替えられてリソー
ス解放処理が終了する。
さらに上述のリソース捕捉および解放処理のほかに、シ
ステム立上げ11!iなどにリソース管理回路9内のメ
モリやレジスタの初期設定が必要となるため、上記のリ
ソース管理=4には上記のl′:LかにW期設定J17
示の初期設定命令忙設ける。
こノア、によりシステム立上け116ムとにこの初期設
定命令が実行されるとN ’1Tjl令デコーダ12に
より初期設定命令であることが。::’e別されて初期
設定回路13が駆動される。すると初期設定回路1ろに
よりリソース管理メモリ16内の全リソースの空き因襲
設定とリソース捕捉アドレスレジスタ22およびりトう
・rカウンタ19の0期設定(0クリアノがイjfrわ
れる。
以上のように本実施例のリソース管理装置によ)L i
t、’ 、図ノJテのイjイノ戊などによるリソース管
理回路を設cノ、各グ「1セツザに上iCなどのリソー
ス管理命令を・11加することにより、マルチブロセソ
′リシステムにおけるノ゛ログラム処理の簡明化と処理
能力の向上を可能にする。
1発明の効果」 以上の説明かられかるように、本発明によればマルチプ
ロセッサシステムにおいで、リソースの空塞をwfjJ
!する回F@を設け、各プロセッサにリソース管理命令
を伺加することにより、プログラム処理の簡明化と処理
能力の向上を可能にするりソース管理装置を提g(する
ことができる。
4 図面の17fi単斤置す「J 図は木兄IJJKよるリソース管理装置の一実施例を示
すブロック図である。
1・共通メモリ、 2 ユニバス、 ろ、4,5 プロセッサ、6,7.8・個別メモリ、9
 リソース管理回路、10 バスアービタ、11ハソフ
アレジスタ、12 命・)デコーダ、13 初期設定回
路、14リソ一ス解放指示回路、15・ アドレスレジ
スタ、16 リソース管理メモリ、17・・胱出しレジ
スタ、 1日 リソース空塞判定回路、 19 リトライカウンタ、 20・・リトライオーバ回路、 刀・・加Tf、J+rg1示回路、 22・リソース捕捉アドレスレジスタ、23・・空リソ
ース番号通知回路。
代理人弁理士 茜 橋 明゛夫

Claims (1)

  1. 【特許請求の範囲】 1 マルチプロセッサシステムにおいて、共通メモリ上
    のリソースの空塞を管理するリソース管理回路を設け、
    かつ各プロセッーリ゛にリソースの捕捉および解放を指
    示するりンース管理命+を格納してなる個別メモリを設
    け、任意のプロセッーリーが自己の個別メモリよりリソ
    ース管理命令を読み出して実行するさいにその面金実行
    による制御情報を上記リソース管理回路に送り、該リソ
    ース管理回路は制御情報f’Cもどっきりソース処理を
    行なってなるリソース管理装置。 2 上記リソース処理はリソース捕捉および解放処理と
    する特許請求の範囲第1項記載のリソース管理装置。 6 上記リソース管理回路が上記リソース管理面+実行
    による制御情報を受けイ」けるグロセッーリ1」、先着
    プロセッサとするlrイ許請求の範囲第1項記載のリソ
    ース管理装置。 4 上記制御情報は6n命語とリソース市号とからなる
    特許請求の範囲第1項記載のリソース管理装置。
JP17297083A 1983-09-21 1983-09-21 リソ−ス管理装置 Pending JPS6065370A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17297083A JPS6065370A (ja) 1983-09-21 1983-09-21 リソ−ス管理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17297083A JPS6065370A (ja) 1983-09-21 1983-09-21 リソ−ス管理装置

Publications (1)

Publication Number Publication Date
JPS6065370A true JPS6065370A (ja) 1985-04-15

Family

ID=15951730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17297083A Pending JPS6065370A (ja) 1983-09-21 1983-09-21 リソ−ス管理装置

Country Status (1)

Country Link
JP (1) JPS6065370A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528721U (ja) * 1991-05-01 1993-04-16 車体工業株式会社 自動車ドアのスライド機構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528721U (ja) * 1991-05-01 1993-04-16 車体工業株式会社 自動車ドアのスライド機構

Similar Documents

Publication Publication Date Title
JP3884073B2 (ja) 複数プロセッサ・システム内のプロセッサ間でメッセージを送信する装置
JP2602599B2 (ja) 多重プロセッサ・データ処理システム及びその動作方法
JPS5812611B2 (ja) デ−タテンソウセイギヨホウシキ
JPS58212694A (ja) メモリシステム
GB2265734A (en) Free memory cell management system
US20060200610A1 (en) System and method of interrupt handling
JP2695017B2 (ja) データ転送方式
CN119088724A (zh) 数据重放方法、数据处理器、网络接口卡、设备和存储介质
JPS6065370A (ja) リソ−ス管理装置
JP2507071B2 (ja) バスロック制御方式
JP2004206369A (ja) 共通資源へのアクセス方式及びアクセスプログラム
JPH0310343A (ja) ホットスポットデータ管理処理方式
JPS62501526A (ja) 変数を含まない関数型言語コードを用いる2進有向グラフとしてストアされたプログラムを評価する縮少プロセッサのためのシステムアロケータ
JP3013993B2 (ja) ベクトル処理方式
JP3130798B2 (ja) バス転送装置
JP2825589B2 (ja) バス制御方式
JP2864496B2 (ja) 多重処理計算機
JPH03231338A (ja) メモリダンプ領域管理方式
JPH0760389B2 (ja) パイプライン処理型情報処理装置
JP2982197B2 (ja) キャッシュ用バスモニタ回路
JPS6238743B2 (ja)
JPH04278662A (ja) マルチプロセッサシステム
JPH01300365A (ja) マルチプロセッサシステムの排他制御方式
JPS63265346A (ja) プログラムロ−ド方式
JPH0497459A (ja) キャッシュ一致処理方式