JPS6065533A - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JPS6065533A JPS6065533A JP58172984A JP17298483A JPS6065533A JP S6065533 A JPS6065533 A JP S6065533A JP 58172984 A JP58172984 A JP 58172984A JP 17298483 A JP17298483 A JP 17298483A JP S6065533 A JPS6065533 A JP S6065533A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- dry etching
- gas
- plasma
- residue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
- H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はモリブデン、タングステンその他の遷移金属お
よびそれらの硅素化合物のドライエツチング方法に係り
、特にエツチング残渣の少ない、良好な高精度パターン
をエツチング形成するのに好適なエツチング方法に関す
る。
よびそれらの硅素化合物のドライエツチング方法に係り
、特にエツチング残渣の少ない、良好な高精度パターン
をエツチング形成するのに好適なエツチング方法に関す
る。
グロー放電プラズマを用いるドライエツチング方法は、
微細なパターンを高精度に加工できる方法としてよく知
られており、近年、半導体集積回路の製造方法として採
用されつつある。この方法は、１〜１００ Ｐａ程度の
低圧の反応性ガスを真空室に導入し、高周波電界を印加
してプラズマ化させ、ガス分子から解離生成する反応性
のイオンやラジカノ【べこよって試料をエツチングする
方法である。反応性ガスとしては、通常、Ｆ、Ｃｔなど
ハロゲンを含む化合物ガス、例えばＣＦ４、ＳＦ６、Ｃ
Ｃ１！２Ｆ２等が単独あるいは混合して用いられる。
微細なパターンを高精度に加工できる方法としてよく知
られており、近年、半導体集積回路の製造方法として採
用されつつある。この方法は、１〜１００ Ｐａ程度の
低圧の反応性ガスを真空室に導入し、高周波電界を印加
してプラズマ化させ、ガス分子から解離生成する反応性
のイオンやラジカノ【べこよって試料をエツチングする
方法である。反応性ガスとしては、通常、Ｆ、Ｃｔなど
ハロゲンを含む化合物ガス、例えばＣＦ４、ＳＦ６、Ｃ
Ｃ１！２Ｆ２等が単独あるいは混合して用いられる。
モリフ゛デン（八１ｏ ）のエツチングを例にとると、
ＣＦ４あるいはＳＦ、から解離したＦラジカルがＭＯ表
面で次の反応を行い ＭＯ＋６Ｆ −−→ＭｏＦ６ 反応生成物ＭＯＦ６は蒸気圧が高く気化してＭｏ表面か
ら離脱し、エツチング反応が進行する。
ＣＦ４あるいはＳＦ、から解離したＦラジカルがＭＯ表
面で次の反応を行い ＭＯ＋６Ｆ −−→ＭｏＦ６ 反応生成物ＭＯＦ６は蒸気圧が高く気化してＭｏ表面か
ら離脱し、エツチング反応が進行する。
モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔ
ｉ）、タンタル（Ｔａ ）およびこれらの硅素（Ｓｉ）
化合物は、ＭＯ８型トランジスタのゲート電極材料等と
して半導体集積回路を構成する材料であるが、これらは
いずれもＦを含むプラズマ中で上記の反応式と同様の反
応により容易にエツチングすることができる。通常、Ｍ
Ｏ８型トランジスタのゲート電極の下地には厚さ数十ｎ
ｍの薄い二酸化硅素（Ｓｉｎ２）のゲート酸化膜があり
、ゲート電極のエツチング加工中に、このゲート酸化膜
のエツチングを最小限に抑制するため、使用するガスプ
ラズマ中でのゲート電極材料のエツチング速度とＳｉｏ
２のエツチング速度の比（いわゆるエツチング選択比）
は十分大きな値でなければならない。一般にＣＦ４等炭
素を含むフッ素化合物のプラズマでは５ｉ０２のエツチ
ング速度が相当大きな値古なって、十分なエツチング選
択比が得られず、ゲート電極のエツチングにはＳＦ６、
ＮＦ３−ガスプラズマが用いられる。本発明者らが、反
応性スパッタエツチングあるいは反応性イオンエツチン
グと呼ばれる方式でＳＦ６ガスを用いてＭｏおよびＷを
エツチングした実験結果では、ＳｉＯ２に対するエツチ
ング選択比は、ガス圧力、高周波電力等のある条件のも
とでは、それぞれ３０および５０以上さ非常に高い値が
得られた。
ｉ）、タンタル（Ｔａ ）およびこれらの硅素（Ｓｉ）
化合物は、ＭＯ８型トランジスタのゲート電極材料等と
して半導体集積回路を構成する材料であるが、これらは
いずれもＦを含むプラズマ中で上記の反応式と同様の反
応により容易にエツチングすることができる。通常、Ｍ
Ｏ８型トランジスタのゲート電極の下地には厚さ数十ｎ
ｍの薄い二酸化硅素（Ｓｉｎ２）のゲート酸化膜があり
、ゲート電極のエツチング加工中に、このゲート酸化膜
のエツチングを最小限に抑制するため、使用するガスプ
ラズマ中でのゲート電極材料のエツチング速度とＳｉｏ
２のエツチング速度の比（いわゆるエツチング選択比）
は十分大きな値でなければならない。一般にＣＦ４等炭
素を含むフッ素化合物のプラズマでは５ｉ０２のエツチ
ング速度が相当大きな値古なって、十分なエツチング選
択比が得られず、ゲート電極のエツチングにはＳＦ６、
ＮＦ３−ガスプラズマが用いられる。本発明者らが、反
応性スパッタエツチングあるいは反応性イオンエツチン
グと呼ばれる方式でＳＦ６ガスを用いてＭｏおよびＷを
エツチングした実験結果では、ＳｉＯ２に対するエツチ
ング選択比は、ガス圧力、高周波電力等のある条件のも
とでは、それぞれ３０および５０以上さ非常に高い値が
得られた。
このように、ＳＦ６ガスは、Ｍｏ％Ｗに限らずＴｉＴａ
およびこれらのＳｉ化合物からなるゲート電極材料を下
地ゲーＩ・酸化膜５ｉ０２に対して高い選択比でドライ
エツチングするのに有効であるが、本発明者等の実験検
討の結果、次のような問題のあることが見出された。す
なわち、ＳＦ６ガスのグロー放電プラズマ中で、反応性
スパッタエツチング法により上記のゲート電極材料をエ
ツチングすると、第１図に示したように、下地表面に著
しいエツチング残渣１０が残り、長時間のオーバーエツ
チングを施しても容易に除去できなかった。さらに、レ
ジストマスク１１の端部に沿ってゲート電極１２が裾を
引いて形成され、長時間のオーバーエツチングを施して
も、裾を引いた形状が変化せず、結局、レジストマスク
寸法よりも大きな寸法のゲート電極が形成された。
およびこれらのＳｉ化合物からなるゲート電極材料を下
地ゲーＩ・酸化膜５ｉ０２に対して高い選択比でドライ
エツチングするのに有効であるが、本発明者等の実験検
討の結果、次のような問題のあることが見出された。す
なわち、ＳＦ６ガスのグロー放電プラズマ中で、反応性
スパッタエツチング法により上記のゲート電極材料をエ
ツチングすると、第１図に示したように、下地表面に著
しいエツチング残渣１０が残り、長時間のオーバーエツ
チングを施しても容易に除去できなかった。さらに、レ
ジストマスク１１の端部に沿ってゲート電極１２が裾を
引いて形成され、長時間のオーバーエツチングを施して
も、裾を引いた形状が変化せず、結局、レジストマスク
寸法よりも大きな寸法のゲート電極が形成された。
本発明の目的は、上記のように、Ｍｏ、Ｗ、Ｔｉ。
Ｔａ、およびそれらのＳｉ化合物からなる材料をＳＦ６
プラズマでドライエツチングする時に生じるエツチング
残渣やパターン端部の裾引き現象を解消して、寸法精度
の高いエツチング方法を提供することにある。
プラズマでドライエツチングする時に生じるエツチング
残渣やパターン端部の裾引き現象を解消して、寸法精度
の高いエツチング方法を提供することにある。
本発明の基礎となった実験について以下に説明する。
通常、ドライエツチングでは、被エツチング試料を真空
槽からなるエツチング室内の所定の場所に配置して、エ
ツチング室を十分排気したのち、ＳＦ６等のガスを所定
の流量で導入して同時に一定の排気速度でこれを排気す
ることにより、エツチング室内の圧力を１〜１００Ｐａ
程度の所定圧力に一定に制御して放電によりプラズマを
発生する。
槽からなるエツチング室内の所定の場所に配置して、エ
ツチング室を十分排気したのち、ＳＦ６等のガスを所定
の流量で導入して同時に一定の排気速度でこれを排気す
ることにより、エツチング室内の圧力を１〜１００Ｐａ
程度の所定圧力に一定に制御して放電によりプラズマを
発生する。
−この方法で、Ｍｏ、 Ｗ、 Ｔｉ、 Ｔａあるいはそ
れらのＳｉ化合物をＳＦ６プラズマでエツチングする際
に発生する前記したエツチング残渣およびパターン端部
の裾引き現象は、実験の結果、ＳＦ、ガスを導入する前
の到達真空度に依存し、到達真空度が高いはど残渣が生
じ易く、到達真空度が低い場合の方が残渣が少い傾向が
あるのが見出された。到達真空度が低い場合、エツチン
グ室内に吸着ガス等が多量に残渣しており、ＳＦ６プラ
ズマを発生させてエツチングしている際中に吸着ガスの
脱離等によってプラズマ中のガス組成が変化１７、エツ
チング性状が異ったと考えられる。本実際では、到達真
空度が低い場合のエツチング室内の主な残留ガスはＮ２
．０゜、Ｎ２０と考えて、これらをＳＦ６ガスに添加し
てエツチングする方法を試みた結果、Ｎ２を少量混合す
ることが、上記のエツチング残渣やパターン端部の裾引
きの発生しないエツチングを実現するのに有効であるこ
とが判明１．た。
れらのＳｉ化合物をＳＦ６プラズマでエツチングする際
に発生する前記したエツチング残渣およびパターン端部
の裾引き現象は、実験の結果、ＳＦ、ガスを導入する前
の到達真空度に依存し、到達真空度が高いはど残渣が生
じ易く、到達真空度が低い場合の方が残渣が少い傾向が
あるのが見出された。到達真空度が低い場合、エツチン
グ室内に吸着ガス等が多量に残渣しており、ＳＦ６プラ
ズマを発生させてエツチングしている際中に吸着ガスの
脱離等によってプラズマ中のガス組成が変化１７、エツ
チング性状が異ったと考えられる。本実際では、到達真
空度が低い場合のエツチング室内の主な残留ガスはＮ２
．０゜、Ｎ２０と考えて、これらをＳＦ６ガスに添加し
てエツチングする方法を試みた結果、Ｎ２を少量混合す
ることが、上記のエツチング残渣やパターン端部の裾引
きの発生しないエツチングを実現するのに有効であるこ
とが判明１．た。
本発明は、上記の実験結果に基づき、ＳＦ６に少量のＮ
２を混合したガスプラズマを用いて、 Ｍｏ 。
２を混合したガスプラズマを用いて、 Ｍｏ 。
Ｗ、Ｔｉ、Ｔａ、もしくはそれらのＳｉ化合物をエツチ
ングを行うことにより、エツチング残渣の生じない上記
物質のエツチングを行うことを特徴とする。
ングを行うことにより、エツチング残渣の生じない上記
物質のエツチングを行うことを特徴とする。
本発明の効果のよって来る原因は明らかではないが、本
発明者等の推測では、レジストマスクあるいはエツチン
グ室内の残留ガスに起因する炭素あるいは酸素がガスプ
ラズマ中に混入し、Ｍｏ、Ｗ等のエツチング中にこれら
の炭化物もしくは酸化物が形成され、これらが難エツチ
ング性であるために残渣になり易いと考えられる。ＳＦ
６にＮ２を混合するとプラズマ中で生成するＮラジカル
が、炭化物もしくは酸化物のＣもしくはＯをＣＮ、ＯＮ
に転化させて除去されて残渣のないエツチングが可能に
なると考えられる。パターン端部に裾を引く現象が解消
できるのも同様な機構によると考えられる。
発明者等の推測では、レジストマスクあるいはエツチン
グ室内の残留ガスに起因する炭素あるいは酸素がガスプ
ラズマ中に混入し、Ｍｏ、Ｗ等のエツチング中にこれら
の炭化物もしくは酸化物が形成され、これらが難エツチ
ング性であるために残渣になり易いと考えられる。ＳＦ
６にＮ２を混合するとプラズマ中で生成するＮラジカル
が、炭化物もしくは酸化物のＣもしくはＯをＣＮ、ＯＮ
に転化させて除去されて残渣のないエツチングが可能に
なると考えられる。パターン端部に裾を引く現象が解消
できるのも同様な機構によると考えられる。
ＳＦ６に混合するＮ２の混評は容量％で１０優を超える
と、Ｍｏ、 Ｗ％Ｔｉ、Ｔａ等のエツチング速度が著し
く低下するため、これらの材料の下地となるＳ ＋ ０
２ （’）エツチング速度との比が低下するため、実用
上不適格となる。このため、Ｎ２の混合率はＳＦ６に対
し、１０容量チ以下、更に望ましくは３〜７容量チがエ
ツチング選択比を１０〜２０倍以上の実用的な値に維持
したまま、上記の残渣除去の効果を実現する上で好まし
い。
と、Ｍｏ、 Ｗ％Ｔｉ、Ｔａ等のエツチング速度が著し
く低下するため、これらの材料の下地となるＳ ＋ ０
２ （’）エツチング速度との比が低下するため、実用
上不適格となる。このため、Ｎ２の混合率はＳＦ６に対
し、１０容量チ以下、更に望ましくは３〜７容量チがエ
ツチング選択比を１０〜２０倍以上の実用的な値に維持
したまま、上記の残渣除去の効果を実現する上で好まし
い。
また、ＳＦ６に混合するガス吉してＡｒ、Ｈｅ１Ｈ２等
を用いた場合、このうちＡｒをＳＦ６に混合する場合に
ついて、上記のＳＦ６＋Ｎ２と同様にエツチング残渣な
く、パターンの裾引き現象も少ないエツチングが実現で
きるこ吉が実験の結果明らかになった。この場合、上記
の炭化物あるいは酸化物と考えられるエツチング残渣と
なり易い物質は、プラズマ中に生成するＡｒイオンによ
るスパッタ効果により除去されるものであろう。ＳＦ６
にＡｒを混合する場合は、Ａｒ混合量が５０容量チ程度
まで、エツチング速度の低下等の望ましくない副次効果
は生じず、５０容易チ以下で任意の混合比率を選択でき
るメリットがある。
を用いた場合、このうちＡｒをＳＦ６に混合する場合に
ついて、上記のＳＦ６＋Ｎ２と同様にエツチング残渣な
く、パターンの裾引き現象も少ないエツチングが実現で
きるこ吉が実験の結果明らかになった。この場合、上記
の炭化物あるいは酸化物と考えられるエツチング残渣と
なり易い物質は、プラズマ中に生成するＡｒイオンによ
るスパッタ効果により除去されるものであろう。ＳＦ６
にＡｒを混合する場合は、Ａｒ混合量が５０容量チ程度
まで、エツチング速度の低下等の望ましくない副次効果
は生じず、５０容易チ以下で任意の混合比率を選択でき
るメリットがある。
以下、本発明を実施例を参照して詳しく説明する。
実施例１
エツチング室内の高周波電極上に被エツチング試料を載
置する方式の反応性スパッタエツチング装置を用いて、
Ｍｏ％Ｗ％Ｔｉ％Ｔａの薄膜が被着されたウェーハ状試
料のエツチングを行った。エツチング室内にＳＦ６のみ
を５０ｍ ｌ！／ｍ ｉ ｎの流量で導入し、一定の排
気速度で排気して、エツチング室内のＳＦ６圧力を２０
Ｐａに一定に保ったのち、高周波゛電極に１３．５６
ＭＴ−（ｚの高周波電力を電力密度０．３５Ｗ／ｃｍ２
で印加しプラズマを発生させて、エツチングを行った。
置する方式の反応性スパッタエツチング装置を用いて、
Ｍｏ％Ｗ％Ｔｉ％Ｔａの薄膜が被着されたウェーハ状試
料のエツチングを行った。エツチング室内にＳＦ６のみ
を５０ｍ ｌ！／ｍ ｉ ｎの流量で導入し、一定の排
気速度で排気して、エツチング室内のＳＦ６圧力を２０
Ｐａに一定に保ったのち、高周波゛電極に１３．５６
ＭＴ−（ｚの高周波電力を電力密度０．３５Ｗ／ｃｍ２
で印加しプラズマを発生させて、エツチングを行った。
被エツチング試料がＷの場合、厚さ３００ｎｍのＷ膜は
約１分でエツチングが終了して、下地のＳｉＯ２膜が露
出したが、引き続き２分間のオーバーエツチングを施し
た。エツチングの試料表面を走査型電子顕微鏡で観察す
ると第１図に示すよう？こ大きさ５０ｎｍ程度の残渣１
０が試料表面に多数観察された。次に、同様な試料を、
ＳＦ６．５０ｍ／／ｍｉｎ、１”Ｊ２； ３ｍ／／ｍｉ
ｎを同時にエツチング室に導入して、上記と同様の手続
きに従ってエツチングすると、第２図に示したように残
渣がなく、かつ第１図のような裾引きのないレジストマ
スク寸法に忠実なパターンをエツチング形成することが
できた。このとき、厚さ３００ ｎｍのＷ膜のエツチン
グ時間は約１．５分であり、オーバーエツチングは１．
５分さした。
約１分でエツチングが終了して、下地のＳｉＯ２膜が露
出したが、引き続き２分間のオーバーエツチングを施し
た。エツチングの試料表面を走査型電子顕微鏡で観察す
ると第１図に示すよう？こ大きさ５０ｎｍ程度の残渣１
０が試料表面に多数観察された。次に、同様な試料を、
ＳＦ６．５０ｍ／／ｍｉｎ、１”Ｊ２； ３ｍ／／ｍｉ
ｎを同時にエツチング室に導入して、上記と同様の手続
きに従ってエツチングすると、第２図に示したように残
渣がなく、かつ第１図のような裾引きのないレジストマ
スク寸法に忠実なパターンをエツチング形成することが
できた。このとき、厚さ３００ ｎｍのＷ膜のエツチン
グ時間は約１．５分であり、オーバーエツチングは１．
５分さした。
以上の結果は、Ｍｏ、Ｔｉ、Ｔａの薄膜をエツチングす
る場合も同様であった。
る場合も同様であった。
実施例２
実施例１においてＳＦ６に混合するガスをＮ２の替りに
Ａｒとし、ＳＰ６５０ｍ／’／ｍｉｎに対してＡｒを２
０ｍＪ／ｍｉｎの割合で混合してエツチングした場合に
も実施例１と同様にエツチング残渣のないエツチングが
実現できた。ただし、この場合実施例１と異なり、Ａｒ
の混合によって５ｉｎ２のエツチング速度が、約５ ｎ
ｍ／ｍ ｉ ｎから１５ ｎｍ／ｍ ｉ ｎ程度に増
大した。
Ａｒとし、ＳＰ６５０ｍ／’／ｍｉｎに対してＡｒを２
０ｍＪ／ｍｉｎの割合で混合してエツチングした場合に
も実施例１と同様にエツチング残渣のないエツチングが
実現できた。ただし、この場合実施例１と異なり、Ａｒ
の混合によって５ｉｎ２のエツチング速度が、約５ ｎ
ｍ／ｍ ｉ ｎから１５ ｎｍ／ｍ ｉ ｎ程度に増
大した。
実施例３
実施例１及び２と同様な方法で、Ｍｏ 、 Ｗ、 Ｔｉ
。
。
Ｔａのいずれかの８＋化合物をエツチングした場合も、
ＳＦ６にＮ２を５容量係もしくはＡｒを３０容量怖混合
した結果、残渣の少ないエツチングができた。
ＳＦ６にＮ２を５容量係もしくはＡｒを３０容量怖混合
した結果、残渣の少ないエツチングができた。
以上、説明したように、本発明によれば、Ｍｏ、Ｗ、
Ｔｉ 、 Ｔａもしくはそれらの８ｉ化合物のエツチン
グを残渣を生じることなく、またパターン端部に裾を引
くことなく行うことができるので、パターン寸法精度が
高く、エツチング残渣によるパターン間短絡のない加工
ができる効果がある。
Ｔｉ 、 Ｔａもしくはそれらの８ｉ化合物のエツチン
グを残渣を生じることなく、またパターン端部に裾を引
くことなく行うことができるので、パターン寸法精度が
高く、エツチング残渣によるパターン間短絡のない加工
ができる効果がある。
従って、本発明の方法は、上記の材料をＭＯ８型トラン
ジスタのゲート電極材料として用いる半導体集積回路の
装造方法として有効である。
ジスタのゲート電極材料として用いる半導体集積回路の
装造方法として有効である。
第１図はＳＦ６ガスのみのプラズマにより、レジストパ
ターンをマスクとして厚さ３００ｎｍのＷ膜をエツチン
グしたときの試料の断面図、第２図は、ＳＦ６にＮ２も
しくはＡｒを混合したガスのプラズマにより同様な試料
をエツチングした場合の試料の断面図である。 １０・・・・・・・・・エツチング残渣、１１・・・・
・・・・・レジストマスク、１２６１０１０．１．、ゲ
ート電極（Ｗ）、１３・・・・・・・・ゲート酸化膜、
１４・・・・・・・・・基板結晶０第 （図 禎 ２ 図
ターンをマスクとして厚さ３００ｎｍのＷ膜をエツチン
グしたときの試料の断面図、第２図は、ＳＦ６にＮ２も
しくはＡｒを混合したガスのプラズマにより同様な試料
をエツチングした場合の試料の断面図である。 １０・・・・・・・・・エツチング残渣、１１・・・・
・・・・・レジストマスク、１２６１０１０．１．、ゲ
ート電極（Ｗ）、１３・・・・・・・・ゲート酸化膜、
１４・・・・・・・・・基板結晶０第 （図 禎 ２ 図
Claims (1)
- 【特許請求の範囲】 ■ 六弗化イオウに窒素、アルゴンの少くトモ一方を混
合したガスのグロー放電プラズマ中でモリブデン、タン
グステン、チタン、タンタルおよび／もしくはそれらの
硅素化合物をドライエツチングするこ吉を特徴とするド
ライエツチング方法。 ２、特許請求の範囲第１項記載のドライエツチング方法
において、六弗化イオウに混合する窒素の混合率が六弗
化イオウに対して１ｏ容量チ以下であることを特徴とす
るドライエツチング方法。 ３、特許請求の範囲第１項記載のドライエツチング方法
において、六弗化イオウに混合するアルゴンの混合率が
六弗化イオウに対して５ｏ容量チ以下であるこ吉を特徴
とするドライエツチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58172984A JPS6065533A (ja) | 1983-09-21 | 1983-09-21 | ドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58172984A JPS6065533A (ja) | 1983-09-21 | 1983-09-21 | ドライエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6065533A true JPS6065533A (ja) | 1985-04-15 |
Family
ID=15952010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58172984A Pending JPS6065533A (ja) | 1983-09-21 | 1983-09-21 | ドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6065533A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01133323A (ja) * | 1987-11-19 | 1989-05-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0265132A (ja) * | 1988-08-30 | 1990-03-05 | Sony Corp | ドライエッチング方法 |
| JPH0445528A (ja) * | 1990-06-13 | 1992-02-14 | Nec Corp | 反応性ドライエッチング法 |
| JPH07147271A (ja) * | 1993-11-26 | 1995-06-06 | Nec Corp | 半導体装置の製造方法 |
| US5521119A (en) * | 1994-07-13 | 1996-05-28 | Taiwan Semiconductor Manufacturing Co. | Post treatment of tungsten etching back |
| US5545290A (en) * | 1987-07-09 | 1996-08-13 | Texas Instruments Incorporated | Etching method |
| DE102015117448A1 (de) * | 2015-09-02 | 2017-03-02 | Von Ardenne Gmbh | Verfahren und Prozessieranordnung |
-
1983
- 1983-09-21 JP JP58172984A patent/JPS6065533A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545290A (en) * | 1987-07-09 | 1996-08-13 | Texas Instruments Incorporated | Etching method |
| JPH01133323A (ja) * | 1987-11-19 | 1989-05-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0265132A (ja) * | 1988-08-30 | 1990-03-05 | Sony Corp | ドライエッチング方法 |
| JPH0445528A (ja) * | 1990-06-13 | 1992-02-14 | Nec Corp | 反応性ドライエッチング法 |
| JPH07147271A (ja) * | 1993-11-26 | 1995-06-06 | Nec Corp | 半導体装置の製造方法 |
| US5521119A (en) * | 1994-07-13 | 1996-05-28 | Taiwan Semiconductor Manufacturing Co. | Post treatment of tungsten etching back |
| DE102015117448A1 (de) * | 2015-09-02 | 2017-03-02 | Von Ardenne Gmbh | Verfahren und Prozessieranordnung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1172993A (en) | Microwave plasma etching | |
| CA1124208A (en) | Device fabrication by plasma etching | |
| JP3390814B2 (ja) | 酸化物部分又は窒化物部分を含む被処理体のエッチング方法 | |
| US4615764A (en) | SF6/nitriding gas/oxidizer plasma etch system | |
| JP3300632B2 (ja) | 半導体装置のエッチング方法 | |
| US4264409A (en) | Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide | |
| JP2008028022A (ja) | プラズマエッチング方法およびコンピュータ読取可能な記憶媒体 | |
| US4479850A (en) | Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide | |
| JPS6065533A (ja) | ドライエッチング方法 | |
| JP3094470B2 (ja) | ドライエッチング方法 | |
| JPH10189537A (ja) | ドライエッチング方法 | |
| JPH0312454B2 (ja) | ||
| JPS63220525A (ja) | ダイヤモンド半導体のエツチング方法 | |
| JP2003332304A (ja) | ドライエッチング装置のクリーニング方法 | |
| JPS6044825B2 (ja) | エツチング方法 | |
| JP4360065B2 (ja) | プラズマ処理方法 | |
| JP3399494B2 (ja) | ＷＳｉＮの低ガス圧プラズマエッチング方法 | |
| JPS6148924A (ja) | 高融点金属のドライエツチング法 | |
| JPH0363209B2 (ja) | ||
| JPH0121230B2 (ja) | ||
| JP2002289577A (ja) | 基板上に堆積した有機珪素化合物を含有する材料の薄膜のエッチング法 | |
| JPH03241740A (ja) | 半導体装置の製造方法 | |
| JP2734748B2 (ja) | 反応性ドライエッチング法 | |
| JPS5855568A (ja) | 反応性イオンエツチング方法 | |
| JPS63148637A (ja) | ドライエツチング方法 |