JPH0121230B2 - - Google Patents

Info

Publication number
JPH0121230B2
JPH0121230B2 JP56199492A JP19949281A JPH0121230B2 JP H0121230 B2 JPH0121230 B2 JP H0121230B2 JP 56199492 A JP56199492 A JP 56199492A JP 19949281 A JP19949281 A JP 19949281A JP H0121230 B2 JPH0121230 B2 JP H0121230B2
Authority
JP
Japan
Prior art keywords
etching
ccl
gas
plasma
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56199492A
Other languages
English (en)
Other versions
JPS58100683A (ja
Inventor
Masakatsu Kimizuka
Kazuo Hirata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP19949281A priority Critical patent/JPS58100683A/ja
Publication of JPS58100683A publication Critical patent/JPS58100683A/ja
Publication of JPH0121230B2 publication Critical patent/JPH0121230B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は高周波放電によつて生じる反応ガスの
プラズマを利用して多結晶シリコンの微細加工が
できるプラズマエツチング方法に関するものであ
る。
近年、半導体装置の製造工程におけるシリコン
の微細加工法として、フレオンガスなどの高周波
グロー放電によるプラズマを利用するプラズマエ
ツチング法が盛んに利用されるようになつてい
る。
多結晶シリコンのプラズマエツチングには
CCl4、CCl3F、CCl2F2、CClF3、CF4のようなガ
スが用いられる場合が多い。これらのガスによる
エツチングの最大の問題点はアンダカツトであ
る。アンダカツトの程度は真空度等のエツチング
条件、エツチングガス種、多結晶シリコンの材質
によつて異なる。例えばCF4やCClF3の場合には
多結晶シリコンの材質にかかわらず多結晶シリコ
ンの膜厚と同程度以上のアンダカツトが生じる。
CCl4、CCl3F、CCl2F2では、CF4とCClF3の場合
に比較するとアンダカツトの程度は小さい。しか
し、多結晶シリコン中のPやAsのような不純物
量によつてアンダカツト量が影響をうける。ま
た、真空度は高真空なほどアンダカツトが小さく
なる傾向がある。
しかしながら、このようなガスを用いた従来法
によれば、最良の場合でも厚さ0.5μmの多結晶シ
リコン膜をエツチングしてアンダカツトを0.1μm
以下に抑制することは困難であつた。
一方、半導体集積回路にはますます微細なパタ
ンが必要とされるようになつており、そのためア
ンダカツトに対する要求も厳しくなつている。例
えば、パタン幅0.7〜0.8μmでアンダカツト量
0.05μm以下という要求は近い将来必ず生ずると
考えられる。そのため、アンダカツトをいかにし
て小さくするかということが、エツチング技術に
とつて極めて重要になつている。
したがつて、従来技術の上記欠点は半導体集積
回路素子製作におけるエツチング工程にとつては
致命的なものであるといえる。
本発明は、これらの欠点を解決するために、反
応ガスとしてCCl4、CCl3F、CCl2F2、CClF3およ
びCF4のうち少なくとも1種を含み、かつH2を含
む混合ガスを使用することにより多結晶シリコン
に対して適度のエツチング速度を維持し、かつサ
イドエツチングの無いプラズマエツチング方法を
提供するものである。
上記の目的を達成するため本発明は被エツチン
グ試料を載置する試料電極と該試料電極に対向す
る対向電極とを備えたエツチング室内に反応ガス
を流入させつつ排気し、該エツチング室内を一定
範囲内の真空度に保つて前記両電極に高周波電圧
を印加して発生させたガスプラズマを利用して前
記被エツチング試料をエツチングする方法におい
て、前記反応ガスに少なくともCCl4、CCl3F、
CCl2F2、CClF3およびCF4のうちの少なくとも1
種を含み、かつH2を含む混合ガスを用い、該混
合ガス中のH2の混入量が15〜50%であるガスを
使用することを特徴とするプラズマエツチング方
法を発明の要旨とするものである。
次に本発明の実施例を添附図面について説明す
る。なお実施例は一つの例示であつて、本発明の
精神を逸脱しない範囲内で、種々の変更あるいは
改良を行いうることは云うまでもない。
第1図は本発明に使用するプラズマエツチング
装置の断面図の一例である。図において1は反応
室、2及び3は反応室内に互に平行に設置された
試料電極及び対向電極、4は試料電極2に付設さ
れ、エツチング用反応ガスを両電極間に導入する
ガス導入管、5は反応室1に取付けられ、反応室
内のガス体を外部に排気するガス排気管、6は試
料電極2に載置されてエツチングされる被エツチ
ング材、7は両電極に接続されエツチング用反応
ガスのプラズマを発生するための高周波電源であ
る。なお、両電極の間隔は2〜10cmが一般的であ
る。
このように構成されたプラズマエツチング装置
を用いて、被エツチング材6をエツチングするに
は反応ガスを反応室内に導入しながら真空ポンプ
によりガス排気管5より排気して反応室内を10-3
〜数Torrの真空度に保ちつつ両電極間に数100V
〜数KV、13.56MHzの高周波電圧を印加し、高周
波グロー放電によるプラズマを発生させる。この
プラズマ中に存在する活性な化学種が単結晶シリ
コンや多結晶シリコンのような被エツチング材と
反応して揮発性化合物を生成し、これが排気管5
からエツチング室外へ排気除去されることによつ
てエツチングが進行する。
本発明のプラズマエツチング方法を以下実施例
によつて詳細に説明する。
反応室内の試料電極2上に被エツチング材6を
載置し、反応室内を真空ポンプを用いて排気し、
真空度が充分低くなつた後、ガス導入管4からエ
ツチング用反応ガスとして、例えばCCl2F2
50SCCM、H2を25SCCM導入し、反応室内の真
空度を0.18Torrに保つ。400W(13.56MHz)の高
周波電力を両電極間に印加し、CCl2F2とH2混合
ガスのプラズマを生じさせ、エツチングを行な
う。このような条件でエツチングしたとき、被エ
ツチング材6としてのAsドープ多結晶シリコン
膜のエツチレートは540Å/分であつた。エツチ
ングマスク材として通常使用されているホトレジ
ストAZ―1370(シツプレー社製商品名)に対する
エツチング速度は170Å/分であつた。また、エ
ツチング後のAsドープ多結晶シリコン膜のパタ
ン断面を走査型電子顕微鏡で観察したところアン
ダカツトは0.05μm以下であつた。
例えばシリコンゲート形MOS集積回路の製造
工程において、シリコン基板の上にゲート酸化膜
となる二酸化シリコンを形成し、さらにゲートシ
リコン膜となるAsドープ多結晶シリコン膜を形
成する。このような構造をもつたAsドープ多結
晶シリコン層をレジストをマスクとして選択的に
エツチングする場合には、適度なエツチレートを
有し、エツチングパタンにアンダーカツトのない
ことが要求される。上記の実施例では、Asドー
プ多結晶シリコン膜の厚さを5000Åとするとエツ
チング時間は約10分となり、実用性ならびに制御
性の観点からエツチレートは適度な値であると言
える。また、エツチングパタンのアンダカツトが
0.05μm以下であるために従来と比べ格段に高精
度な微細加工が容易に実現できる。
エツチング用反応ガスにCCl4、CCl3F、
CCl2F2、CClF3あるいはCF4とH2の混合ガスを使
用すると被エツチング材6にアンダーカツトが生
じないのは何に起因するかについての詳細は不明
であるが、次のようなことが推測される。CCl4
CCl3F、CCl2F2、CClF3あるいはCF4とH2の混合
ガスのグロー放電プラズマでは塩素イオンあるい
はラジカルや弗素ラジカルなどが主要因となるエ
ツチング反応と、これと並行してCCl4、CCl3F、
CCl2F2、CClF3あるいはCF4やH2等から解離する
炭素原子や水素原子などが主要因となるプラズマ
重合反応が起る。被エツチング材6の表面では、
エツチング反応とプラズマ重合反応が並列的に行
なわれているためにエツチングの進行とともにレ
ジスト膜およびAsドープ多結晶シリコン膜の側
壁にプラズマ重合物が付着する。エツチングパタ
ン側壁では、そこに付着した重合物のために横方
向へのエツチングの阻止されるが、基板面と平行
な面では基板面に垂直に入射するイオンのために
重合物の成長が阻止され、エツチングが進行する
ものと推測される。本実施例により、プラズマエ
ツチングした後の被エツチング材を走査型電子顕
微鏡で観察し、Asドープ多結晶シリコン膜の側
壁に重合物の薄膜が付着していることを確認し
た。
第2図は、一例としてCCl2F250SCCMに対す
るH2の混入量を変えた場合のAsドープ多結晶シ
リコンのエツチレート(折線Aで示す)とアンダ
ーカツト量(折線Bで示す)の関係を示したもの
である。このときのエツチング条件は、RF電力
400W、圧力0.18Torr一定とした。CCl2F2単独の
場合にはエツチレートは770Å/分と比較的大き
な値を示し、アンダーカツト量も膜厚0.5μmに対
し0.16μmと約3割強の値を示している。一方
CCl2F2にH2を混入した場合には混入量を15〜50
%にするとエツチレートは520〜500Å/分とな
り、アンダーカツト量は0.06〜0.02μmに減少して
いる。このようにH2を混入しても、適度のエツ
チレートを有しているために実用性があり、かつ
制御性の良いエツチングが可能であり、アンダー
カツトのほとんど無いエツチングパタンが形成で
きる。なお、H2混入量が50%を越えると図には
示してないが、エツチレートが急激に減少するた
めに実用的でない。又H2の混入量が15%未満の
場合は、アンダカツトを抑制する効果が減少す
る。
第1図および第2図にはAsドープ多結晶シリ
コン膜の実施例について示したが、Pドープ多結
晶シリコンなど他の不純物をドープした多結晶シ
リコン膜および不純物を含まない多結晶シリコン
膜の如き被エツチング材に関しても同様な傾向を
示す。
なお本実施例ではエツチングガスとして
CCl2F2のみについて示したが、本発明は上述し
たようにプラズマ重合を積極的に利用するために
H2を混入せしめるものである。そのためH2を混
入せしめるガスがCCl4、CCl3F、CCl2F2
CClF3、CF4のいずれもしくはそれらの混合物、
また、それらと他のN2やArとの混合ガスであつ
てもH2の混入量を調節することによりプラズマ
重合を生じさせてアンダカツトを防止することが
できる。しかして、本発明にCCl2F2に限定され
るものではない。
本発明は以上説明したようにエツチング反応ガ
スにCCl4、CCl3F、CCl2F2、CClF3およびCF4
うち少なくとも1種を含み、かつH2を含む混合
ガスを使用することにより、多結晶シリコンのエ
ツチングパタンにアンダーカツトがなく、かつ実
用性、制御性のよいエツチレートを保持すること
ができるので、半導体素子製造におけるエツチン
グ工程での歩留り向上に寄与するものである。
【図面の簡単な説明】
第1図は本発明に使用するプラズマエツチング
装置の断面図、第2図は本発明によるCCl2F2
H2の混合ガスのプラズマ放電により、Asドープ
多結晶シリコン膜をエツチングした場合のH2
入量に対するエツチレートとアンダカツト量の関
係を示す図であり、図中Aはエツチレート、Bは
アンダカツト量を示す。 1……反応室、2……試料電極、3……対向電
極、4……ガス導入管、5……ガス排出管、6…
…被エツチング材、7……高周波電源。

Claims (1)

    【特許請求の範囲】
  1. 1 被エツチング試料を載置する試料電極と該試
    料電極に対向する対向電極とを備えたエツチング
    室内に反応ガスを流入させつつ排気し、該エツチ
    ング室内を一定範囲内の真空度に保つて前記両電
    極に高周波電圧を印加して発生させたガスプラズ
    マを利用して前記被エツチング試料をエツチング
    する方法において、被エツチング試料がシリコン
    薄膜であり、前記反応ガスに少なくともCCl4
    CCl3F,CCl2F2およびCClF3のうちの少なくとも
    1種を含み、かつH2を含む混合ガスを用いて、
    上記エツチング室内の圧力を10-3Torr〜数Torr
    として該混合ガス中のH2の混入量が15〜50%で
    あるガスを使用することを特徴とするプラズマエ
    ツチング方法。
JP19949281A 1981-12-12 1981-12-12 プラズマエツチング方法 Granted JPS58100683A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19949281A JPS58100683A (ja) 1981-12-12 1981-12-12 プラズマエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19949281A JPS58100683A (ja) 1981-12-12 1981-12-12 プラズマエツチング方法

Publications (2)

Publication Number Publication Date
JPS58100683A JPS58100683A (ja) 1983-06-15
JPH0121230B2 true JPH0121230B2 (ja) 1989-04-20

Family

ID=16408708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19949281A Granted JPS58100683A (ja) 1981-12-12 1981-12-12 プラズマエツチング方法

Country Status (1)

Country Link
JP (1) JPS58100683A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043829A (ja) * 1983-08-19 1985-03-08 Anelva Corp ドライエッチング方法
JPS60165725A (ja) * 1984-02-08 1985-08-28 Toshiba Corp ドライエツチング方法
US4528066A (en) * 1984-07-06 1985-07-09 Ibm Corporation Selective anisotropic reactive ion etching process for polysilicide composite structures
JPS6191928A (ja) * 1984-10-11 1986-05-10 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0727889B2 (ja) * 1985-08-27 1995-03-29 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション プラズマ・エツチング方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154582A (en) * 1979-05-21 1980-12-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Gas plasma etching method
JPS5658972A (en) * 1979-10-16 1981-05-22 Chiyou Lsi Gijutsu Kenkyu Kumiai Dry etching method
JPS5681678A (en) * 1979-12-05 1981-07-03 Toshiba Corp Method and apparatus for plasma etching

Also Published As

Publication number Publication date
JPS58100683A (ja) 1983-06-15

Similar Documents

Publication Publication Date Title
US4734157A (en) Selective and anisotropic dry etching
US6069092A (en) Dry etching method and semiconductor device fabrication method
US5310454A (en) Dry etching method
US4473435A (en) Plasma etchant mixture
TWI810396B (zh) 乾式蝕刻方法
US7056830B2 (en) Method for plasma etching a dielectric layer
WO1999016110A2 (en) Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
KR20020061001A (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
KR100382720B1 (ko) 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법
KR100856005B1 (ko) 탄소-함유 실리콘 옥사이드 막을 에칭하는 방법
US5880037A (en) Oxide etch process using a mixture of a fluorine-substituted hydrocarbon and acetylene that provides high selectivity to nitride and is suitable for use on surfaces of uneven topography
US20030235993A1 (en) Selective etching of low-k dielectrics
KR102717067B1 (ko) 헵타플루오로프로필 메틸 에테르와 헵타플루오로이소프로필 메틸 에테르를 이용한 플라즈마 식각 방법
US6815369B2 (en) Method for monitoring deposition reaction during processing the surface of a semiconductor substrate
US6986851B2 (en) Dry developing method
JPH0121230B2 (ja)
JPH09172005A (ja) 窒化物に対して高い選択性を示すことができる、酸化物をプラズマエッチングする方法
US20020132488A1 (en) Method of etching tantalum
JPH09116149A (ja) 半導体装置のポリサイドゲート形成方法
Smolinsky et al. Reactive ion etching of silicon oxides with ammonia and trifluoromethane. The role of nitrogen in the discharge
US6093653A (en) Gas mixture for etching a polysilicon electrode layer and etching method using the same
JPH0251987B2 (ja)
EP4443478A1 (en) Method for forming deposition film
JP3363782B2 (ja) 集積回路構造の選択性の高い酸化物エッチングプロセス
US7192875B1 (en) Processes for treating morphologically-modified silicon electrode surfaces using gas-phase interhalogens