JPS6065577A - 極めて短いゲ−ト及び水平構造を有する電界効果トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明は、■形ゲートを有し、ゲート長が電界効果トラ
ンジスタの活性層に隣接した半導体材料へのＶ形部の浸
入深さによって決定される電界効果トランジスタに関す
る。この電界効果トランジスタの構造は水平形であり、
それによってアクセス金属層及び制御金属層を、例えば
集積回路の同一面上に配置することができる。

また、本発明は、１ミクロンよりもがなり短い長さのゲ
ートを容易に得ることができる■形ゲート電界効果トラ
ンジスタの製造方法に関する。それによって、より具体
的には、本発明の電界効果トランジスタを超高周波に適
合させることができる。

超高周波域で動作し、優れた性能を要する集積回路の形
成を可能にするためには、ゲート長が１ミクロン以下の
電界効果トランジスタを提供することが必要である。

現在利用されている特にホトリソグラフィによる周知の
方法では、非常に高い性能を得ることができず、ホトリ
ソグラフィによって得られる長さ１ミクロンのゲートは
、事実上、その技術の限界である。電子ビーム加工のよ
うな他の方法は良好な結果をもたらすが、これらの方法
は複雑でしたがって費用のかかる技術手段を要し、かか
る技術手段は大規模な工業生産には適していない。

発明の概要 本発明の方法では、技術的に単純で、非常に制御しやす
くかつ再生産可能な方法によって、平均長さ２０００人
乃至４０００人の極杓で短い長さのゲートをつくること
ができる。そして、前記方法によって、電子の移動が２
次元で起る電界効果トランジスタ（ＴＥＧＦＥＴすなわ
ち２次元電子ガス電界効果トランジスタ）又は電子の移
動が３次元で起る電界効果トランジスタを得ることがで
きる。本発明はまた、ゲート長がエピタキシャル層の厚
さで調節され、そのゲートが半導体層内に■形状をなす
ように形成される周知の構造を採用する。しかしながら
、本発明の電界効果トランジスタは、ａ）ゲート長を、
エピタキシャル層へのＶ形部の先端（この先端だけが電
気的に能動である）の入り込みによって規定している点
、 ｂ）電界効果トランジスタの活性層をそれ自体、Ｖ形部
内にエピタキシャル成長させている点において従来の■
ＭＯ８電界効果トランジスタとは異っている。

この構造は簡単な化学的エツチング法で得られる。この
方法によれば、出発材料の結晶面に注意すれば、例えば
２０００への長さのゲートを、一般に利用される複雑か
つ費用のかかる手段よりも相当容易に得ることができる
。

より具体的に述べるならば、本発明によれば、極めて短
いゲート及び水平構造をもった電界効果トランジスタで
あって、基板によって支持された広い禁止帯をもった半
導体材料の第１の層を少なくとも備え、該第１の層は狭
い禁止帯をもった半導体材料の第２の層によって被覆さ
れており、これら２つの層はメサを構成し、該メサの両
側には２つのアクセス電極金属層すなわちソース電極及
びドレーン電極が付着されており、活性層及び少なくと
も１つのゲート金属層によって構成される制御領域が、
活性層への２つのアクセス領域に前記第２の層を分割し
且つ前記第１の層まで侵入している溝の中に形成され、
前記第１の層への前記溝の浸入の深さが、電界効果トラ
ンジスタのゲート長をなすことを特徴とする電界効果ト
ランジスタが提供される。

本発明の電界効果トランジスタの構造及び、本発明の一
部をなす、電界効果トランジスタを作るた約の方法は、
以下に添付図面を参照してなされる１つの実施態様の説
明から理解されよう。

好ましい実施態様の説明 第１図は先行技術のＶＭＯ３電界効果トランジスタの断
面図を示している。第１図を示した目的は、本質的にパ
ワー電界効果トランジスタの分野で使用されるＶＭＯ３
電界効果トランジスタと、本発明の電界効果トランジス
タとの相違点を示すにある。本発明の電界効果トランジ
スタは、そのゲートが実質的にサブミクロン（１ミクロ
ン未渦）なので、むしろ非常に高い周波数用に使用され
る。

ＶＭＯ３電界効果トランジスタは、二重拡散形ＤＭＯ３
電界効果トランジスタを縦にしたものである。ＶＭＯ３
電界効果トランジスタはｎｌ　ドーピング形の基板１を
備え、この基板の上には、少しドーピングしたｎ−形エ
ピタキシャル層２が形成されている。

この層２内には、第１の拡散によりｐ影領域３が作られ
、次に、第２の拡散によって第１の領域３の内側に拡散
されたｎ＋形領領域４作られている。化学的エツチング
を深く行なって■形溝が形成されており、この溝は、ｐ
影領域３の深さを実質的に越えるものでなければならな
い。

例えば、ＶＭＯ３電界効果トランジスタは、一般的にシ
リコン上に形成されるので、二酸化珪素５１０２の絶縁
層５が電界効果トランジスタのウェーハの表面を保護す
ると共にＶ形部内に形成されるゲート金属層６を絶縁す
るように設けられて０る。ソース金属層７が電界効果ト
ランジスタの第１の面に付着されており、この金属層７
は、ｎ＋形領領域４接触している。一方、ドレーン金属
層８が電界効果トランジスタのウェーッ＼の第２の面す
なわち基板側に付着されている。

したがって、第１図に示すようなＶＭＯ３電界効果トラ
ンジスタは垂直方向に動作し、換言すれば、電流はソー
スからエピタキシャル層を横切ってドレーンに流れ、図
示するようなチャンネル９が、■形溝の酸化物層とｐ影
領域３の厚さ部分との間の部分に形成され、ｎ−形層２
とｎ傭６頁域４との間に延びている。その場合、矢印し
て示すチャンネルの長さは層の厚さ全体に相当してし）
る。

したがって、層をエピタキシャル成長させ次に拡散した
場合、ＶＭＯ３電界効果トランジスタのチャンネルの長
さを選択し又は修正すること（ま不可能である。

さらに、ＶＭＯ３電界効果トランジスタは高速パワー電
界効果トランジスタとしては非常に有利であるが、ＶＭ
Ｏ３電界効果トランジスタはそれが縦形構造を有しかつ
垂直方向に機能するので、その両面に金属層を備えてい
るという欠点がある。

高速集積回路を形成するためには、これら金属層全てが
集積回路のウェーハの同一面に配置されるように水平構
造を採用するのが望ましい。

本発明の目的の１つは、水平構造を有する超高速度電界
効果トランジスタ、すなわち、集積回路を形成すること
ができるようにすべての金属層が集積回路のウェーハの
同じ側に設けである超高速度電界効果トランジスタを形
成するにある。さらに、本発明の目的は、非常に短い長
さのゲートを得ることができる単純かつ容易な方法であ
ると共に、さらに所望ならばゲートの長さを増加させた
り補正することができる方法を提供するにある。

このようなゲート長の増加や補正は、ＶＭＯ３電界効果
トランジスタを形成する従来の方法では実現できなかっ
た。

第２図は本発明による電界効果トランジスタの断面図で
ある。

本発明の電界効果トランジスタは、様々な形態に形成さ
れることができる。

溝は、■形態でも、あるいは半円筒形状でもよい。

材料は、Ｉｎ　Ｐ　／Ｇａ１ｎＡｓ、又はＧａＡｓ　／
ＧａＡｌ八Ｓ１あへいは他の■−■族材料の組合せにお
いて周知の材料でもよい。

電界効果トランジスタの形式は、２次元電子移動電界効
果トランジスタすなわちＴＥＧＦＥＴ　（２次元電子ガ
ス電界効果トランジスタ）、又は在来の電界効果トラン
ジスタのような３次元電子移動電界効果トランジスタで
もよい。

ゲート構造は、ＪＦＥＴ形又はＭＥＳＦＥＴ形でもよい
。

図面を参照しての説明を簡略化するために、本発明を、
Ｉｎ　Ｐ　／Ｇａ１ｎＡｓで形成され、２次元電子移動
及びＭＥＳＦＥＴ絶縁形ゲート構造を有する電界効果ト
ランジスタの場合について説明する。しかしながら、こ
の実施態様における説明は、本発明の範囲を決して制約
するものではなく、本発明は、非常に短い、主としてサ
ブミクロンの長さのゲートを容易に形成することが望ま
れる全ての電界効果トランジスタに係わる。

本発明の電界効果トランジスタは半絶縁性ＩｎＰ基板ｌ
Ｏをもとにして作られる。このＩｎＰは、出発原料の＜
１００＞結晶面に沿って配向している。この電界効果ト
ランジスタは、約２０００人の厚さにわたって５　ｘｌ
ＱＩ７　１０１６エレクトロン／ＣＩＩＩの濃度にドー
プされた第１のｎ＋形１ｎＰ層１１を備えている。

このｌｎＰ層１１はバッファ層であるが、このすぐ隣り
の層１２に電子を供給する。この層１２は、意図的にド
ーピングしていないと言われるのに等しい１０１５エレ
クトロン／Ｃｌ１ｌまでドーピングしたｎ形Ｇａ１ｎＡ
ｓから作られる。より一般的には、層１１は、バンドギ
ャップが広い材料層であり、層１２は、バンドギャップ
が狭い材料層である。

更に、エピタキシャル成長によってノンドープｌｎＰ層
１３を層１２上に形成し、このＩｎＰ層１３は「絶縁層
」をなし、これによって活性層の下のサブエツチングを
可能にし、以下に説明するように、活性層をアクセス電
極から遠去けて短絡を防止する。

層１３の厚さと層１２の厚さと層１１の厚さの一部との
合計は、換言すれば後述する■溝の先端までは、４乃至
４．５ミクロンに達する。

ＩｎＰ層１３、ＧａｌｎＡｓ層１２及びＴｎＰ層１１の
一部には■形溝１４が形成されている。この溝の先端は
バッファ層１１内にわずかに入り込まなければならず、
次にその詳細を述べる。

溝１４内及びＩｎＰ層１３の自由表面上には、材料の性
質に応じた適当な手段によりＧａｌｎＡｓ層１５、酸化
物又は半導体材料の層１６及び金属層１７の３つの層が
形成される。

ＧａｌｎＡｓ層１５は電界効果トランジスタの活性層を
構成する。この層１５は、気相エピタキシャル成長又は
分子線エピタキシャル成長によって得られ、電界効果ト
ランジスタが第２図に示すようなＴＥＧＦＥＴであれば
、層１５は厚さ約２０００人であり、ノンドープ材料か
ら作られ、また電界効果トランジスタが３次元電子移動
電界効果トランジスタすなわち在来のＪＦＥＴ又はＭＥ
ＳＦＥＴであれば、層１５は厚さ約３０００八であり、
１０Ｉ７エレクトロン／ｃｔｄまでドーピングされる。

層１６は、もし接合形電界効果トランジスタ（ＪＦＥＴ
）を望む場合には、酸化物層又は半導体材料層である。

最後に、層１７は電界効果トランジスタのゲート接触金
属層を構成する。

本発明の電界効果トランジスタの構造は、層１１．１２
がメサ形状に形成されていること、及びこれらの層１１
．１２が、メサの両側に設けられ且つ層１１と１２との
間の境界面のところに破線２０で示す２次元電子ガスと
直接接触しているソース電極１８及びドレーン電極１９
の２つの金属層を支えていることによって特徴づけられ
る。ＧａｌｎＡｓ層１２は、表面から形成されてバッフ
ァ層１１に達している溝により２つに分割され、第２図
の溝の左側及び右側にそれぞれ位置したＧａｌｎＡｓ層
１２の２つの部分は活性層へのアクセス層を構成してい
る。

本発明の電界効果トランジスタの構造では、バッファ層
１１に入り込んだ溝の先端部分だけがゲートを構成し、
このゲートの長さは、バッファ層１１内の溝の先端によ
って定められた２つの長さ１１及び１２の合計に等しい
。本発明の電界効果トランジスタにおいて、長さが４０
００人、すなわち１１＝２０００八とＡ２＝２０００人
の合計に等しいゲートを得るには、溝をエピタキシャル
層１１．１２．１３内に形成すれば足り、溝の底辺は、
層１３の外面がら５ミクロン程度のものであり、かかる
溝はホトリソグラフィによって大変容易に達成される。

幅５ミクロンの溝用マスクを使用して、４乃至４．５ミ
クロンの厚さにわたってエツチングを行えば、非常に容
易にかつ実質的に１ミクロン以下のゲート長を１昇るこ
とができる。さらに、この構造によってゲート金属層を
形成することができ、この金属層の幅は１０ミクロン程
度のものであり、それは容易に達成できる。

第２図で分力）るように、ＧａｌｎＡｓ層１５及びＩｎ
Ｐ層１３は金属層１７及び絶縁層１６に対してアンダー
エツチングされている。このアンダーエツチングは、電
界効果トランジスタの動作又は電界効果トランジスタを
製造するための方法の実施には不可欠のものではないが
、エツチングは電界効果トランジスタの形成を著しく容
易にする。というのは、エツチングによって、層１３．
１５．１６及び１７が形成する逆転形メサを、ソース金
属層１８及びゲート金属層１９を形成するための、ゲー
ト金属層１７に対するセルファラインマスクとして使用
することができるからである。このアンダーエツチング
は、本発明の電界効果トランジスタを形成するための方
法を説明する際に詳しく説明される。

第３図は■形溝の簡単な略図であり、本発明の電界効果
トランジスタの結晶面を示している。

基板１０は、出発材料の＜１００＞面に沿って切られて
おり、基板１０上にエビクキシャル成長させた層１１．
１２．１３も＜１００＞面に沿って配向させている。本
発明の電界効果トランジスタを容易に製造するためには
、■形溝１４を＜１１０＞又は＜　ＨＯ＞面に沿うよう
にする必要がある。その理由は、■形溝のマスキングが
この結晶方向に従う限り、層１３．１２．１１の化学的
エツチングは容易に行なわれかつ５５°の角度に自己制
限され、■形溝１４の２つの面は、エピタキシャル層の
＜１１１＞面と衝合する。

かかる■形溝を形成するためには、化学的エツチングを
選択的であって−はならず、換言すれば、ＩｎＰ層１３
、ＧａｌｎＡｓ層１２及びＩｎＰ層１１に関してエツチ
ング速度を同一にしなければならない。周知の溶液は例
えば、比率がそれぞれ１対２０対１００又は１対１７対
３５のＨＢｒ　＋、Ｂｒ２＋　８２０の溶液である。既
に述べたように■形溝１４を他の形状の溝で置換えても
よい。というのは、重要なことは、バッファ材料層内に
少し入り込む程度までゲート長を制限することであるの
で、溝の形状はあまり重要ではなく、したがって、例え
ば半円形にエツチングする技術は体発明の範囲に入る。

第４図は、第４図以下で示す本発明の方法の第１段階を
示す。当業者に知られたエピタキシャル技術を１用いて
、基板１０上に広いバンドギャップを有するバッファ層
１１を成長させ、次いで、狭いバンドギャップを有する
アクセス層１２を成長させ、更に、相補層１３を成長さ
せる。第５図では、■形！４１４を３つの表面層１１．
１２及び１３にわたって形成する。この■形溝１４は、
第３図と関連して既述した方法によって形成する。Ｉｎ
Ｐ及びＧａ１ｎＡｓのような材料では、この溝は自ずと
５５°の角度になる。

第６図では、ウェーハのこの表面上及び■形溝内に３つ
の層、すなわち活性層１５、絶縁層または接合形電界効
果トランジスタを希望する場合には半導体材料の層１６
、及び金属層１７を付着させる。

第７図に示す次の段階では、マスキングによってゲート
電極１７の輪郭を定め、次に、下に位置した酸化物１６
をエツチングするためゲート金属層１７をマスクとして
使用する。このエツチングは希釈フッ化アンモニウムＮ
Ｈ，Ｆ　を加えたフッ化水素酸ＨＦを使用することによ
って容易に行なわれる。

このエツチングが完了したとき、エツチングは、下に位
置したＧａｌｎＡｓ層をエツチングしないでＧａｌｎＡ
ｓ層のところで終わり、金属層１７及びその下の酸化物
層１６に共通な縁２１をつくる。

第８図に示すように、ＧａｌｎＡｓ層１５をアンダーエ
ツチングするために、水Ｈ２０で希釈した過酸化水素水
Ｈ２Ｏ２を加えた硫酸溶液Ｈ２ＳＯ，を使用する。この
溶液はＧａ１ｎＡｓを選択的にエツチングし、エツチン
グ時間により酸化物層１Ｇの下のアンダーエツチング長
さ２２を調整する。

第９図に示すような、既にアンダーエツチングしたＧｎ
ｌｎＡｓ層１５の下のＴｎＰｎＰ２Ｏ５ンダーエツチン
グは、塩酸ＨＣＩとリン酸Ｈ，Ｐ○、の混合物によって
なされる。ここに再び、ＩｎＰ層１３がＩｎＰ層１２に
直面しているので、エツチング時間は選択することがで
き、そのエツチング時間によりエツチング長さ２３を調
整する。一般に、Ｉｎ　Ｐ−１ｎＧａＡｓ　Ｐの組合せ
体のエツチングの際に使用する溶液は、１９８２年５月
に発行された電気化学協会のジャーナル第１２９巻第５
号の第１０５４頁に発表された安達、野口、川口の論文
「ＩｎＧａＡｓ　Ｐ　−Ｉｎ　Ｐの化学エツチング」に
詳述されている。

第１０図は、第２図と類似しているが、層１１及び１２
をメサ状に切ることにより及びソース電極及びドレーン
電極を付着させるためにセルファライン用マスクとして
「マツシュルーム」状のケートヲ使用することによって
、本発明による電界効果トランジスタを完成させたこと
を示している。ソース１８、ドレーン１９及びゲート２
０の３つの電極の金属層形成を同時に行ない、電極１８
．１９の縁をゲート電極２０の縁に対してセルファライ
ンさせると共に、最初の金属層１７上に余分の厚みをつ
げる。活性層１５及びアクセス層１２は共にＧａ１ｎＡ
ｓで作られており、チャンネルが位置する活性層１５と
アクセス層１２とを分けたことにより、多数のパラメー
タを個々に調整して無数の変形例を構成することができ
る。

たとえば、それらのドーピングは、高移動度をもった２
次元伝導の存在を決定する。したがって、もし隣り合っ
た素子の両立性かのために同じチャンネルを必要とすれ
ば、ドーピングはそのチャンネルに対して制限されるか
もしれない。アクセス層１２の厚さはアクセス抵抗に影
響を及ぼし、したがって周波数性能に影響を及ぼす。活
性層１５の厚さによって、電界効果トランジスタを「通
常不動作型」又は「通常動作型」にするかどうかだけで
なくピンチ電圧をも調整することができる。

本発明の主な変形例はゲートの電気的制御のための他の
可能な選択に基づく。酸化物層を、ＰＮ接合又はショッ
トキー接合で置き換えてもよい。

しかしながら、素子をＧａ１ｎＡｓ−ＩｎＰ以外の全て
の周知の族の物質で作り、良質のへテロ接合、たとえば
ＧａＡ　ＸＡｓ　／　ＧａＡ’ｓを成長させるのことも
できる。

さらに、素子を、半導体レーザを作る材料のうちの１つ
であるＧａＴｎＡｓ　−）ｎ　Ｐから作りうることによ
り、素子を前記レーザーと同一のウェーハ上に一体化す
ることができ、したがってオプトエレクトロニクス分野
に適用することができる。

本発明はより一般的には、超高周波集積回路に向いてい
る。

【図面の簡単な説明】

第１図は、先行技術のＶＭＯ３電界効果トランジスタの
断面図である。 第２図は、本発駅によるサブミクロンゲートを備えた電
界効果トランジスタの断面図である。 第３図は、材料の結晶面を示す■溝の概略図である。 第４図から第１０図は、本発明の方法によって電界効果
トランジスタを形成する際の主要な工程を示している。 （主な参照番号） １０　基板、　１３　絶縁層、　１５　活性層、１６　
中間層、　１７　ゲート金属層、１８　ソース電極、　
１９　ドレーン電極特許出願人　トムソンーセーエスエ
フ 代理人弁理士新居正彦 第１頁の続き ＠発明者　ビニール　プレン　フランス国ピューブリツ ＠発明者　ギイ　ドウウ゛オル　フランス国し　リュ　
ド ９５６００　オポンヌ　プルパール　ド　ラ　レフ　１
０６ ９１５９０　セルニ　パー　ラ　フェルドウ　アラ　ツ
エルニ　１８

Claims (1)

1. 【特許請求の範囲】 （１）極めて短いゲート及び水平構造を有する電界効果
   トランジスタであって、基板によって支持された広い禁
   止帯の半導体材料の第１の層を少なくとも備え、該第１
   の層は狭い禁止帯の半導体材料の第２の層によって被覆
   されており、これらの２つの層はメサを構成し、該メサ
   の両側には２つのアクセス電極金属層すなわちソース電
   極及びドレーン電極が付着されており、活性層及び少な
   くとも１つのゲート金属層によって構成される制御領域
   が、活性層へのアクセスをもたらす２つの領域に前記第
   ２の層を分割し且つ前記第１の層まで侵入している溝の
   中に形成され、畝溝の前記第１の層への浸入の深さが電
   界効果トランジスタのゲート長をなすことを特徴とする
   電界効果トランジス（２）基板は、＜１００＞結晶面を
   有し、前記第１のエピタキシャル層及び前記第２のエピ
   タキシャル層も＜１００＞結晶面を有し、前記溝は、＜
   １１０＞又は＜　ＩＴＯ＞面に沿って形成され、溝の両
   側はエピタキシャル層の＜１１１＞面に衝合しているこ
   とを特徴とする特許請求の範囲第（１）項記載の電界効
   果トランジスタ。 （３）　さらに、前記第２の層上に付着して絶縁層をな
   すノンドープ半導体材料で作られた第３の層を備え、該
   第３の層は一方では前記活性層を支え、他方では前記ソ
   ース電極及び前記ドレーン電極の２つの金属層を２つの
   別々の面で支え、前記ゲート電極及びソース電極並びに
   ドレーン電極の金属層はセルファラインしていることを
   特徴とする特許請求の範囲第（１）項記載の電界効果ト
   ランジスタ。 （４）水平構造を有する電界効果トランジスタを製造す
   るための方法であって、 ａ）　＜１１０＞結晶面に沿って切られた半導体材料の
   基板上に、エビクキシャル成長により＜１００＞面に配
   向した半導体材料の第１の層、第２の層及び第３の層を
   形成し、　− ｂ）エピタキシャル層の＜１１０＞又は＜ＨＯ＞面に沿
   ってエピタキシャル層の表面にホトリソグラフィのため
   のマスキングを施し、 Ｃ）エツチングする層の材料に対して非選択的な溶液を
   用いて、前記エツチングする層の＜１１１＞面に沿って
   エツチングして、第３の層及び第２の層を完全に貫通し
   、第１の層を一部貫く溝を形成し、 ｄ）該溝内及び活性半導体材料層の上部層の自由表面上
   に、気相エピタキシャル成長又は分子線エピタキシャル
   成長によって活性層と中間層とゲート電極用の金属層と
   を形成し、 ｅ）ホトリソグラフィによってゲート電極の輪郭を定め
   、希ＨＦ＋ＮＨ＋Ｆ　を使用してその下に位置した中間
   層をエツチングし、 ｆ）希Ｈ２ＳＯ４＋Ｈ２Ｏ２を使用して、中間層の下の
   活性層をアンダーエツチングし、 ｇ）ＨＣ１＋Ｈ３Ｐ０．を使用して、前記活性層の下の
   絶縁層をアンダーエツチングし、 ｈ）前記第１及び第２の層をエツチングしてメサを形成
   し、制御領域の構造をセルファラインのために使用して
   ソース電極及びドレーン電極の金属層を形成することを
   特徴とする電界効果トランジスタの製造方法。 （５〕　前記電界効果トランジスタはゲート及び接合部
   を備えており、前記活性層と前記ゲート金属層との間の
   中間層は半導体材料層であることを特徴とする特許請求
   の範囲第（４）項記載の電界効果トランジスタの製造方
   法。 （６）電界効果トランジスタは絶縁ゲート形電界効果ト
   ランジスタであり、前記活性層と前記ゲート金属層との
   間の前記中間層は酸化物層であることを特徴とする特許
   請求の範囲第（４）項記載の電界効果トランジスタの製
   造方法。