JPS6066366A - パルス列検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、テープレコーダ等に於いて、テープに記録さ
れた時刻あるいはインデックス等のデータを表わすパル
ス列を検出するパルス列検出方法に関する。

（ロ）従来技術 近年、留守番電話や口述記録用テープレコーダ（ディク
テイティングマシン）等に於いて、その記録した日時や
内容のインデックス等を共に記録しておき、再生時にそ
のデータを読み出して表示する機能が実現されている。

テープに記録されるデータは、第１図に示される如く、
スタートビットパルスＳ、〜Ｓ、と、同期ピットパルス
Ｐｌ、Ｐ２．Ｐ３・・・と、同期ビソトハルスＰ、、　
Ｐ２．　Ｐ、・・・との間に存在する４ビツトのデータ
ビットパルスＤ。−Ｄ、、Ｄ、〜Ｄ７．・・・とから成
るパルス列で記録され、再生の際には、８個のスタート
ビットパルスＳ、〜Ｓ６を検出することによって、次に
来るパルスがデータを含むパルスであることを認識し、
同期ビットパルスＰｓ　、Ｐｇ、Ｐｇ・・・間のデータ
を読み取る。

従来、パルス列を検出する場合には、パルス列の周期Ｔ
の約ｌ／程度の周期ｔ。でサンプリング０ を行いパルス列の信号の立ち上がりあるいは立ち下がり
を検出する。例えば、第２図（ａ）で示されるパルス列
が到来したとすると、周期ｔ。のサンプリングによって
同期ビットＰ、の立ち上がりが検出されると１周期ｔ。

で減算されるタイマ一手段に「９」をセントすると共に
、フラグに１″をセットする。ここで、第２図（ｂ）は
タイマ一手段の動作を示すタイミングであり、第２図（
Ｃ）はフラグの内容を示す図である。そして、「９」が
セットされたタイマ一手段は、サンプリングの周期ｔ。

毎に「１」が減算され、その結果ｒＯＪとなったとき、
即ち、９ｔ０の期間が経過すると、フラグの内容°゛１
”を同期ビットＰ１のパルスとして認識すると共に、フ
ラグをリセットし、タイマ一手段に再び「９」をセット
する。そして、９ｔｏの期間が経過すると、フラグの内
容”０”をデータビットＤ。のパルスとして認識すると
共に、タイマ一手段に「９」をセットする。従って、タ
イマ一手段は周期ｔ。毎に減算されるが、ｒＯＪになる
前に、データビットＤ、のパルスの立ち上がりが検出さ
れると、そのとき、フラグに１″がセットされると共に
、タイマ一手段に「９」が再セットされる。更に、９　
ｔ’ｏ経過したとき、フラグの内容＋１　、　＋１がデ
ータビットＤ１のパルスとして認識される。以下、同様
の動作によってパルス列のパルスが検出される。

ところが、テープからパルス列を読み出す場合、テープ
速度のバラツキ等によって、パルス列の周期が短期的に
±６％、長期的に±３％程度ばらつくため、正確なサン
プリング周期ｔ。でサンプリングすると、完全にパルス
列を検出することができず、認識率が低〒する不都合が
あった。例えば、パルス列の中心周期Ｔが６２．５ｍｓ
であるとき、短期的なバラツキの範囲は５８．７５ｍ５
≦Ｔ≦６６．２５ｍ５であり、長期的なバラツキの範囲
は、６０．６　ｍｓ　＝’ｒ＝６４．３７　ｍｓである
。一方、第３図に示す如く、′１”のパルスが連続して
いる場合、認識できる範囲は、次のパルスの立ち上がり
がＡで示される期間内、即ち、１０ｔｏ≦Ｔ〈ｉｓｔ、
、例えばサンプリングの周期ｔ０が６．１　ｍｓの場合
には、６１７７１５４　Ｔ（１０９，８計である。

また、第４図に示す如く、′０″のデータが連続してい
る場合、認識できる範囲は、後の同期ビットパルスの立
ち上がりがＢで示される範囲であり、５Ｘ９ｉｏ≦５Ｔ
４９ｘ６ｔ。となり、ｔｏが６．１７７１５のとき認識
許容範囲は、５４．９ｍｓ≦Ｔ　（６５，８８ｍｓであ
る。従って、“１”が連続した場合には、バラツキ範囲
が認識許容範囲を越えてしまうのである。

（ハ）発明の目的 本発明は、上述した点に鑑みて為され、中心周期より短
かいｎ　１　ｕのパルスが到来したときには、このパル
スを中心周期の長さに補正し、１１０１１の場合には認
識許容範囲の下限近くに補正することによって、入力さ
れたパルス列を認識許容範囲内に入るように補正し、誤
認識を防止するパルス列検出方法を提供するものである
。

に）発明の構成 本発明は、中心周期Ｔ。±Δ丁の範囲のバラツキを有す
るパルス列を検出する方法に於いて、動作状態にある入
力判定手段によって前記パルス列が第１のレベルである
か、あるいは、第２のレベルであるかを判定し、第１の
レベルであるとき、第１のタイマ一手段を動作させ、該
第１のタイマ一手段で作成される時間Ｔ。が周期となる
第１のレベルのパルスを出力し、前記第２のレベルであ
るとき、第２のタイマ一手段を動作させ、該第２のタイ
マ一手段で作成される周期Ｔ。より短い時間ｔを周期と
する第２のレベルを出力することにより、周期力Ｔ。−
△Ｔの第１のレベルのパルスが周期Ｔ。のパルスに補正
され、該補正による遅れが第２のレベルの周期ｔで補正
されたパルス列を作成し、該パルス列を所定の周期のサ
ンプリングパルスでサンプリングして検出する構成であ
る。

（ホ）実施例 第５図は本発明の実施例を示すブロック図である。テー
プから再生されたパルス列は、入力判定手段（１）に印
加され、入力判定手段（１）は動作状態に於いて、入力
されたパルス列のレベルが第１のレベル、論理ＩＩ　Ｉ
　ＩＩであるか、あるいは、第２のレベル、論理″０″
であるか否かを判定し、１”のレベルが印加されたとき
には、制御信号ＤＥＨを第１のタイマ一手段（２）、出
力手段（３）、第２のタイマ一手段（４）、及び、第３
のタイマ一手段（５）に印加し、一方、°０“のレベル
が印加されたときには、制御信号ＤＥＬを第２のタイマ
一手段（４）に印加する。この入力判定手段（１）の動
作は、第３のタイマ一手段（５）によって制御され、第
３のタイマ一手段（５）がタイマー動作している間、即
ち、タイマースタートからタイマー終了までの時間Ｔ、
の開動作する。

第１のタイマ一手段（２）は中心周期Ｔ。を作成するタ
イマーであり、中心周期の約　イの時間を作成するＴ１
　タイマー（６）とＴ２タイマー（７）とから成る。即
ち、中心周期Ｔ。はＴ１　タイマー（６）の時間Ｔ、と
Ｔ、タイマー（７）の時間Ｔ２との和となっている。Ｔ
、タイマー（６）は入力判定手段（１）から制御信号Ｄ
ＥＨが出力されたとき動作を開始し、Ｔ７時間後に出力
される出力信号によってＴ２タイマー（７）の動作を開
始させる。またＴ、タイマー（６）の出力は出力手段（
３）に印加され、制御信号ＤＥＨが印加されたとき、１
”のレベルを出力する出力手段（３）を制御し、その出
力″１”を０”に変える。

即ち、Ｔ１タイマー（６）は、１“のパルスを出カスる
期間を決定するものである。Ｔ２タイマー（７）の出力
は第３のタイマ一手段（５）に印加され、入力判定手段
（１）から制御信号ＤＥＨが出力されてからＴ。

時間後、再び入力判定手段（１）を動作させるために、
第３のタイマ一手段（５）を動作させる。第３のタイマ
一手段（５）は、そのタイマー動作中、入力判定手段（
１）を動作状態にするが、制御信号ＤＥＨが出力される
とその出力によってリセットされタイマー動作を停止ず
ろ。

一方、第２のタイマ一手段（４）は、入力判定手段（１
）が動作中、パルス列のＮ　ＯＩＩを検出しているとき
出力される制御信号ＤＥＬによって制御され、制御信号
ＤＥＬが印加されたときタイマー動作を開始１７、パル
ス列の“０”′のデータに対応して出力されるＩＩ　Ｏ
ＩＩの最低期間ｔを作成するものである。第２のタイマ
一手段（４）の出力は第３のタイマ一手段（５）に印加
され、を時間後パルス列の判定を行うために第３のタイ
マ一手段（５）のタイマー動作を開始させろ。また、第
２のタイマ一手段（４）の動作中に、入力判定手段（１
）がパルス列のＩＩ　Ｉ　ＩＩを検出して制御信号ＤＥ
Ｈが出力されると、第２のタイマ一手段（４）はりセッ
トされタイマー動作を停止する。

第５図に示された実施例に於いて、中心周期Ｔ。

より長い周期Ｔのパルス列が印加された場合の動作を第
６図を参照して説明する。第６図（ａｔはパルス列の波
形図、第６図（ｂｌは第３のタイマ一手段（５）の動作
期間、即ち、入力判定手段（１）の動作期間を示すタイ
ミング、第６図（Ｃ＞はＴ１タイマー（６）の動作を示
すタイミング、第６図（ｄ）はＴ２タイマー（７）の動
作を示すタイミング、第６図（ｅｌは第２のタイマ一手
段（４）の動作を示すタイミング、第６図（ｆ）は出力
手段（３）の出力を示す波形図である。

先ず、第６図囚のタイミングに於いて入力判定手段（１
）の動作期間中に、パルス列入方が１”となると、入力
判定手段（１）は制御信号ＤＥＨを出方する。この制御
信号ＤＥＨの出力により、出力手段（３）は”１”を出
方し、Ｔ１タイマー（６）はタイマー動作を開始し、ま
た、第２のタイマ一手段（４）及び第３のタイマ一手段
（５）はりセットされ、タイマー動作を停止する。従っ
て、入力判定手段（１）の動作も停止する−０そして、
Ｔ、時間経過すると、Ｔ、タイマー（６）の出力により
出方手段（３）は１”の出力を”０″に変え、また、Ｔ
２タイマー（７）はタイマー動作を開始する。第６図（
Ｂｌのタイミングに於いて、Ｔ２タイマー（７）がカウ
ントアツプするとその出方により第３のタイマー（５）
がタイマー動作を開始し、入力判定手段（１）を動作状
態とする。このとき、周期はＴ＞Ｔｏであるため、パル
ス列の信号はｌ　Ｏｌ″であり、入力判定手段（１）は
匍↓御信号ＤＥＬを出力する。これにより、第２のタイ
マ一手段（４）のタイマー動作が開始される。第６図（
ｃｌに於いて、パルス列の信号が１”となると、前述と
同様の動作により、出力手段（３）は１”を出力し、第
２のタイマ一手段（４）及び第３のタイマ一手段（５）
はり七ソトされ、一方、Ｔ１タイマー（６）は動作を開
始する。

そして、第６図（Ｄ）に於いて、Ｔ、時間が経過すると
同様に第３のタイマ一手段（５）及び第２のタイマ一手
段（４）がタイマー動作を開始する。そして、第３のタ
イマ一手段（５）が時間Ｔ３を計時する期間内にパルス
列が１”とならない場合、即ち、パルス列で示されるデ
　タが「０」のとき、入力判定手段（１）はＴ５時間経
過すると不動作状態となる。一方、第２のタイマ一手段
（４）はタイマー動作を持続しており、第６図（Ｅｌの
タイミングに於いて、中心周期Ｔ。より短く設定された
時間ｔ′ＩＪ″−経過すると、その出力によって、第３
のタイマ一手段（５）のタイマー動作を開始させ、入力
判定手段（１）を動作状態とする。このとき、パルス列
の信号は“Ｏ′”であるため入力判定手段（１）は制御
信号ＤＥＬを出力し、第２のタイマ一手段（４）を再び
動作状態とする。入力判定手段（１）の動作中、第６図
（Ｆ′１のタイミングに於いて、パルス列の信号が１″
となると、前述した第６図（３）及び（０と同様の動作
を行う。

第６図で示される如く、パルス列の周期Ｔが中心周期Ｔ
。より長い場合には、出力手段（３）から出力される信
号は、立ち上がりがパルス列と同期し、周期が等しい信
号となる。即ち、印加されたパルス列がそのまま出力さ
れたのと等価である。

一方、第７図は、パルス列の周期Ｔが中心周期Ｔｏより
短い場合であり、第７図（ａ）〜第７図（ｆｌは第６図
の（ａ）〜（ｆｌと同様である。第７図（ａ）の如く、
１”のパルスが連続して到来するとき１例えば、スター
トビットパルスＳｌ、Ｓ２．Ｓｓ・・・の場合、先ず、
入力判定手段（１ｊを常時動作状態にしておく。

そこで、パルスＳ１が′１”になると、入力判定手段（
１）から制御信号ＤＥＨが出力され、制御信号ＤＢＨに
より、出力手段（３）は１″を出力し、Ｔ。

タイマー（６）は動作を開始する。Ｔ７時間経過すると
Ｔ、タイマー（６）の出力により出力手段（３）は１”
の出力を０”に変え、Ｔ２タイマー（７）はタイマー動
作を開始する。そして、１２時間、即ち、Ｔ、タイマー
（６）の動作からＴ、時間が経過すると、Ｔ２タイマー
（７）の出力により第３のタイマ一手段（５）が動作し
入力判定手段（１）が動作状態となる。ここで、パルス
列の信号はパルスＳ２によってすでに１”となっている
ため、入力判定手段（１）は動作と同時に制御信号Ｄ　
Ｅ　Ｈを出力する。従って、制御信号ＤＥＨにより第３
のタイマ一手段（５）は直ちにリセットされ、動作を停
止する。同時にＴ、タイマー（６）はタイマー動作を開
始する。以下、同様の動作を行うことにより、出力手段
（３）からは周期Ｔ。のパルス列が出力されろ。ところ
が、この場合には、入力されたパルス列と出力されたパ
ルス列とは周期がＴ。−Ｔだけ差があるため、出力され
たパルス列はスタートビットパルス８個を出力するまで
に７（Ｔ、−Ｔ）の遅れが生じる。

第８図は、スタートビットパルスＳ６、同期ビットパル
スＰ、及びデータビットパルスＤ。を出力する場合のタ
イミング図であり、（ａ）〜（ｆｌで示されるタイミン
グは第６図及び第７図の（ａＳ〜（ｆ）が示すものと同
一である。前述した如く、スタートビットパルスＳ、が
出力される時点では、入力されたパルス列と出力された
パルス列との間には？　（Ｔｏ　−Ｔ　）の遅れが生じ
ている。しかし、スタートビットパルスＳ６と同期ビッ
トパルスＰ、との間には、必ず、１周期分のブランクが
あり、また、データビットＤ。−Ｄ、の４ビツトで表わ
されるデータがＢＣＤコードである場合には、必ずその
中に「０」のデータが１以上台まれるので、そのブラン
クと「０」のデータビットパルスの期間に於いて、遅れ
が補正されろ。即ち、第８図に於いて、スタートピント
パルスＳ６の立ち上がりから７（ＴｏＴ）遅れて入力判
定手段（１）が１”を判定し、１″を出力した時点から
Ｔ。期間が経過すると、Ｔ２タイマー（７）の出力によ
って第３のタイマ一手段（５）がタイマー動作を開始し
、動作状態となった入力判定手段（１）からは制御信号
ＤＥＬが出力され、第２のタイマ一手段（７）のタイマ
ー動作が開始される。そして、第３のタイマ一手段（５
）がタイマー動作を終了するまでの期間Ｔ、の間、パル
ス列の信号は０”であるため、第２のタイマ一手段（４
）はタイマー動作を継続し、を時間後、第２のタイマ一
手段（４）の出力によって、再び、第３のタイマ一手段
（５）を動作させ、入力判定手段（１）を動作状態とす
る。このとき、パルス列は同期ビットパルスＰ１が到来
しているため、入力判定手段（１）は動作開始と同時に
制御信号ＤＥＨな出力する。その後の動作は前述したと
おりである。従って、第２のタイマ一手段（４）で作成
される時間ｔは、パルス列の周期Ｔより短く設定されて
いるため、同期ビットパルスＰ、の立ち上がりと出力パ
ルスとの遅れは、８　（Ｔｏ−Ｔ）−（’ｒ−ｔ）とな
り、遅れが減少される。同様に、データビットパルスＤ
。が”０″の場合にもＴ−ｔの時間だけ短くなるため遅
れが減少するのである。

そこで、中心周期６２．５ｍｓのパルス列をサンプリン
グ周波数６．１＋ｒＬｓで検出する場合、第１のタイマ
一手段（２）で作成される時間Ｔ。を６２．５ｙｎｓと
し、また、第２のタイマ一手段（４）で作成される時間
ｔを、Ｎ　ＯＩ＋のパルスを検出する許容範囲の最小値
５４．９ｍｓより５５　＠ｓに設定すると、第６図で示
された如く、パルス列の周期Ｔが中心周期Ｔ。より＋３
％程度長い場合には、そのパルス列と同じ周期の出力が
得られ、また、第７図及び第８図で示された如く、パル
ス列の周期Ｔが中心周期Ｔ。より−３％短い場合には、
出力は１”のパルスが６２．５　ｍｓ　Ｋ”　Ｏ”の周
期は５５ｍ５に補正されて出力されるのである。このと
き、スタートビットパルスＳ８の後の最大遅れは、８　
（Ｔｏ　Ｔ　）　＝　１５．２　ｍｓとなるが、同期ビ
ットパルスＰ、に於いては、８（Ｔｏ−Ｔ）　（Ｔ−ｔ
）＝９．６ｍｓと短縮される。更に、データビットパル
スＤ。が０″の場合には、その遅れは、９（Ｔ、−Ｔ）
−２（Ｔ−ｔ）＝　５．９　ｍｓとなり更に短縮される
。

従って、出力手段（３）から出力されるパルス列のバラ
ツキ範囲は、′１″のパルスの場合で６２．５ｍ５４Ｔ
≦６４．３７ｍ５．０”の場合で、５５　＠ｓ≦Ｔ≦６
４．３７＠ｓとなり、サンプリング周期が６．１ｍｓの
場合の許容範囲内に入っている。

また、第５図に示された実施例の動作は、マイクロコン
ピュータによって実現することもできる。

この場合、パルス列の信号が１″となったことを検出す
るのは、マイクロコンピュータの割り込み入力端子にパ
ルス列を印加し、割り込みの要求の有無によって行い、
パルス列の１”に対応する処理は、割り込み処理によっ
て行う。

第９図（ａｔ（ｂｌはマイクロコンピュータのプログラ
ムの動作を示すフロー図であり、第９図（ａ）はメイン
プログラムの動作、第９図（ｂｌは割り込み処理プログ
ラムの動作を示す。第９図（ａｌに於いて、マイクロコ
ンピュータの動作が開始すると、先ずＲＡＭ（ランダム
・アクセス・メモリ）等の初期設定を行い、また、割り
込みを禁止するＩＮＴＭＳＫをリセットし、割り込み可
能状態とする。次いで、Ｔ１タイマー、Ｔ２タイマー、
Ｔ３タイマー及びｔタイマーのタイマ一時間の終了を検
出する。ＴＩタイマー及びＴ２タイマーは第５図に示さ
れた第１のタイマ一手段（２）であり、Ｔ、タイマーは
第３のタイマ一手段（５）、ｔタイマーは第２のタイマ
一手段（４）に相当する。Ｔ、タイマーのタイマー動作
の終了が検出されると、パルス列を出力するマイクロコ
ンピュータの出力ボートをＯ”とし、Ｔ２タイマーのタ
イマー動作をスタートさせる。また、Ｔｔタイマーのタ
イマー動作終了、あるいは、ｔタイマーのタイマー動作
終了が検出された場合には、Ｔ３タイマー及びｔタイマ
ーのタイマー動作をスタートさせ、次いでＩＮＴＭＳＫ
をリセットして割り込み可能な状態とする。一方、Ｔ３
タイマーのタイマー動作終了が検出されるとＩＮＴＭＳ
Ｋをセットし割り込み禁止状態とする。この様に、メイ
ンプログラムでは、各タイマーの動作終了を常に監視し
、その終了を検出して対応する動作を行う。また、第９
図（ａ）の動作中、割り込みが許可されるのは、初期設
定後と、Ｔ、−タイマーの終了後、あるいは、ｔタイマ
ーの終了後からＴ、タイマーの終了が検出されるまでの
Ｔ３期間である。この期間内に割り込み入力端子に′１
”の信号が印加されると、割り込みがかかり、第９図（
ｂｌに示す割り込み処理が実行される。

第９図（ｂｌに於ける割り込み処理では、Ｔ、タイマー
及びｔタイマーのリセットを行い、タイマー動作をスト
ップさせる一方、Ｔ、タイマーのタイマー動作をスター
トさせ、パルス列を出力する出力ボートを１″とし、更
に、ＩＮＴＭＳＫをセット１２て割り込みを禁止する。

この様に、マイクロコンピュータに於いては、割り込み
入力端子にパルス列を印加１．、第９図（ａ）（ｂｌで
示された動作を行うプログラムを実行することによって
、第５図の実施例と全く同じ動作を行わせることができ
、人力されたパルス列がサンプリング周期１ｏで認識で
きる許容範囲内のパルス列に変換されるものである。

（へ）発明の効果 上述の如く、本発明によれば、テープ等から再生された
バラツキを有するパルス列をサンプリング周期ｔ。で検
出する場合の認識許容範囲内に入るパルス列に補正する
ことにより、パルス列の誤認識が防止できるものであり
、留守番電話や口述記録用テープレコーダ等に配録され
たデータの認識率が向上し、商品的価値及び信頼性が向
上する利点を有している。

【図面の簡単な説明】

第１図はパルス列を示す波形図、第２図（ａ）（ｂ）（
ｃｌハハパル列を検出する方法を示すタイミング図、第
３図及び第４図は第２図（ａ）（ｂｌ　（ｃｌの方法で
パルス列を検出する際の許容範囲を説明するためのタイ
ミング図、第５図は本発明の実施例を示すブロック図、
第６図（ａ）（ｂｌ（ｃｌ（ｄｌ（ｅｌ（ｆ）、第７図
（ａ）（ｂ）（ｃｌ　（ｄ）（ｅｌげ）及び第８図（ａ
ｌ（ｂｌ（ｃＭｄ）（ｅｌ（ｆｌは第５図に示された実
施例の動作を示すタイミング図、第９図（ａｔ　（ｂ）
はマイクロコンピュータで本発明を実施する際の動作を
示すフロー図である。 （１）・・・入力判定手段、　（２）・・・第１のタイ
マ一手段、（３）・・・出力手段、　（４）・・・第２
のタイマ一手段、　（５）・・・第３のタイマ一手段、
　（６）・・・Ｔ、タイマー、（７）・・・Ｔ、タイマ
ー。 第１図 第３図 第１１　ｆｉｌ 第５図 第Ｇ図

Claims (1)

【特許請求の範囲】
1. １、中心周期Ｔ。±へＴの範囲のバラツキを有するパル
   ス列を検出する方法に於いて、動作状態にある入力判定
   手段によって前記パルス列が第１のレベルであるか、あ
   るいは、第２のレベルであるかを判定し、第１のレベル
   であるとき、第１のタイマ一手段を動作させ、該第１の
   タイマ一手段で作成されろ時間ｌ１ｌｏが周期となる第
   １のレベルのパルスを出力し、前記第２のレベルである
   とき、第２のタイマ一手段を動作させ、該第２のタイマ
   一手段で作成される周期Ｔ０より短い時間ｔを周期とす
   る第２のレベルを出力することにより、Ｔｏ−△Ｔの第
   １のレベルのパルスが周期Ｔ。のパルスに補正され、該
   補正による遅れが第２のレベルの周期ｔで補正されたパ
   ルス列を作成し、該パルス列を所定の周期のサンプリン
   グパルスでサンプリングして検出するパルス列検出方法
   。