JPS6066477A - メサ形ダイオ−ドの製造方法 - Google Patents
メサ形ダイオ−ドの製造方法Info
- Publication number
- JPS6066477A JPS6066477A JP58174572A JP17457283A JPS6066477A JP S6066477 A JPS6066477 A JP S6066477A JP 58174572 A JP58174572 A JP 58174572A JP 17457283 A JP17457283 A JP 17457283A JP S6066477 A JPS6066477 A JP S6066477A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type layer
- bevel
- etching
- out quantity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
Landscapes
- Thyristors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は一導電形の高抵抗層と下側の逆導電形層の間に
ＰＮ接合を有し、高抵抗層の上側には同じ導電形の低抵
抗層が設けられ、各層の横断面積が下側から上側に進む
につれて小さくなるメサ形ダイオード製造方法に関する
。
ＰＮ接合を有し、高抵抗層の上側には同じ導電形の低抵
抗層が設けられ、各層の横断面積が下側から上側に進む
につれて小さくなるメサ形ダイオード製造方法に関する
。
そのようなメサ形ダイオードはいわゆる正ベベル構造を
有し、例えば１０００ Ｖ以上の高圧ダイオードに通常
採用されている構造である。一方半導体基板にけ、例え
ば単結晶棒からの切断時などに生ずる結晶表面の歪層ま
た機械加工によるメサ形成時に生ずる表面の歪層がダイ
オード完成時になおメサ形の傾斜面表面に残留すると初
期耐圧の低下あるいは運転時の耐圧劣化の原因となる。
有し、例えば１０００ Ｖ以上の高圧ダイオードに通常
採用されている構造である。一方半導体基板にけ、例え
ば単結晶棒からの切断時などに生ずる結晶表面の歪層ま
た機械加工によるメサ形成時に生ずる表面の歪層がダイ
オード完成時になおメサ形の傾斜面表面に残留すると初
期耐圧の低下あるいは運転時の耐圧劣化の原因となる。
本発明はメサ形傾斜面表面に歪層が残留しないような耐
圧特性に対する信頼性の高いメサ形ダイオードの製造方
法を提供することを目的とする。
圧特性に対する信頼性の高いメサ形ダイオードの製造方
法を提供することを目的とする。
本発明は冒順に述べたようなＰ Ｎ接合をイ）する３層
構造の半導体板に加工によりベベル角を形成後、表面か
らのエツチングにより板面方向に２００〜３００μｍの
範囲を除去し、上面周辺に周縁において上面より３０〜
７０μｍに達する傾斜面を形成することにより上記の目
的を連成する。
構造の半導体板に加工によりベベル角を形成後、表面か
らのエツチングにより板面方向に２００〜３００μｍの
範囲を除去し、上面周辺に周縁において上面より３０〜
７０μｍに達する傾斜面を形成することにより上記の目
的を連成する。
第１図において、シリコン板１は、基板本体の高携抗Ｎ
層２の下側にＰ／１ｉｉ３．上側にＮ層４を有し、両面
にアノード電極となる金属支持板５．カソード電極６が
固着されており、Ｎ層２をＰｆｉ３の間にＰＮ接合を有
する。このシリコン板１に機械加工によって、例えば２
０°のベベル角θを有するベベル形状を形成する。この
あとベベル成形のための機械加工ならびにそれ以前の加
工によって生じた歪層除去のためにエツチングを行うが
、その際の横方向エッチアウト欧７は本発明により２０
０〜３００μｍである。一方電極６の周囲のシリコン露
出面へのエツチングにより基板面に対してベベル角θよ
り小さい角度を示す傾斜面８が形成される。
層２の下側にＰ／１ｉｉ３．上側にＮ層４を有し、両面
にアノード電極となる金属支持板５．カソード電極６が
固着されており、Ｎ層２をＰｆｉ３の間にＰＮ接合を有
する。このシリコン板１に機械加工によって、例えば２
０°のベベル角θを有するベベル形状を形成する。この
あとベベル成形のための機械加工ならびにそれ以前の加
工によって生じた歪層除去のためにエツチングを行うが
、その際の横方向エッチアウト欧７は本発明により２０
０〜３００μｍである。一方電極６の周囲のシリコン露
出面へのエツチングにより基板面に対してベベル角θよ
り小さい角度を示す傾斜面８が形成される。
このため周縁においては本発明により３０〜７０μｍの
縦方向エッチアウト量９を示す。横方向および縦方向の
エッチアウト量が少なすぎると半導体結晶表面の歪層が
充分に取り切れず、初期耐圧不足あるいは電圧印加によ
る耐圧低下が生じる。エッチアウト量が多すぎるとシリ
コン板の面積が小さくなり、順方向の通電抵抗が増大し
て通電容量の低下につながる。また縦方向エッチアウト
ｆ＃Ｌ９が７０μｍを越えると、ダイオードに逆電圧を
印加したときは表面近くでカソード側に大きく折れ曲る
空乏層１０がＮ層４に到達しやすくなり、耐圧の低下を
引き起こす。
縦方向エッチアウト量９を示す。横方向および縦方向の
エッチアウト量が少なすぎると半導体結晶表面の歪層が
充分に取り切れず、初期耐圧不足あるいは電圧印加によ
る耐圧低下が生じる。エッチアウト量が多すぎるとシリ
コン板の面積が小さくなり、順方向の通電抵抗が増大し
て通電容量の低下につながる。また縦方向エッチアウト
ｆ＃Ｌ９が７０μｍを越えると、ダイオードに逆電圧を
印加したときは表面近くでカソード側に大きく折れ曲る
空乏層１０がＮ層４に到達しやすくなり、耐圧の低下を
引き起こす。
以上の実施例ではＮ形シリコン板を用いているがＰ形シ
リコン板を用いても同様に実施できる。
リコン板を用いても同様に実施できる。
本発明はベベル形ダイオードのベベル形成後の表面エッ
チアウト量を適正に限定することにより、表面の歪層の
完全除去による耐圧の信頼性の向上のほかに空乏層の拡
がりの制限２通電容量の確保を達成し、電圧印加および
通電の双方に対してすぐれた特性を持つ、特に高耐圧用
のメサ形ダイオードを得ることができる。
チアウト量を適正に限定することにより、表面の歪層の
完全除去による耐圧の信頼性の向上のほかに空乏層の拡
がりの制限２通電容量の確保を達成し、電圧印加および
通電の双方に対してすぐれた特性を持つ、特に高耐圧用
のメサ形ダイオードを得ることができる。
第１図は本発明の一実施例を示ずメサ形ダイオードの断
面図である。 １・・・シリコン板１．２・・・高抵抗Ｎ層、３・・・
Ｐ層、４・・・ＮＪｔ６．７・・・横方向エッチアウト
量、８・・・傾斜面、９・・・縦方向エッチ下パット世
。 第１ 図
面図である。 １・・・シリコン板１．２・・・高抵抗Ｎ層、３・・・
Ｐ層、４・・・ＮＪｔ６．７・・・横方向エッチアウト
量、８・・・傾斜面、９・・・縦方向エッチ下パット世
。 第１ 図
Claims (1)
- １）−導電形の高抵抗層と下側の逆導電形層の間にＰＮ
接合を有し、高抵抗層の上側には同じ導電形の低抵抗層
が設けられ、各層の横断面積が下側から上側に進むにつ
れて小さくなる半導体板を製造するに際して、加工によ
りベベル角を形成後、表面からのエツチングにより半導
体板面方向に°２００〜３００μｍの範囲を除去し、上
面周辺に周縁において上面より３０〜７０μｍに達する
傾斜面を形成することを特徴とするメサ形ダイオードの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58174572A JPS6066477A (ja) | 1983-09-21 | 1983-09-21 | メサ形ダイオ−ドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58174572A JPS6066477A (ja) | 1983-09-21 | 1983-09-21 | メサ形ダイオ−ドの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6066477A true JPS6066477A (ja) | 1985-04-16 |
Family
ID=15980902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58174572A Pending JPS6066477A (ja) | 1983-09-21 | 1983-09-21 | メサ形ダイオ−ドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066477A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013079235A1 (de) * | 2011-11-30 | 2013-06-06 | Infineon Technologies Bipolar Gmbh & Co. Kg | Halbleiterbauelement mit optimiertem randabschluss |
| EP2786403B1 (de) * | 2011-11-30 | 2018-11-07 | Infineon Technologies Bipolar GmbH & Co. KG | Verfahren zur dotierung eines halbleiterkörpers und halbleiterbauelement |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826430A (ja) * | 1971-08-11 | 1973-04-07 |
-
1983
- 1983-09-21 JP JP58174572A patent/JPS6066477A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826430A (ja) * | 1971-08-11 | 1973-04-07 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013079235A1 (de) * | 2011-11-30 | 2013-06-06 | Infineon Technologies Bipolar Gmbh & Co. Kg | Halbleiterbauelement mit optimiertem randabschluss |
| US8946867B2 (en) | 2011-11-30 | 2015-02-03 | Infineon Technologies Bipolar Gmbh & Co. Kg | Semiconductor component with optimized edge termination |
| EP2786403B1 (de) * | 2011-11-30 | 2018-11-07 | Infineon Technologies Bipolar GmbH & Co. KG | Verfahren zur dotierung eines halbleiterkörpers und halbleiterbauelement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2082836A (en) | Corrugated semiconductor devices | |
| JPS5933272B2 (ja) | 半導体装置 | |
| US4255757A (en) | High reverse voltage semiconductor device with fast recovery time with central depression | |
| KR100491851B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH06244405A (ja) | 半導体素子 | |
| JPS6066477A (ja) | メサ形ダイオ−ドの製造方法 | |
| JP3072753B2 (ja) | 半導体装置及び製造方法 | |
| JP7671821B2 (ja) | パワーダイオード素子及びその製造方法 | |
| JPH05259436A (ja) | ショットキバリア整流半導体装置 | |
| JP3581027B2 (ja) | ショットキーバリア半導体装置 | |
| JPS6364060B2 (ja) | ||
| KR102783636B1 (ko) | ＳｉＣ 쇼트키 다이오드 소자 및 그 제조 방법 | |
| JPS584815B2 (ja) | 半導体装置の製造方法 | |
| JPS6047470A (ja) | 半導体装置 | |
| JPS6245710B2 (ja) | ||
| US4058824A (en) | Semiconductor diode | |
| JP2004022743A (ja) | ショットキバリアを有する半導体装置 | |
| JPH0429223B2 (ja) | ||
| JPS61144871A (ja) | 半導体素子のベベル構造 | |
| JPH06177404A (ja) | 半導体ダイオード | |
| JPH0832049A (ja) | 半導体装置 | |
| JPH0448024Y2 (ja) | ||
| JPS621273A (ja) | 逆導通ｇｔｏサイリスタ | |
| JPH0516196B2 (ja) | ||
| CN116504825A (zh) | 功率半导体器件及其制作方法 |