JPS6066499A - 集積回路モジュールの製造方法 - Google Patents
集積回路モジュールの製造方法Info
- Publication number
- JPS6066499A JPS6066499A JP17431083A JP17431083A JPS6066499A JP S6066499 A JPS6066499 A JP S6066499A JP 17431083 A JP17431083 A JP 17431083A JP 17431083 A JP17431083 A JP 17431083A JP S6066499 A JPS6066499 A JP S6066499A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring pattern
- integrated circuit
- circuit module
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Casings For Electric Apparatus (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は高密度実装を目的とする集積回路モジュールと
その製造方法に係り、特に金属間結合によよる高密度・
高信頼性の接続をもつ面付は用電子部品の集積回路モジ
ュールとその製造方法に関する。
その製造方法に係り、特に金属間結合によよる高密度・
高信頼性の接続をもつ面付は用電子部品の集積回路モジ
ュールとその製造方法に関する。
従来のチップ抵抗やコンデンサ、ミニモールドダイオー
ドやトランジスタ、フラツレシックＩＣ。
ドやトランジスタ、フラツレシックＩＣ。
チップキャリアＬＳＩなどの面伺は用電子部品を、阻み
合せてＰｆｉ子回路を４ｆｌ成する面（＝Ｊけ用電子部
品の集４ｎ回路モジュールとしては、セラミック基板や
ガラス−エポキシ樹脂基板などにｔｉｔんだを用いて面
付は用電子部品を接続する方式のものがほとんどである
。しかしこのはんだを用いたろう結合による接続方式で
は、特に面付は用電子部品の寸法が小さくｔりかつ部品
間隔が狭くなった場合にはんだ量のばらつきによりブリ
ッジや、はんだ過剰や不足などの不具合いが生じて高密
度化への限界となるほか、面付は用′電子部品のはんだ
付は電極面が小さくなると面付は用′電子部品とセラミ
ック基板などの熱膨張係数の差によりはんだ付は部分に
応力が加わって疲労破壊を起すなどから信頼性を低下さ
せるなどの欠点があった。才だ有機樹脂絶縁層をはさん
だ蒸着薄膜導体層による接続方式（ＳＴＤ−Ｖ方式）の
半導体ＩＣチップのみのマルチチップ構造や、平２板フ
レーム上に接着した絶縁フィルムにＬＳＩチップなどを
加熱圧着しさらにコンタクトホールを介して導体層によ
り接続する方式（ＦＯＰ方式）のものなどもある。しか
しこれらの接続方式では、％に多種の面伺は用″電子部
品を組み合せて実装するような集＋’ｔ’を回路モジュ
ールに適用しようとすると、構造が？５ｊ雑化してその
ノ棲造プロセスも繁雑となるなどの欠点がある。
合せてＰｆｉ子回路を４ｆｌ成する面（＝Ｊけ用電子部
品の集４ｎ回路モジュールとしては、セラミック基板や
ガラス−エポキシ樹脂基板などにｔｉｔんだを用いて面
付は用電子部品を接続する方式のものがほとんどである
。しかしこのはんだを用いたろう結合による接続方式で
は、特に面付は用電子部品の寸法が小さくｔりかつ部品
間隔が狭くなった場合にはんだ量のばらつきによりブリ
ッジや、はんだ過剰や不足などの不具合いが生じて高密
度化への限界となるほか、面付は用′電子部品のはんだ
付は電極面が小さくなると面付は用′電子部品とセラミ
ック基板などの熱膨張係数の差によりはんだ付は部分に
応力が加わって疲労破壊を起すなどから信頼性を低下さ
せるなどの欠点があった。才だ有機樹脂絶縁層をはさん
だ蒸着薄膜導体層による接続方式（ＳＴＤ−Ｖ方式）の
半導体ＩＣチップのみのマルチチップ構造や、平２板フ
レーム上に接着した絶縁フィルムにＬＳＩチップなどを
加熱圧着しさらにコンタクトホールを介して導体層によ
り接続する方式（ＦＯＰ方式）のものなどもある。しか
しこれらの接続方式では、％に多種の面伺は用″電子部
品を組み合せて実装するような集＋’ｔ’を回路モジュ
ールに適用しようとすると、構造が？５ｊ雑化してその
ノ棲造プロセスも繁雑となるなどの欠点がある。
本発明は上記した従来技術の欠点をなくし、はんだ付は
接続を用いずに金属間結合による高密度・高信頼性の接
続をもちかつ構造とその製造プロセスが簡単な面付は用
電子部品の集積回路モジュールとその製造方法を提供す
るにある。
接続を用いずに金属間結合による高密度・高信頼性の接
続をもちかつ構造とその製造プロセスが簡単な面付は用
電子部品の集積回路モジュールとその製造方法を提供す
るにある。
本発明は面付は用電子部品を平板上に仮固定しモールド
して、面付は用電子部品の１梶極面を平面上に配置する
ことにより、その平面上に高精度な単層または多層配線
を形成可能にした面付は用電子部品の県債回路モジュー
ルとその製造方法である。
して、面付は用電子部品の１梶極面を平面上に配置する
ことにより、その平面上に高精度な単層または多層配線
を形成可能にした面付は用電子部品の県債回路モジュー
ルとその製造方法である。
以下に本発明の実施例を第１図（ａ）、 （ｂ）と第２
図により説、明する。
図により説、明する。
第１図（ａ） 、 （ｂ）は本発明による集積回路モジ
ュールの製造方法の一実施例を示すそれぞれ製造工程図
、その対応断面図である。第１図にｌ）、 （ｂ）にお
いて、まずガラス板などの平板１上に、面付は用電子部
品仮固定用のシリコン剤などの接着剤兼離型剤２を薄く
塗布する。ついでこの上にチップ抵抗やコンデンサ、ミ
ニモールドダイオードやトランジスタ、フラットパック
ＩＣ，チップキャリアＬＳＩなど多種所要の面付は用電
子部品３の電極面形成面および外部電極リード４の先端
折曲げ部を例えば治具を用いるなどして所定位置に位置
決めし、接着剤兼離型剤２に仮固定する。なおこれらの
面付は用電子部品はそのパッケージの内容によって種々
の構造のものがあり、例えば半導体ＩＣチップのセラミ
ックス基板の裏面に印刷による電極面リードを形成した
ものや、エポキシ樹脂基板の側方などに屯罹面パッドを
設けたものなどがある。ついでこの上から例えば低熱膨
張係数（約６ｘ１ｏ−’／ｃ） と比較的高い熱伝導率
（約１．８×ＩＱ−３ｍ、々ｄ−Ｓｅｅ−Ｃ）ｅモら高
耐熱性（約１４００ｔｌ’）で低温硬化性（、ｆ：＜＋
１５０Ｃ硬化）のアルミナ系無機接着剤などのモールド
剤５で１１７ｉ！硬化させ面付は用電子部品３などのモ
ールドを行なう。なおこのモールド剤５の硬化によって
面付は用電子部品３などは平板１上の所定位置に平板１
表面に接する面以外がモールド剤５中に強く固定される
が、この正確な位置決めと所定位置での強固な固定は正
確な導体層形成などの後工程とも関係し極めて瑣要であ
って、硬化後の面付は用′電子部品３にがたがあったり
モールドにさいし面倒は用電子部品３に位ＩＷ変動や変
形を生じたりさせないことも必要となる。その後このモ
ールド剤５の完全硬化後に接着剤兼離型剤２により平板
１を剥離して平板１に接していた表面の研摩と洗浄を行
なう。ついでこの平滑なモールド面と同一平面上に而（
＝Ｉけ用電子部品３の電極面などを平坦に露出させた状
態で、モールド面上の回路周辺部分に７−ル用メタライ
ズパツド６を例えば２層導電層（クロム０．０３μｍ厚
−銅１０μｍ厚）の蒸着とその選択エツチングにより形
成したのち、第１絶縁層７として低ｉｍ硬化型（約２０
０Ｃ硬化）のポリイミド系樹脂などを約１０μｍ厚程度
に全面コーティングしかつ選択エツチングを行ない面付
は用電子部品３ ｉｆｆ極面および外部市極り一ド４接
豹１−導体形成用のスルーホールを形成する。ついでこ
のスルーホールを１［ハした面付は用電子部品３の電碌
面などの酸化膜エツチング（ＩＯＩＨＣ！ｔなどで）を
行なったのち、第１涛体層８として三層４電層（クロム
０．０３μｍ厚−鋼１０μｍｎ厚−クロム０．０３μｍ
厚）の全面蒸着を行ない次いで選択エツチングにより所
定の配、腺パターンおよびスルーホールヲ介した面付は
用電子部品３市４ヶ面との電気的接続導体を形成する。
ュールの製造方法の一実施例を示すそれぞれ製造工程図
、その対応断面図である。第１図にｌ）、 （ｂ）にお
いて、まずガラス板などの平板１上に、面付は用電子部
品仮固定用のシリコン剤などの接着剤兼離型剤２を薄く
塗布する。ついでこの上にチップ抵抗やコンデンサ、ミ
ニモールドダイオードやトランジスタ、フラットパック
ＩＣ，チップキャリアＬＳＩなど多種所要の面付は用電
子部品３の電極面形成面および外部電極リード４の先端
折曲げ部を例えば治具を用いるなどして所定位置に位置
決めし、接着剤兼離型剤２に仮固定する。なおこれらの
面付は用電子部品はそのパッケージの内容によって種々
の構造のものがあり、例えば半導体ＩＣチップのセラミ
ックス基板の裏面に印刷による電極面リードを形成した
ものや、エポキシ樹脂基板の側方などに屯罹面パッドを
設けたものなどがある。ついでこの上から例えば低熱膨
張係数（約６ｘ１ｏ−’／ｃ） と比較的高い熱伝導率
（約１．８×ＩＱ−３ｍ、々ｄ−Ｓｅｅ−Ｃ）ｅモら高
耐熱性（約１４００ｔｌ’）で低温硬化性（、ｆ：＜＋
１５０Ｃ硬化）のアルミナ系無機接着剤などのモールド
剤５で１１７ｉ！硬化させ面付は用電子部品３などのモ
ールドを行なう。なおこのモールド剤５の硬化によって
面付は用電子部品３などは平板１上の所定位置に平板１
表面に接する面以外がモールド剤５中に強く固定される
が、この正確な位置決めと所定位置での強固な固定は正
確な導体層形成などの後工程とも関係し極めて瑣要であ
って、硬化後の面付は用′電子部品３にがたがあったり
モールドにさいし面倒は用電子部品３に位ＩＷ変動や変
形を生じたりさせないことも必要となる。その後このモ
ールド剤５の完全硬化後に接着剤兼離型剤２により平板
１を剥離して平板１に接していた表面の研摩と洗浄を行
なう。ついでこの平滑なモールド面と同一平面上に而（
＝Ｉけ用電子部品３の電極面などを平坦に露出させた状
態で、モールド面上の回路周辺部分に７−ル用メタライ
ズパツド６を例えば２層導電層（クロム０．０３μｍ厚
−銅１０μｍ厚）の蒸着とその選択エツチングにより形
成したのち、第１絶縁層７として低ｉｍ硬化型（約２０
０Ｃ硬化）のポリイミド系樹脂などを約１０μｍ厚程度
に全面コーティングしかつ選択エツチングを行ない面付
は用電子部品３ ｉｆｆ極面および外部市極り一ド４接
豹１−導体形成用のスルーホールを形成する。ついでこ
のスルーホールを１［ハした面付は用電子部品３の電碌
面などの酸化膜エツチング（ＩＯＩＨＣ！ｔなどで）を
行なったのち、第１涛体層８として三層４電層（クロム
０．０３μｍ厚−鋼１０μｍｎ厚−クロム０．０３μｍ
厚）の全面蒸着を行ない次いで選択エツチングにより所
定の配、腺パターンおよびスルーホールヲ介した面付は
用電子部品３市４ヶ面との電気的接続導体を形成する。
ついで以下同様にして必要に応じ、第２絶縁層９、第２
導体層１０の順序で形成する。
導体層１０の順序で形成する。
なおこれら第１．第２絶縁層のスルーホールと第１、第
２導体層の配線パターンの渕択エツチングによる形成は
、ホットエツチング法などにより上記モールド面と同−
平ｃｈｊ上の２次元所定位置に配置された面付は用電子
部品３正極面および外部電極リード４先端部との対応位
置に高梢度の微細構造体として形成される。ついでその
上面にパッシベーション用の表面ｅＨ層１１をポリイミ
ド系樹脂などのコーティングにより形成したのち、配線
面の耐湿性向上などのだめシールキャップ１２を露出し
ているシール用メタライズパッド６を介し金−錫共晶合
金などで１火＆；ｅ Ｌ保護シールを行ない、高密度実
装の面付は用電子部品の集積回路モジュールを完成する
。なお第１図（ｂ）の断面図には１個の集積回路モジュ
ールの部分のみ図示しているが、平板１上にモールド剤
５を使用し大型基板（例えば最大２００ｍｍ角程度）に
して多数個の集積回路モジュールを形成したのち、切断
により多数個取りを行なうことができる。
２導体層の配線パターンの渕択エツチングによる形成は
、ホットエツチング法などにより上記モールド面と同−
平ｃｈｊ上の２次元所定位置に配置された面付は用電子
部品３正極面および外部電極リード４先端部との対応位
置に高梢度の微細構造体として形成される。ついでその
上面にパッシベーション用の表面ｅＨ層１１をポリイミ
ド系樹脂などのコーティングにより形成したのち、配線
面の耐湿性向上などのだめシールキャップ１２を露出し
ているシール用メタライズパッド６を介し金−錫共晶合
金などで１火＆；ｅ Ｌ保護シールを行ない、高密度実
装の面付は用電子部品の集積回路モジュールを完成する
。なお第１図（ｂ）の断面図には１個の集積回路モジュ
ールの部分のみ図示しているが、平板１上にモールド剤
５を使用し大型基板（例えば最大２００ｍｍ角程度）に
して多数個の集積回路モジュールを形成したのち、切断
により多数個取りを行なうことができる。
第２図は第１図（ａ）、 （ｂ）の上記製造方法により
製造された本発明による集積回路モジュールの一実施例
を示す断面図である。第２図において、面付は用電子部
品３、外部ｉＩｊ極り一ド４、モールド剤５、シール用
メタライズパッド６、第１絶縁層７、第１導体層８、第
２絶縁層９、第２導体層１０、表面絶縁層１１、シール
キャップ１２による構成と各部機能は第２図の上記製造
方法の説明から明らかである。
製造された本発明による集積回路モジュールの一実施例
を示す断面図である。第２図において、面付は用電子部
品３、外部ｉＩｊ極り一ド４、モールド剤５、シール用
メタライズパッド６、第１絶縁層７、第１導体層８、第
２絶縁層９、第２導体層１０、表面絶縁層１１、シール
キャップ１２による構成と各部機能は第２図の上記製造
方法の説明から明らかである。
なお上記実施例は２層配線につき説明したが、必要に応
じ単層オたは多層配線であってよい。またモールド剤は
無機剤につき説明しだが有機剤でもよい。まだ配線パタ
ーンの導体層を３層導電層（クロム−銅−クロム）とし
たのは接続する金（まだはニッケル）とクロムとの金属
間結合がよいこととクロムの低導電性を銅の良導電性が
補償することのためで、その他アルミ蒸着や燐−ニッケ
ルメッキなどを用いてもよい。
じ単層オたは多層配線であってよい。またモールド剤は
無機剤につき説明しだが有機剤でもよい。まだ配線パタ
ーンの導体層を３層導電層（クロム−銅−クロム）とし
たのは接続する金（まだはニッケル）とクロムとの金属
間結合がよいこととクロムの低導電性を銅の良導電性が
補償することのためで、その他アルミ蒸着や燐−ニッケ
ルメッキなどを用いてもよい。
以上のように上記実施例によれば、平板上に面倒は用電
子部品を仮固定してモールドしているため簡単な構造と
」（造プロセスでモールド面と同一平面上に必要に応じ
多種の面付は用電子部品の電極面と外部電極リード先端
部などの表面を平坦に配置し強固に固定できるから、そ
の上面に高密度かつ高精度の政細配腺パターン（例えば
５０μｍ幅）を単層または多層（例えば３層程度）配線
を強固な金属間結合により実施できる。また面付は用電
子部品のモールド剤に高絶縁の無機剤などを用いること
により部品間隔を狭く（約０．３ ｔｍ ）でき、さら
に熱膨張係数が小さく比較的熱伝導率の高い（約１．８
Ｘ １０＝ｃａｌ／ｃｒｌ ”ＳｅＯ・Ｃ） モー＃
）”剤を用いることにより、大型基板（最大２００°
）にして多数個１１νりを行なっても寸法精度がよく、
かつ高密度な１ノモ装後の面付は用電子部品の熱抵抗を
小さくできるのみならず、さらに三層導電層などの配線
導体層を用いることにより金属間結合の強い（約１０
Ｋｇ ／ ｒｒａｒｒ ２以上）接続方式かえられる効
果がある。
子部品を仮固定してモールドしているため簡単な構造と
」（造プロセスでモールド面と同一平面上に必要に応じ
多種の面付は用電子部品の電極面と外部電極リード先端
部などの表面を平坦に配置し強固に固定できるから、そ
の上面に高密度かつ高精度の政細配腺パターン（例えば
５０μｍ幅）を単層または多層（例えば３層程度）配線
を強固な金属間結合により実施できる。また面付は用電
子部品のモールド剤に高絶縁の無機剤などを用いること
により部品間隔を狭く（約０．３ ｔｍ ）でき、さら
に熱膨張係数が小さく比較的熱伝導率の高い（約１．８
Ｘ １０＝ｃａｌ／ｃｒｌ ”ＳｅＯ・Ｃ） モー＃
）”剤を用いることにより、大型基板（最大２００°
）にして多数個１１νりを行なっても寸法精度がよく、
かつ高密度な１ノモ装後の面付は用電子部品の熱抵抗を
小さくできるのみならず、さらに三層導電層などの配線
導体層を用いることにより金属間結合の強い（約１０
Ｋｇ ／ ｒｒａｒｒ ２以上）接続方式かえられる効
果がある。
以上の説明のように本発明によれば、簡単な構造と製造
プロセスではなんだを用いない強固な金属間結合による
高密度・高信頼性の接続をもつ一体構造の面付は用電子
部品の集積回路モジュールとその製造方法が提供される
。
プロセスではなんだを用いない強固な金属間結合による
高密度・高信頼性の接続をもつ一体構造の面付は用電子
部品の集積回路モジュールとその製造方法が提供される
。
第１図（ａ）、（ｂ）は本発明による集＋ｒｒｔ回路モ
ジュールの製造方法の一実施例を示す製造工程図と、対
応断面図、４２図は本発明による巣１ｇ＋回路モジュー
ルの一実施例を示す断面図である。 １・・・平板、２・・・接着剤兼離型剤、３・・・面付
は用電子部品、４・・・外部電極リード、５・・・モー
ルド剤、６・・・シール用メタライズパッド、７・・・
第１絶縁層、８・・・第１導体層、９・・・第２絶縁層
、１０・・・第２導体層、１１・・・表面絶縁層、１２
・・・ンールキャップ。 第 ２ 日
ジュールの製造方法の一実施例を示す製造工程図と、対
応断面図、４２図は本発明による巣１ｇ＋回路モジュー
ルの一実施例を示す断面図である。 １・・・平板、２・・・接着剤兼離型剤、３・・・面付
は用電子部品、４・・・外部電極リード、５・・・モー
ルド剤、６・・・シール用メタライズパッド、７・・・
第１絶縁層、８・・・第１導体層、９・・・第２絶縁層
、１０・・・第２導体層、１１・・・表面絶縁層、１２
・・・ンールキャップ。 第 ２ 日
Claims (1)
- 【特許請求の範囲】 １、接続用電極面を有する１個以上の面付は用電子部品
（または該面付は用゛電子部品と、接続用端部を有する
外部電極リードとを含む）と、上記電極面（まだは該′
電極面と上記外部電極リードの接接用端部を含む）とモ
ールド面が同一平面上にあるように上記面付は用゛電子
部品をモールド剤でモールドしたモールド体と、上記電
極面およびモールド面の上に形成されかつ該電極面に通
じるスルーホールを有する＠１絶縁層と、該第１絶縁層
の上に形成された＠１配線パターンと該第１配線パター
ンから上記スルーホールを通して上記電極面に接続する
接続導体部を有する第１導体層からなる集積回路モジュ
ール。 ２、上記第１導体層の上に形成されかつ上記第１配線パ
ターンへ通じるスルーホールを有する第２絶縁層と、該
第２絶縁層の上に形成された第２配線パターンと該第２
配線パターンから上記スルーホールを通して上記第１配
線パターンに接続する接続導体部を有する第２導体層を
設けた特許請求の範囲第１項記載の集積回路モジュール
。 ３、上記最上層の導体層の上に形成されたパッシベーシ
ョン用表面絶縁層を有する４Ｖ 、ｆｌ−請求の範囲第
１項または第２項記載の県債回路モジュール。 ４、上記表面絶縁層を包むように上記モールド体の周辺
部で接続した保護用シールキャップを有する特許請求の
範囲第１項および＠２項記載の集積回路モジュール。 ５、接続用電極面を有する１個以上の面付は用電子部品
（！たは該面付は用電子部品と、吸続用端部を有する外
部電極リードを含む）を有し、上記面付は用電子部品の
′電極面（−１：だは該亀棒面と上記外部電極用リード
の接続用端部を含む）が平板上に接するように接着剤で
仮固定し、かっこの状態でモールド剤でモールドしてモ
ールド体を形成し、上記モールド剤の硬化後に上記平板
を剥離し、上記電極面および該電極面と同一平面上にあ
るモ−ルド面の上に絶縁層を形成しかつ上記電極面に通
じるスルーポールを作成して第１絶縁層とし、該第１絶
縁層の上に第１配線パターンを形成すると同時に該第１
配線パターンから上記スルーホールを通し上記′１ニ極
面に接続する頃続導体部を形成して第１導体層とする集
積回路モジュールの製造方法。 ６、上記第１導体層の上に絶縁層を形成しかつ上記第１
配線パターンに通じるスルーホールを作成して第２絶縁
層とし、該第２絶縁層の上に第２配線パターンを形成す
ると同時に該第２配線パターンから上記スルーホールを
通し上記第１配線パターンに接続する接続導体部を形成
して第２導体層とする特許請求の範囲第５項記載の集積
回路モジュールの製造方法。 ７、上記最上層の導体層の上にパッシベーション用表面
絶縁層を形成する特許請求の範囲第５項または第６項記
載の集積回路モジュールの製造方法。 ８、上記表面絶縁層を包むように上記モールド体の周辺
部で保議用シールキャップを接続する特許請求の範囲第
７項記載の集積回路モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17431083A JPS6066499A (ja) | 1983-09-22 | 1983-09-22 | 集積回路モジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17431083A JPS6066499A (ja) | 1983-09-22 | 1983-09-22 | 集積回路モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6066499A true JPS6066499A (ja) | 1985-04-16 |
| JPH0510839B2 JPH0510839B2 (ja) | 1993-02-10 |
Family
ID=15976416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17431083A Granted JPS6066499A (ja) | 1983-09-22 | 1983-09-22 | 集積回路モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066499A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4841261A (ja) * | 1971-09-28 | 1973-06-16 |
-
1983
- 1983-09-22 JP JP17431083A patent/JPS6066499A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4841261A (ja) * | 1971-09-28 | 1973-06-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0510839B2 (ja) | 1993-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4740414A (en) | Ceramic/organic multilayer interconnection board | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| JP2996510B2 (ja) | 電子回路基板 | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US6307261B1 (en) | Method for the manufacturing of a semiconductor device which comprises at least one chip and corresponding device | |
| CA1037615A (en) | Functional package for complex electronic systems and method of fabrication | |
| JPS5828848A (ja) | 集積回路、半導体デバイスおよびコンポ−ネントの取付方法 | |
| TW444529B (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
| JPS6225446A (ja) | Ｉｃパツケ−ジ | |
| JPS62230027A (ja) | 半導体装置の製造方法 | |
| US20070246842A1 (en) | Semiconductor device, electronic apparatus and semiconductor device fabricating method | |
| US20080315367A1 (en) | Wiring substrate | |
| JPH01276750A (ja) | 半導体装置 | |
| US5966803A (en) | Ball grid array having no through holes or via interconnections | |
| TWI631684B (zh) | 中介基板及其製法 | |
| JPS60253291A (ja) | 電子部品搭載用基板およびその製造方法 | |
| EP0475223A2 (en) | Method of fabricating integrated circuit chip package | |
| JPH05211256A (ja) | 半導体装置 | |
| JP2847949B2 (ja) | 半導体装置 | |
| JPH0363813B2 (ja) | ||
| TW437019B (en) | Improved wiring substrate with thermal insert | |
| JPS6134989A (ja) | 電子部品搭載用基板 | |
| JPH0510839B2 (ja) | ||
| KR920005952Y1 (ko) | 반도체장치 | |
| JPH0922960A (ja) | マルチチップモジュール装置とその製造方法 |