JPH01276750A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01276750A JPH01276750A JP63106382A JP10638288A JPH01276750A JP H01276750 A JPH01276750 A JP H01276750A JP 63106382 A JP63106382 A JP 63106382A JP 10638288 A JP10638288 A JP 10638288A JP H01276750 A JPH01276750 A JP H01276750A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- semiconductor chip
- chip
- bump layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は広範な電子機（社）に用いられる半導体装置に
関するものである。
関するものである。
従来の技術
近年、電子機器の軽薄短小化や高性能化への要望が高ま
るにつれ、電子回路の高密度化技術の重要性がますます
増大している。
るにつれ、電子回路の高密度化技術の重要性がますます
増大している。
このような中にあって、昨今半導体チップの高密度実装
技術の必要性が高まっており、その一方式としてフリッ
プチップ方式による半導体装技術が注目されている。
技術の必要性が高まっており、その一方式としてフリッ
プチップ方式による半導体装技術が注目されている。
従来のこのフリップチップ方式による半導体装技術は第
４図ム、Ｂに示すものである。
４図ム、Ｂに示すものである。
第４図ム、Ｂにおいて、１は半導体チップ、２は外部電
極用パッド、３は突起状導体層（バンプ層）、４はプリ
ント配線基板、６はプリント配線基板４の回路導体層、
６ははんだ層である。
極用パッド、３は突起状導体層（バンプ層）、４はプリ
ント配線基板、６はプリント配線基板４の回路導体層、
６ははんだ層である。
このようなフリップチップ方式による実装技術は第４図
ムに示すように、シリコン基板上に所望とする集積回路
を構成した半導体チップ１のアルミニウム金属によシ形
成された外部接続用電極パッド２部に金、銅やはんだな
どの金属によりバンプと呼ばれる突起状導体層３を形成
し、この半導体チップ１を第４図Ｂに示すようにフェー
スダウン方式により、アルミナセラミック基板やガラス
エポキシ基板上に回路導体層５を形成した各種のプリン
ト配線板４に搭載し、高精度な位置決めを行って、半導
体チップ１のバンプ層３と回路導体層６間をはんだ共晶
や金−すす共晶法により接続したものである。
ムに示すように、シリコン基板上に所望とする集積回路
を構成した半導体チップ１のアルミニウム金属によシ形
成された外部接続用電極パッド２部に金、銅やはんだな
どの金属によりバンプと呼ばれる突起状導体層３を形成
し、この半導体チップ１を第４図Ｂに示すようにフェー
スダウン方式により、アルミナセラミック基板やガラス
エポキシ基板上に回路導体層５を形成した各種のプリン
ト配線板４に搭載し、高精度な位置決めを行って、半導
体チップ１のバンプ層３と回路導体層６間をはんだ共晶
や金−すす共晶法により接続したものである。
発明が解決しようとする課題
しかしながら、このようなフリップチップ方式による半
導体チップ１の実装方法ではバンプを形成した半導体チ
ップ１が裸の状態でフェースダウンによりプリント配線
板４に取付けられるので、取付は後に半導体チップ１の
信頼性を確保するために、半導体チップ１とプリント配
線板４間の隙間に耐湿性の良好な樹脂を流しこんで封止
する必要があるが、微小な隙間に樹脂を流しこんで封止
する技術が極めて困難であり、従ってプリント配線板４
に実装した半導体装置の、特に耐湿信頼性を確保するこ
とがむつかしいという問題点を有していた。
導体チップ１の実装方法ではバンプを形成した半導体チ
ップ１が裸の状態でフェースダウンによりプリント配線
板４に取付けられるので、取付は後に半導体チップ１の
信頼性を確保するために、半導体チップ１とプリント配
線板４間の隙間に耐湿性の良好な樹脂を流しこんで封止
する必要があるが、微小な隙間に樹脂を流しこんで封止
する技術が極めて困難であり、従ってプリント配線板４
に実装した半導体装置の、特に耐湿信頼性を確保するこ
とがむつかしいという問題点を有していた。
また一方、従来例による半導体の実装方法では半導体チ
ップに構成した金属バンプ層とプリント配線板の回路導
体層を直接、はんだリフロー法などで接続した場合、半
導体チップとプリント配線板の熱膨張係数が異なると熱
衝撃等のストレスにより、半導体チップとプリント配線
板の電気的接続の信頼性が損なわれるため、実装するプ
リント配線板が通常もっとも広く使われているガラスエ
ポキシ系の材質のものが使用できないという不都合があ
った。
ップに構成した金属バンプ層とプリント配線板の回路導
体層を直接、はんだリフロー法などで接続した場合、半
導体チップとプリント配線板の熱膨張係数が異なると熱
衝撃等のストレスにより、半導体チップとプリント配線
板の電気的接続の信頼性が損なわれるため、実装するプ
リント配線板が通常もっとも広く使われているガラスエ
ポキシ系の材質のものが使用できないという不都合があ
った。
本発明はこのような従来例の問題点を解決するものであ
り、耐湿性や耐熱衝撃性などの信頼性に優れた半導体装
置を提供するものである。
り、耐湿性や耐熱衝撃性などの信頼性に優れた半導体装
置を提供するものである。
課題を解決するだめの手段
この課題を解決するために本発明は半導体チップの外部
接続用電極パッドに突起状の第１バンプ層を設け、この
半導体チップを絶縁樹脂中に埋設し、この絶縁樹脂層の
表面に外部接続端子となる突起状の第２バンプ層を設け
た構成としたものである。
接続用電極パッドに突起状の第１バンプ層を設け、この
半導体チップを絶縁樹脂中に埋設し、この絶縁樹脂層の
表面に外部接続端子となる突起状の第２バンプ層を設け
た構成としたものである。
作用
これにより、第１バンプ層を構成した半導体チップの表
面が耐湿性に優れた絶縁樹脂で確実に保護され、かつプ
リント配線板に接続するだめの外部接続端子用の突起状
導体層が絶縁樹脂層の表面に構成された構造になるので
耐熱衝撃性が緩和され、プリント配線板への高信頼性接
続が実現できるものである。
面が耐湿性に優れた絶縁樹脂で確実に保護され、かつプ
リント配線板に接続するだめの外部接続端子用の突起状
導体層が絶縁樹脂層の表面に構成された構造になるので
耐熱衝撃性が緩和され、プリント配線板への高信頼性接
続が実現できるものである。
実施例
以下、本発明の一実施例を図面を参照しながら説明する
。
。
第１図は本発明の第１の実施例における半導体装置の断
面図である。
面図である。
第１図において、７は半導体チップ、８は外部接続用電
極パッド、９は突起状の第１バンプ層、１ｏは絶縁樹脂
層、１１は回路導体層、１２は突起状の第２バンプ層で
ある。
極パッド、９は突起状の第１バンプ層、１ｏは絶縁樹脂
層、１１は回路導体層、１２は突起状の第２バンプ層で
ある。
以上の構成から成る半導体装置について以下その実施例
の詳細について説明する。
の詳細について説明する。
本発明の第１の実施例では、所望とする集積回路を構成
した半導体チップ７の外部接続用電極パッド８の表面に
バンプと呼ばれる突起状の第１バンプ層９を設けた。
した半導体チップ７の外部接続用電極パッド８の表面に
バンプと呼ばれる突起状の第１バンプ層９を設けた。
この場合、半導体チップ７へのバンプ形成法としては、
シリコン基板上に多数個の集積回路を形成シ、アルミニ
ウム配線、パッシベーション処理を行ったいわゆるシリ
コンウェハーにスパッタリング、めっき、フォトリソ技
術などを駆使し、アルミニウム金属層により構成された
外部接続用電極パッド８にチタン、クロムなどのバリア
金属層を介在させてその表面に金、銅、はんだなどの金
属を厚付けすることにより厚−Ｊ３０〜１ｏＯμの突起
状の第１バンプ層９を形成した。
シリコン基板上に多数個の集積回路を形成シ、アルミニ
ウム配線、パッシベーション処理を行ったいわゆるシリ
コンウェハーにスパッタリング、めっき、フォトリソ技
術などを駆使し、アルミニウム金属層により構成された
外部接続用電極パッド８にチタン、クロムなどのバリア
金属層を介在させてその表面に金、銅、はんだなどの金
属を厚付けすることにより厚−Ｊ３０〜１ｏＯμの突起
状の第１バンプ層９を形成した。
また一方、他の実施例では半導体チップへのバンプ形成
法として、ポールボンディング技術ヲ利用して、金線や
銅線の先端を溶融させてボール状とし、このボールを半
導体チップのアルミニウム電極パッドに圧接して５０μ
以上の高さを有するバンプを作る方法も試みた。
法として、ポールボンディング技術ヲ利用して、金線や
銅線の先端を溶融させてボール状とし、このボールを半
導体チップのアルミニウム電極パッドに圧接して５０μ
以上の高さを有するバンプを作る方法も試みた。
そして、これらの第１バンプ層９を形成した半導体チッ
プ７を絶縁樹脂１ｏに埋こみ成型した。
プ７を絶縁樹脂１ｏに埋こみ成型した。
この場合、絶縁樹脂１ｏとしては’／リカやアルミナな
どの無機質充填材を混入したエポキシ樹脂を酸無水物系
やアミン系の硬化剤を用いて硬化させる樹脂を使用し、
トランスファー成型法や注型法によシ半導体チップ７を
埋こんだ。
どの無機質充填材を混入したエポキシ樹脂を酸無水物系
やアミン系の硬化剤を用いて硬化させる樹脂を使用し、
トランスファー成型法や注型法によシ半導体チップ７を
埋こんだ。
また一方、他の実施例では絶縁樹脂１ｏとしてポリカー
ボネート樹脂、ポリイミド樹脂、ポリエーテルイミド樹
脂、ポリエーテルサルフオン樹脂。
ボネート樹脂、ポリイミド樹脂、ポリエーテルイミド樹
脂、ポリエーテルサルフオン樹脂。
ポリフエニールサルフォン樹脂などの通称エンプラと呼
ばれる熱可塑性樹脂を使用し、射出成型法によって半導
体チップ７を埋設する方法も試みた。
ばれる熱可塑性樹脂を使用し、射出成型法によって半導
体チップ７を埋設する方法も試みた。
それから、これらの半導体チップ７を埋設した絶縁樹脂
成型体の表面層を研磨して、半導体チップ７に構成した
第１バンプ層９の一部を絶縁樹脂層１０から露出させ、
その絶縁樹脂層１ｏの表面に所望とする回路導体層１１
を設け、さらにこの回路導体層１１に連続して任意の位
置に外部接続用の端子となる突起状の第２バンプ層を設
けることによシ半導体装置を完成させた。
成型体の表面層を研磨して、半導体チップ７に構成した
第１バンプ層９の一部を絶縁樹脂層１０から露出させ、
その絶縁樹脂層１ｏの表面に所望とする回路導体層１１
を設け、さらにこの回路導体層１１に連続して任意の位
置に外部接続用の端子となる突起状の第２バンプ層を設
けることによシ半導体装置を完成させた。
この場合、回路導体層１１および第２バンプ層１２の形
成方法としては、銀ペーストやカーボンペースト、銅ベ
ーストなどの導電ペーストを用いてスクリーン印刷法に
よって形成する方法や、無電解めっき法、電解めっき法
、真空蒸着法などによって銅、ニッケル、はんだなどの
金属膜を形成する方法を試みた。
成方法としては、銀ペーストやカーボンペースト、銅ベ
ーストなどの導電ペーストを用いてスクリーン印刷法に
よって形成する方法や、無電解めっき法、電解めっき法
、真空蒸着法などによって銅、ニッケル、はんだなどの
金属膜を形成する方法を試みた。
このような方法によシ得られた半導体装置は第２図に示
すようにガラスエポキシ基板により作られたプリント配
線板１３にフェースダウン方式によシ装着され、外部接
続用の第２バンプ層１２とプリント配線板１３の回路導
体層１４を対向接触させてその間をはんだ１５によって
電気的に接続することにより電子回路基板を作った。
すようにガラスエポキシ基板により作られたプリント配
線板１３にフェースダウン方式によシ装着され、外部接
続用の第２バンプ層１２とプリント配線板１３の回路導
体層１４を対向接触させてその間をはんだ１５によって
電気的に接続することにより電子回路基板を作った。
また、本発明の第２の実施例では、第３図に示すように
第１バンプ層９を設けた半導体チップ７の裏面（バンプ
層を形成していない面）に硬質性の支持基板１６を接着
した構造の半導体装置を作った。
第１バンプ層９を設けた半導体チップ７の裏面（バンプ
層を形成していない面）に硬質性の支持基板１６を接着
した構造の半導体装置を作った。
この場合、硬質性支持基板１６はガラスエポキシ基板な
熱硬化性基板や、ポリエーテルサルフオン樹脂、ポリエ
ーテルイミド樹脂、ポリエーテルサルフォン樹脂などの
熱可塑性樹脂を射出成型法によって作った部分的に凹み
のある基板を使用し、バンプを設けた半導体チップ７の
裏面をこれらの硬質性支持基板１θに接着して、位置決
めを行ってから半導体チップ７の表面を絶縁樹脂層１０
で被覆することによって半導体装置を作ったものである
。
熱硬化性基板や、ポリエーテルサルフオン樹脂、ポリエ
ーテルイミド樹脂、ポリエーテルサルフォン樹脂などの
熱可塑性樹脂を射出成型法によって作った部分的に凹み
のある基板を使用し、バンプを設けた半導体チップ７の
裏面をこれらの硬質性支持基板１θに接着して、位置決
めを行ってから半導体チップ７の表面を絶縁樹脂層１０
で被覆することによって半導体装置を作ったものである
。
この半導体装置は、半導体チップ７が硬質性支持基板１
６で固定されるので寸法精度が向上する −とともに、
硬質性支持基板１６にパターン形成したものを使用する
ことによって絶縁樹脂層１０上に形成した回路導体層１
１とスルーホール接続してより高密度な半導体装置を作
ることができるものである。
６で固定されるので寸法精度が向上する −とともに、
硬質性支持基板１６にパターン形成したものを使用する
ことによって絶縁樹脂層１０上に形成した回路導体層１
１とスルーホール接続してより高密度な半導体装置を作
ることができるものである。
さらにまた、硬質性支持基板１６として銅、ステンレス
、アルミニウムなどの金属基板を使用することによって
熱放散性にすぐれた半導体装置が得られた。
、アルミニウムなどの金属基板を使用することによって
熱放散性にすぐれた半導体装置が得られた。
発明の効果
以上の説明から明らかなように本発明による半導体装置
は第１バンプ層を設けた半導体チップが絶縁性樹脂で確
実に被覆された構造であり、かつその外部接続用の端子
が絶縁樹脂層の表面に形成された構造であるので、耐湿
信頼性が十分に確保されるとともにガラスエポキシ系の
プリント配線板にフェースダウン方式ではんだ接続を行
っても熱衝撃によるはんだ接続の信頼性の低下がないな
どの効果がある。
は第１バンプ層を設けた半導体チップが絶縁性樹脂で確
実に被覆された構造であり、かつその外部接続用の端子
が絶縁樹脂層の表面に形成された構造であるので、耐湿
信頼性が十分に確保されるとともにガラスエポキシ系の
プリント配線板にフェースダウン方式ではんだ接続を行
っても熱衝撃によるはんだ接続の信頼性の低下がないな
どの効果がある。
第１図は本発明の第１の実施例を説明するだめの半導体
装置の断面図、第２図は本発明の半導体装置をプリント
配線板に取付けたものの要部断面図、第３図は本発明の
第２の実施例を説明するための半導体装置の断面図、第
４図ムおよびＢは従来例による半導体装置とそのプリン
ト配線板への取付けたものの要部断面図である。 ７・・・・・・半導体チップ、８・・・・・・外部接続
用の電極パッド、９・・・・・・突起状の第１バンプ層
、１ｏ・・・・・・絶縁樹脂層、１１・・・・・・回路
導体層、１２・・・・・・突起状の第２バンプ層、１３
・・・・・・プリント配線板、１４・・・・・・プリン
ト配線板の回路導体層、１５・・・・・・はんだ金属層
、１６・・・・・・硬質性支持基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名７−
−−半躊イもチップ Ｊ−−一外部按ζ危凧電１匡ノザッド ？−−−突彪一大つ第Ｉ導不し暫（第１パンｊ層）ｔθ
−・を色凋（ｗｉ浩１ １１−一一回１÷導イ札層 ／Ｚ、−！＆ＪＸ’） ３Ｐ、Ｚ＠Ａ＄−３ｃ９＃ハ’
７７、ｉ）第１図 １３−一一プリント西己８にオ反、 ／４−−プソシト西己おに不（の回跨コ１オシ轡１６−
１コんだ企属眉
装置の断面図、第２図は本発明の半導体装置をプリント
配線板に取付けたものの要部断面図、第３図は本発明の
第２の実施例を説明するための半導体装置の断面図、第
４図ムおよびＢは従来例による半導体装置とそのプリン
ト配線板への取付けたものの要部断面図である。 ７・・・・・・半導体チップ、８・・・・・・外部接続
用の電極パッド、９・・・・・・突起状の第１バンプ層
、１ｏ・・・・・・絶縁樹脂層、１１・・・・・・回路
導体層、１２・・・・・・突起状の第２バンプ層、１３
・・・・・・プリント配線板、１４・・・・・・プリン
ト配線板の回路導体層、１５・・・・・・はんだ金属層
、１６・・・・・・硬質性支持基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名７−
−−半躊イもチップ Ｊ−−一外部按ζ危凧電１匡ノザッド ？−−−突彪一大つ第Ｉ導不し暫（第１パンｊ層）ｔθ
−・を色凋（ｗｉ浩１ １１−一一回１÷導イ札層 ／Ｚ、−！＆ＪＸ’） ３Ｐ、Ｚ＠Ａ＄−３ｃ９＃ハ’
７７、ｉ）第１図 １３−一一プリント西己８にオ反、 ／４−−プソシト西己おに不（の回跨コ１オシ轡１６−
１コんだ企属眉
Claims (3)
- （１）半導体チップの外部接続用電極パッドに突起状の
第１バンプ層を設け、この半導体チップを絶縁樹脂層中
に埋設し、この絶縁樹脂層の表面に外部接続端子となる
突起状の第２バンプ層を設けた半導体装置。 - （２）第１バンプ層を設けた半導体チップの裏面に硬質
性の支持基板を接着した請求項１記載の半導体装置。 - （３）硬質性の支持基板として金属基板を使用した請求
項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63106382A JPH01276750A (ja) | 1988-04-28 | 1988-04-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63106382A JPH01276750A (ja) | 1988-04-28 | 1988-04-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01276750A true JPH01276750A (ja) | 1989-11-07 |
Family
ID=14432157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63106382A Pending JPH01276750A (ja) | 1988-04-28 | 1988-04-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01276750A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0437149A (ja) * | 1990-06-01 | 1992-02-07 | Toshiba Corp | 半導体装置 |
| JPH0547958A (ja) * | 1991-08-12 | 1993-02-26 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
| US5556810A (en) * | 1990-06-01 | 1996-09-17 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating |
| JP2000124354A (ja) * | 1998-10-21 | 2000-04-28 | Matsushita Electric Ind Co Ltd | チップサイズパッケージ及びその製造方法 |
| US7884453B2 (en) | 2006-09-26 | 2011-02-08 | Shinko Electric Industries Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2013073082A1 (ja) * | 2011-11-16 | 2013-05-23 | パナソニック株式会社 | 拡張型半導体チップ及び半導体装置 |
| JP2014535166A (ja) * | 2011-10-14 | 2014-12-25 | ディフテック レーザーズ インコーポレイテッド | 基板上に位置付けられる平坦化された半導体粒子 |
| US9455307B2 (en) | 2011-10-14 | 2016-09-27 | Diftek Lasers, Inc. | Active matrix electro-optical device and method of making thereof |
| US9601329B2 (en) | 2014-06-04 | 2017-03-21 | Diftek Lasers, Inc. | Method of fabricating crystalline island on substrate |
| US9859348B2 (en) | 2011-10-14 | 2018-01-02 | Diftek Lasers, Inc. | Electronic device and method of making thereof |
| US10312310B2 (en) | 2016-01-19 | 2019-06-04 | Diftek Lasers, Inc. | OLED display and method of fabrication thereof |
-
1988
- 1988-04-28 JP JP63106382A patent/JPH01276750A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0437149A (ja) * | 1990-06-01 | 1992-02-07 | Toshiba Corp | 半導体装置 |
| US5556810A (en) * | 1990-06-01 | 1996-09-17 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating |
| US5654584A (en) * | 1990-06-01 | 1997-08-05 | Kabushiki Kaisha Toshiba | Semiconductor device having tape automated bonding leads |
| JPH0547958A (ja) * | 1991-08-12 | 1993-02-26 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
| JP2000124354A (ja) * | 1998-10-21 | 2000-04-28 | Matsushita Electric Ind Co Ltd | チップサイズパッケージ及びその製造方法 |
| US7884453B2 (en) | 2006-09-26 | 2011-02-08 | Shinko Electric Industries Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8211754B2 (en) | 2006-09-26 | 2012-07-03 | Shinko Electric Industries Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9455307B2 (en) | 2011-10-14 | 2016-09-27 | Diftek Lasers, Inc. | Active matrix electro-optical device and method of making thereof |
| JP2014535166A (ja) * | 2011-10-14 | 2014-12-25 | ディフテック レーザーズ インコーポレイテッド | 基板上に位置付けられる平坦化された半導体粒子 |
| US9859348B2 (en) | 2011-10-14 | 2018-01-02 | Diftek Lasers, Inc. | Electronic device and method of making thereof |
| CN103650135A (zh) * | 2011-11-16 | 2014-03-19 | 松下电器产业株式会社 | 扩展型半导体芯片以及半导体装置 |
| JPWO2013073082A1 (ja) * | 2011-11-16 | 2015-04-02 | パナソニック株式会社 | 拡張型半導体チップ及び半導体装置 |
| US9136219B2 (en) | 2011-11-16 | 2015-09-15 | Panasonic Corporation | Expanded semiconductor chip and semiconductor device |
| WO2013073082A1 (ja) * | 2011-11-16 | 2013-05-23 | パナソニック株式会社 | 拡張型半導体チップ及び半導体装置 |
| US9601329B2 (en) | 2014-06-04 | 2017-03-21 | Diftek Lasers, Inc. | Method of fabricating crystalline island on substrate |
| US10312310B2 (en) | 2016-01-19 | 2019-06-04 | Diftek Lasers, Inc. | OLED display and method of fabrication thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| US6608374B1 (en) | Semiconductor chip assembly with bumped conductive trace | |
| US6118183A (en) | Semiconductor device, manufacturing method thereof, and insulating substrate for same | |
| JPH07503579A (ja) | フリップチップ集積回路の背面接地 | |
| CA2142866A1 (en) | Metal electronic package incorporating a multi-chip module | |
| JPH1027825A (ja) | 半導体素子実装用基板、半導体素子実装用基板の製造方法、半導体装置、及び半導体装置の製造方法 | |
| TW200921884A (en) | Method for making copper-core layer multi-layer encapsulation substrate | |
| JPS62230027A (ja) | 半導体装置の製造方法 | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| EP0969503A2 (en) | Electronic circuit device | |
| JP3492025B2 (ja) | 回路基板構造 | |
| JP2003007918A (ja) | 回路装置の製造方法 | |
| JPH06132474A (ja) | 半導体装置 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| KR20020096950A (ko) | 회로 장치의 제조 방법 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP3320932B2 (ja) | チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法 | |
| US6537851B1 (en) | Method of connecting a bumped compliant conductive trace to a semiconductor chip | |
| JPH0864635A (ja) | 半導体装置 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
| JP3529507B2 (ja) | 半導体装置 |