JPS6066815A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6066815A
JPS6066815A JP58175844A JP17584483A JPS6066815A JP S6066815 A JPS6066815 A JP S6066815A JP 58175844 A JP58175844 A JP 58175844A JP 17584483 A JP17584483 A JP 17584483A JP S6066815 A JPS6066815 A JP S6066815A
Authority
JP
Japan
Prior art keywords
alloy
target
semiconductor wafer
layer
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58175844A
Other languages
English (en)
Inventor
Shuzo Ito
伊藤 修三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP58175844A priority Critical patent/JPS6066815A/ja
Publication of JPS6066815A publication Critical patent/JPS6066815A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分訝 イ;光明は半り、7体装置のオーミックコンタクトの形
成方法に関する。
l」、従りIS技術 エピタキシートル型半117体装置、たとえばトランジ
スタは゛:1導体導体サブスレート上に形成したエピタ
キシャルDに不純物拡散を行ってデバイスを形成してい
るが、半導体サブストレートにGt 、l;i (例え
ばコレクタ電極)を形成する場合、その抵抗率が比CX
的大きいため直接金属層を被着形成しても抵抗値が大き
く良好なオーミックコンタクトがiηられない。なオン
、主し7体・リフ゛ストレーI−の抵抗率が大きい理由
は、不純qr:t (7月1’I結晶シリコンへの固溶
限界や、低不純物濃疋のエピタキシャル層の形成時に半
導体ザブスIL・−1・が外方拡散した不純物がエピタ
キシャルBiに入り込んでくる、いわゆるオートドーピ
ング等のため、半導体ザブストレートの製造工程におい
て、その不純物濃度を一定値以上にてきないからである
。そこで半導体す・ブスlレー1−1の電極形成は、電
極全屈層の被着に化コン、って、その表面に高濃度の不
純物拡散層を形成し、電極形成部の抵抗率を低下さゼて
いる。
上記1aie度不純物拡散層の形成は、例えばパワート
ランジスタの場合、薄エビ法と称さ4y、る次のような
方法によって行なわれていた。
まず第1図(a)に示すよ・)に、例えば400 tt
の厚さのN物のサブストレート(1)」−に、例えば2
0〜60メ1の厚さのN−型のエビタキソヤルli:+
(2)を成長させる。次に第11と1(b)に示〕゛よ
うに半導体ザブストレート(1)を機械的に研必して全
体を半分程度(例えば200〜250μ)のj55さに
する。この状想で第1図(C)に示すよ・)にNlpの
工ビクキシャル層(2)の」二に酸化膜(Si02)等
の保護膜(3)を形成して、ノ3き、この仔;HI2 
(3)にフォトリソグラフィ法で形成した窓孔からI〕
型不純物を選択拡散してI)型のヘース領域Bを形成す
る。この後表面の保護P+’A (3)に前記窓孔より
も小さい窓孔を形成するとともに、二面の保護膜を除去
して、第1[1((1)に示すようにN1のエピタキシ
ャルIHU(2)にNi型のエミッタEを形成すると同
時に、N″ハ1半弓(2トサブストレー1−(1)の裏
面にN型のi5a度不純物拡fik層(4)を形成し、
このiT!+ KS度不純り:り拡散層(5)上に真空
蒸発法等によりCr−旧一へy−Cr−Ni −5n−
AB又はCr −N 1−Au等の金fir5(5)を
蒸着してオーミックコンタク1−を形成する。
しかしながら上記薄エビ法は工程数が多く処エゴ1時間
がIえくかかり、オーミックコンタクト形成面に不純物
拡散する前に半導体ウェーハをT分程度に薄くする必要
があり拡散工程中に・:7エーハ割れが多発し易く歩留
りが悪くなる。このような現象は半導体ウェーハが大型
化するほと顕著になり、そのために半導体ウェーハの大
型化の障害となる。
上記薄エビ法以外の方法による高濃度不純物拡散層を無
電解ニッケルノソキ法により形成するものがある。この
方法によって形成された;−ンケルメソキ屓中にはN型
の不t・L物でI)るリンが一定の組成で混入し、この
N1−P5を被着形成した後熱処理をすれば良好な高濃
度不純1.I’I拡散層が形成され、また短い処理時間
でメッキが可能である。しかし無電解ニッケルノノキ法
を採用した場合、メッキ層を被着ずべきでない半導体ウ
ェーハのデバイス形成面にはワックス等を塗布してメッ
キ液から保護する必要があり、メッキ処理後このワック
スを有機洗浄してセリ除く工程等が必要となる。このよ
うな処理工程を経るため半導体ウェーハ上のデバイスI
t: m金0等の有害な不純物で汚染され易くなり、デ
バイス特性の劣化原因となることがあった。 ゛上記無
電解ニッケルメ・ツキ法の欠点はメ・ツキ液を使用する
ことに起因している。そこでメ・ツキ法によって生成さ
れるようなN1−P合金層をメッキ11ソを使用しない
で真空葬着法等のドライ法によって形成することが考え
られた。
この方法としては、るつぼに収容された二・ノケルとリ
ンをヒータで加熱し、溶融・気化させる抵抗加!、;シ
フ!春法、また水冷されたるつぼ内にニッケルとリンを
収納し、電子ビームを照射してニッケルとリンを蒸発さ
せる電子ビーム蒸着法がある。しかしこれらの方法はい
ずれも蒸若ずべき全屈を溶f11;・気化させる方法で
あり、ニッケル(Ni )とリン(P)にn:点暴気圧
の大きン;(差があるため、7X着時に低融点、低蒸気
圧のリン(P )が先に蒸発する。そして、半導体ウェ
ーハのオーミックコンタク1−形成面には、下にリンの
rコ、その上にニッケルの眉が完全に、分ε:iして二
1背に形成されてしまう。この構造の場合、実験の結果
VF(、VCIE (sat ) 、A−ミンク特性等
の電気的特性は良好なことが確認されている。しかし半
導体ウェーハの界面でリンの濃度が高くなりずぎるため
、芦盾1Ωとしての物理的強度が弱くなり、パワーザイ
クル試験、温度ザイクル試験等の寿命試験に幻して% 
1.r ff(を満たすことができなくなる。
ハ0発明の目的 本発明は半導体ウェーハを有古な不純物で汚染しないで
、電気的・機械的に安定した特性を有するオーミックコ
ンタクトを短時間で形成する方法を提供することを目的
とする。
二1発明の構成 本発明方法はリン等の導電型決定不純物を含むニッケル
等の金属屑と有するターゲノlを用い、スパッタ法によ
り半導体ウェーハにオーミックコンタクトを形成するも
ので、半導体ウェーハ上にターゲノ!・の全屈をその組
成のまま被着することを特徴とする。
ポ、実施例 ン1”光■シjの一賓脇例について以下説明する。
よずノ、バ、・タリングに用いるターゲットをユ造する
。スパックする金1.%がNi −P合金のJIff 
% m 2 図に示すようにターゲ7)(G)の14’
lとして、例えばニッケル板(7)を用意し、これに:
”A ’31’−’jニッケルメッキにより、Ni −
Iの合金f’:、 (7a)を被管・形成さセ・る。こ
のメーキJ、”E 5mリンCP)が含有されるのはニ
ノヶルノノキ液にJisX化ニッケル及び次亜リン酸ナ
トリとムを主成分とするものを使用するからであり、メ
ッキ条1/1−として75±5℃、P118〜II (
好まL< 4.1:H1□〜11) 0)メッキ液を使
用すれば、リン(j))のNi −P合金に刻する含有
率を10〜3wt%とすることができる。このようにし
て几成されノごNi −P合金層はニッケルとリンカ路
部分において均一な分布を持つものである。
一方拡j:に処理によりデバイスが形成された印3しシ
1(a)に示す半導体ウェーハ(8)のオーミックコン
タクト形成面には前処理として第31g1(+))に示
すようにホーニングを行いまたは■前処理を行ない表面
を粗化する。この第−ニス ングは、例えば#800〜
#200のカーボランダ5 ム(Si C) 、フルミ
ナ(A/203 )f空気(圧で吹き付けて行なわれる
。なおこのホーニングの最適な条件は#320のカーボ
ランダム(Si C)を3分間吹き付けるものである。
上記ホーニングによる前処理がなされた半導体ウェーハ
(8)の111面(8a)に、上記ターゲ・ ′ ント
(6)を用いてスパッタリングを行なう。
なおスパッタリングとは、アルゴンイオン(八r″゛)
のような重い荷電粒子をターゲット利に照射し、その衝
撃でターゲツト材から飛び出してきた粒子を対向する半
導体ウェーハにイXJ着さゼるものである。一般に数百
eV〜数K e Vのi!!!動:(ネルギーを持つア
ルゴンイオンでターゲソ1を衝撃すると、たたき出され
た粒子の連兎し〔ネルーギーは、最大500eVのもの
が得られる。これは上記蒸着法によるものが最大0.2
eVであるのと比軸して、桁違いに大きい。このため形
成されるスパック膜は半導体ウェーハに幻し11?盾カ
l)< d、tj <玄ボしISものとなる。またスバ
ンタ法によってNi −Pの合金JAが形成されたター
ゲノ1〜(6)からたたき出されたニッケルとリンの粒
子は、ニッケルとリンの夫々の融点、菖気圧の差にかか
わらず、この合金の組成に従ったjli1合である。こ
のため第3図(C)に示すように半導体ウェーハ(8)
の粗面には、Ni −Pの合りのスパックHr;、(a
)がターゲット (6)す、その最B Ii’lは50
00上2000 久である。なお上記スパッタリングは
、マグネトロンスパッタ、・イオンブレーティング、ク
ライスターイオンビーム′、)によっで7.3:される
。
このようにスパッタリングによってNi −Pのfン金
屑が形成されると、この上に第3図(d)に示すように
八g、八〇、又はSn−へg等の金属屑(10)を’A
+’S 私が、俗ニより3000A 〜30000ス(
最適値は10000 ±2000 A )の膜厚で被管
形成する。
そして最後に300℃〜500°Cの窒素ガス雰囲気で
30分〜3時間(最適値は400150℃で60分)熱
処理し、半導体ウェーハ(8)のシリコノン眉、N1−
Pの合金層(9)及び金Fj′S層(lO)の密着性を
高め機械的電気的に安定化する。
なお上記実施例はN1−Pの合金層(7a)で′I!′
J覆したターゲット(6)を用いていたが、ターゲット
に用いる合金の種類はこの実施ffl+に]:r!られ
るものではなく、導電型決定不純物を一定の組成で含む
合金であればよい。
へ0発明の効果 本発明は導電型決定不社q!りを一定の組成で含む金W
mからなるターゲットを用いて、半えマ体つェーへにス
パッタリングを行うから、オーミックコンタクトを形成
する合金15を、導fi gj、! iツ一定不純物を
均一な組成で含み、且つ、半λ1(’F・“ノエーハに
密着性良いものとして形成できイ)。′j゛なわち導電
型決定不純物の濃度が高くなり1゛ぎることがなく、!
特性が高い安定し7だ合金バ1となるので、機械的強度
が大きく、パワーザイクル等の寿命試験に対してP、々
Yな特性を示すものになる。また本発明方法は高り辺度
不純物Iゴの形成、+、 ia:及法によらず、スパッ
タ法により行うので、その処理H,Y間を罵Sjlでき
口造中に発生ずる:1 ノ:、J、体ウェーハ(つ’、
:::J ::1.の先生率を低減化でき歩留りを向上
でjる。また本発明方法の半導体ウェーハの処理::L
ノノキt、Σを使用しないドライ法によって行なわれる
ので、メッキ液を使用した楊合のような半導体ウェーハ
の汚れがなくなり、Z・、、!苗された′:Ii;:ワ
体装近の’PH生を良な了にすることができる。またN
i Pの合金層を持つターゲソI−をトン用する′、!
:J合、その製造を、無電解ニッケルメッキとこまって
行なえるから、その合金層の21成を均−jこてきる。
因にこのNi −P合金層す1を(、゛「つターゲット
を貫空熔fπ法で形成しようとしCも、リン(■〕)が
低融点・低メ―気圧なのでリン(P >が先に気化して
しまい均・−な合金111ができない。ま)こ金属焼結
法で形成しようとしてもリン(■))が(r5 J斤す
るので、やはり均一なメ■成と;2、!’、S 7:)
ない。
【図面の簡単な説明】
第1図(a)乃至第1図(c))はfje 3(E例で
ある薄エビ法によるオーミックコンタク]・形irQ 
、’1法の各工程を示す断面図、第21y1は本発明に
1芋。 るクーゲットの説明図、第31!1(a)乃至第3図(
d)は本発明の一実施例の各工程を示−11−1ti面
図である。 (6)・・クーゲット、(7a)・・導電型;゛1z定
不純物を含む金属層、(8)・・半i、?7体つ工−ハ
、(9)・・スパッタ法により形hIシさt+、ん合金
層。 特C′[出願人 関西日本電気株式会?−!−:、’:
1 、□1 代 理 人 江 原 省 バ ゝ ′ 江 原 秀 i j 1.□・□”!パ:i°1□1・
−・[゛ 111・、’ l!j’j、” 、’i l ’F3 (4) f52図1 し12図(0) 鰭?図(巻 iJ 8図(、c) 蕗3図(d)

Claims (1)

    【特許請求の範囲】
  1. fj−) 心電型決定不純!!力を含む金属層を有する
    クーゲットを形成する工程と、上記ターゲットを用いス
    パック法により半導体ウェーハにオーミノクコンクク1
    〜を形成する工程とを含むことを特徴とする半導体装置
    の型造方法。
JP58175844A 1983-09-22 1983-09-22 半導体装置の製造方法 Pending JPS6066815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58175844A JPS6066815A (ja) 1983-09-22 1983-09-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58175844A JPS6066815A (ja) 1983-09-22 1983-09-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6066815A true JPS6066815A (ja) 1985-04-17

Family

ID=16003200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58175844A Pending JPS6066815A (ja) 1983-09-22 1983-09-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6066815A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02163971A (ja) * 1988-12-16 1990-06-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02163971A (ja) * 1988-12-16 1990-06-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP2694668B2 (ja) 基板保持装置
US3477935A (en) Method of forming thin film resistors by cathodic sputtering
US6117771A (en) Method for depositing cobalt
JPS58115855A (ja) 半導体装置およびその製造法
JP2003524704A (ja) 高分子基板上のインジウム酸化物又はインジウム錫酸化物の薄膜蒸着方法
US4853346A (en) Ohmic contacts for semiconductor devices and method for forming ohmic contacts
US3564565A (en) Process for adherently applying boron nitride to copper and article of manufacture
US2965519A (en) Method of making improved contacts to semiconductors
US3294661A (en) Process of coating, using a liquid metal substrate holder
JPS58209111A (ja) プラズマ発生装置
Ishida et al. Contact and interconnect formation on compound semiconductor devices by ionized-cluster beam deposition
US5342793A (en) Process for obtaining multi-layer metallization of the back of a semiconductor substrate
JPS6351630A (ja) シリコン基板への電極形成法
JPS6187866A (ja) アルミニウム蒸着法
EP0443296B1 (en) Process for obtaining multilayer metallization of the back of a semiconductor substrate
JP2600336B2 (ja) 高熱伝導性ic用基材の作製方法
JPS6476736A (en) Manufacture of semiconductor device
US3315208A (en) Nitrogen stabilized titanium thin film resistor and method of making same
JP3060709B2 (ja) 電気接点用材料の製造方法および製造装置
JPS62254450A (ja) 絶縁基体とその製造方法
JPS6351629A (ja) シリコン基板への電極形成法
JPH05319965A (ja) 窒化アルミニウム焼結体基板のメタライズ方法
JPS5829618B2 (ja) 半導体装置の電極形成方法
JPH01310538A (ja) 電極形成方法
JPS62263660A (ja) パツケ−ジとその製造方法