JPS6066857A - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法Info
- Publication number
- JPS6066857A JPS6066857A JP58175466A JP17546683A JPS6066857A JP S6066857 A JPS6066857 A JP S6066857A JP 58175466 A JP58175466 A JP 58175466A JP 17546683 A JP17546683 A JP 17546683A JP S6066857 A JPS6066857 A JP S6066857A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type
- solid
- atmosphere
- rare gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/158—Charge-coupled device [CCD] image sensors having arrangements for blooming suppression
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｌ”（−業」二の利用外ｇｆｆ
本発明は撮像素子の製造方法に関するものである。
ｉ＋７−来例の構成どその問題点
縦型オーバーフロードレイン（以１” Ｖ−ＯＦＤとよ
ぶ）構造固体撮像素子１−Ｊ：固体撮１す−イ、子の残
された問題点である耐ブルーミング抑制能方向上、スミ
ア低減に有力な構造で、小型化あるいは高密度化に適し
ていることから固体撮像集子の標べ１１溝造となりつつ
ある。
ぶ）構造固体撮像素子１−Ｊ：固体撮１す−イ、子の残
された問題点である耐ブルーミング抑制能方向上、スミ
ア低減に有力な構造で、小型化あるいは高密度化に適し
ていることから固体撮像集子の標べ１１溝造となりつつ
ある。
以下図面を参照しながら、従来のＶ −ＯＦ Ｄ４７７
７造固体撮像素子について説明を行う。第１図υ：Ｊ２
従来のＶ−ＯＦＤ構造固体撮像素子の断面概略図を示す
ものである。同図において、１は出発材不１であるＮ型
Ｓｉ基板、２はＮ型Ｓｉ基板１にイオン注入、ドライブ
インで形成した固体撮保斗５子の能動領域となるＰ型ウ
ェル、ｖ（ｄ Ｎ Ｊ＜＋２ Ｓ Ｌ基板１ ｋ（二印
加する正電圧である。以上の構；：’Ｈｔｔ二」′、・
いて、”：１ずＶ−ＯＦ Ｄ構造固体撮像素子のブルー
ミング抑制動作はＮ型Ｓｉ基板１にＶを印加すること
に」：り行なわれる。その時の受光部ｌ：のボデン／ヤ
ルの概略図を第２図に示す。ｄはホトグイ番−ドＮ１拡
散層、ｅはＰ型ウェルの部分を人１−．、ｑ ｋ−Ｊ、
ポテンシャルプロファイルを表す。同図から明らかなよ
うに、Ｎ７！ｉ１．！８１基板１の比抵抗の違いに、１
：ってＰ型ウェルの不純物濃度プロファイルが異ナルコ
とにより同図のポテンシャルの山Ｐの高さが異なる。Ｖ
−、ＯＦ Ｄ固体撮像素子においては山Ｐの高さがブ
ルーミング抑制能力と直接関係している。
７造固体撮像素子について説明を行う。第１図υ：Ｊ２
従来のＶ−ＯＦＤ構造固体撮像素子の断面概略図を示す
ものである。同図において、１は出発材不１であるＮ型
Ｓｉ基板、２はＮ型Ｓｉ基板１にイオン注入、ドライブ
インで形成した固体撮保斗５子の能動領域となるＰ型ウ
ェル、ｖ（ｄ Ｎ Ｊ＜＋２ Ｓ Ｌ基板１ ｋ（二印
加する正電圧である。以上の構；：’Ｈｔｔ二」′、・
いて、”：１ずＶ−ＯＦ Ｄ構造固体撮像素子のブルー
ミング抑制動作はＮ型Ｓｉ基板１にＶを印加すること
に」：り行なわれる。その時の受光部ｌ：のボデン／ヤ
ルの概略図を第２図に示す。ｄはホトグイ番−ドＮ１拡
散層、ｅはＰ型ウェルの部分を人１−．、ｑ ｋ−Ｊ、
ポテンシャルプロファイルを表す。同図から明らかなよ
うに、Ｎ７！ｉ１．！８１基板１の比抵抗の違いに、１
：ってＰ型ウェルの不純物濃度プロファイルが異ナルコ
とにより同図のポテンシャルの山Ｐの高さが異なる。Ｖ
−、ＯＦ Ｄ固体撮像素子においては山Ｐの高さがブ
ルーミング抑制能力と直接関係している。
）１１Ｐが低いとブルーミング抑制能力が大きくなる。
このことに、ＩＩＩＰの高さがバラツキつけ０丁、ブル
ーミング抑制能力もバラツクということである。一般に
ＣＺ法によるＳｉ基板ｅユ製造方法により同一基板内で
１０〜１５％の同心円状の周期的バラツキを有すること
が知られている。Ｐ型つェル形成Ｑよ面内バラツキの少
ないイオン注入ｅこ、１：り行なわｊするため、Ｐ型ウ
ェルの不純物濃度プロファイルシよ基板比抵抗に対応し
／こ形成バラツキを生じる。
ーミング抑制能力もバラツクということである。一般に
ＣＺ法によるＳｉ基板ｅユ製造方法により同一基板内で
１０〜１５％の同心円状の周期的バラツキを有すること
が知られている。Ｐ型つェル形成Ｑよ面内バラツキの少
ないイオン注入ｅこ、１：り行なわｊするため、Ｐ型ウ
ェルの不純物濃度プロファイルシよ基板比抵抗に対応し
／こ形成バラツキを生じる。
その結果、Ｖ−ＯＦＤを動作させると、基板比抵抗ノ・
うに対応した同心円状の固定パターン雑音が人わｉする
。こｉｔによりＶ−ＯＦＤ構造固体撮像素−ｒが本来持
−・ているブルーミング抑制能力を十分に引き出せてい
ないのが現状である。丑だＰ型つェル形成時の高温熱処
理によりＣＺ Ｓｉ ノ＋に板中に含寸れる酸素が表面
近傍に拡散し、欠陥を発生させる。これは固体撮像装置
においては画像欠陥である白傷の原因の１つとなる３、
そのため、Ｖ−ＯＦＤ構造固体撮像素子の性能を十分Ｃ
（引き出せる素子が強く望丑れていた。
うに対応した同心円状の固定パターン雑音が人わｉする
。こｉｔによりＶ−ＯＦＤ構造固体撮像素−ｒが本来持
−・ているブルーミング抑制能力を十分に引き出せてい
ないのが現状である。丑だＰ型つェル形成時の高温熱処
理によりＣＺ Ｓｉ ノ＋に板中に含寸れる酸素が表面
近傍に拡散し、欠陥を発生させる。これは固体撮像装置
においては画像欠陥である白傷の原因の１つとなる３、
そのため、Ｖ−ＯＦＤ構造固体撮像素子の性能を十分Ｃ
（引き出せる素子が強く望丑れていた。
発明の目的
本発明は」二組欠点にπ、み、Ｖ ＯＦＤ４ｇ；’、冒
−・１休撮像素子で”／−ＯＦＤ動作時の国定パターン
卸看″ダ−を防止し、白傷の発生をも防止することを目
的とした固体撮像素子の製造方法を提供するものである
。
−・１休撮像素子で”／−ＯＦＤ動作時の国定パターン
卸看″ダ−を防止し、白傷の発生をも防止することを目
的とした固体撮像素子の製造方法を提供するものである
。
発明の構成
この目的を達成するために、本発明の固体撮像素子の製
造方法はイントリンシックゲッター（以下ＩＧとよぶ）
処理を施したＣＺＮ型基根基板上記基板と同程度の比抵
抗のエピタキシャル層を形成し、その内にＰ型ウェルを
形成することから構成されている。
造方法はイントリンシックゲッター（以下ＩＧとよぶ）
処理を施したＣＺＮ型基根基板上記基板と同程度の比抵
抗のエピタキシャル層を形成し、その内にＰ型ウェルを
形成することから構成されている。
実施例の説明
以下本発明の一実施例について四面を参照しながら説明
する。第３図は本発明の一実施例における半導体装置の
製造方法により形成された概略断面図を示すものである
。同図において３１は出発４Ａ利であるＮ Ｊ９ｊｊ基
板、３５はＮ型基板３１土に形成したＮ型エビタギシャ
ル層、３ＡＪ、、ｌＮ型エピタキシャル層３５」二にイ
オン注入、ドライブインにＪ：り形成しだ固体撮像装置
、Ｒの能動領域となるＰ型ウェル、３６ばＮ型基板３１
を後述する熱処理を施すことにより形成した基板内微小
欠陥、３７は前記の熱処理により形成した無欠陥領域で
ある。
する。第３図は本発明の一実施例における半導体装置の
製造方法により形成された概略断面図を示すものである
。同図において３１は出発４Ａ利であるＮ Ｊ９ｊｊ基
板、３５はＮ型基板３１土に形成したＮ型エビタギシャ
ル層、３ＡＪ、、ｌＮ型エピタキシャル層３５」二にイ
オン注入、ドライブインにＪ：り形成しだ固体撮像装置
、Ｒの能動領域となるＰ型ウェル、３６ばＮ型基板３１
を後述する熱処理を施すことにより形成した基板内微小
欠陥、３７は前記の熱処理により形成した無欠陥領域で
ある。
次に、本発明の固体撮像素子の製造方法について説明す
る。
る。
Ｊ、ず比（１（抗１〜数１ｏΩｃｍのＮ型Ｓｉ〕、じ板
３１に第１の工程において、１０６０℃以上の高ｎ１□
ｔ、花ガス雰囲気中で１〜数十時間、第２の工程におい
て、ｅ ｏ ｏ ”Ｃ，〜８００℃の低温希ガスあるい
は酸木雰囲気中で１ｏ〜数十時間、第３の工程において
、１ｏ○○℃の中温、希ガス４うるい１１酸素雰囲気中
で数時間の熱処理を行う。第１の二ロ呈は基板表面Ｊニ
リ酸素を外方拡散するだめ、第２の工程は基板３１内部
に欠陥３６の核形成をさせるため、第３の工程は第２の
工程で形成された欠陥３６の核成長をさせるためになさ
れる。次に以上の工程によって出来た酸化膜除去ののち
、基板３１と同じ比抵抗のエピタキシャル層を形成し、
次にイオン注入、ドライブインにより固体撮像素子の能
動領域であるＰ型ウェル３２を形成する。
３１に第１の工程において、１０６０℃以上の高ｎ１□
ｔ、花ガス雰囲気中で１〜数十時間、第２の工程におい
て、ｅ ｏ ｏ ”Ｃ，〜８００℃の低温希ガスあるい
は酸木雰囲気中で１ｏ〜数十時間、第３の工程において
、１ｏ○○℃の中温、希ガス４うるい１１酸素雰囲気中
で数時間の熱処理を行う。第１の二ロ呈は基板表面Ｊニ
リ酸素を外方拡散するだめ、第２の工程は基板３１内部
に欠陥３６の核形成をさせるため、第３の工程は第２の
工程で形成された欠陥３６の核成長をさせるためになさ
れる。次に以上の工程によって出来た酸化膜除去ののち
、基板３１と同じ比抵抗のエピタキシャル層を形成し、
次にイオン注入、ドライブインにより固体撮像素子の能
動領域であるＰ型ウェル３２を形成する。
本実施例によれば、周体撮保素−トに要求さＪｌ−る特
性を満たすエピタキシャル層の比抵１１＋’＋：と同じ
比抵抗のＧＺＮ型基板を用いるので以下の利点が生じる
。第１にエピタキシャル成長時のオートドープがないた
め、エピタキシャル層の比抵抗制御がなんら喝−別の処
理を施さなくとも芥易にｆＪ：る。第２にｎ ／ ｎ”
−エピウェーハにおいて間：辿と４、る製造プロセスの
熱処理による高濃度基板不純物のエピタキシャル層への
拡散ｖこ、１：って生じる実効的エピタキシャル層幅の
減少を、８慮する必要がなくなる。
性を満たすエピタキシャル層の比抵１１＋’＋：と同じ
比抵抗のＧＺＮ型基板を用いるので以下の利点が生じる
。第１にエピタキシャル成長時のオートドープがないた
め、エピタキシャル層の比抵抗制御がなんら喝−別の処
理を施さなくとも芥易にｆＪ：る。第２にｎ ／ ｎ”
−エピウェーハにおいて間：辿と４、る製造プロセスの
熱処理による高濃度基板不純物のエピタキシャル層への
拡散ｖこ、１：って生じる実効的エピタキシャル層幅の
減少を、８慮する必要がなくなる。
そのため、エピタキシャル層を？ｉ９： ＜できるので
エビ成長時の熱処理時間を短くてき、エピ族Ｊ＋ ＩＩ
：４の誘起欠陥を押えることができるとともに、コスト
而でも有利である。第３にＰ型つェル形成Ｊ１１に必夛
な高７１１４処理によｐ発生する欠陥を防１にするため
に行う前述の第一、第二、第三〇三工程の熱処理、いわ
ゆるｒＧ処理工程において、Ｎ型不純物濃度の高い基板
を用いると基板内部欠陥が形成しにくいことが実験的に
確められた。しかし本発明による比抵抗（１〜数１ｏΩ
ｏｎ）の基板を用いると確実に内部欠陥を形成すること
ができ、後のＰ型つェル形成時のドライブインによって
起こる基板内部酸素が表面に拡ｆ￥＆ Ｌエビ層表面近
傍に発生ずる欠陥を確実に防１１−できることが実験的
に確認さｈ／こ。第４Ｖこエピタキシャル層と基板の比
抵抗が同一 であるかし、基板深さ方向にボテンシャル
勾配をもたない。そのことにより基板内部で発生した擬
似信シシ黴：ポテンシャル差によって活性層内に混入す
ることはない。なおＰ型基板上にＮ型ウェルを形成する
場合ＶＣも本発明の方法は当然に実施できる。
エビ成長時の熱処理時間を短くてき、エピ族Ｊ＋ ＩＩ
：４の誘起欠陥を押えることができるとともに、コスト
而でも有利である。第３にＰ型つェル形成Ｊ１１に必夛
な高７１１４処理によｐ発生する欠陥を防１にするため
に行う前述の第一、第二、第三〇三工程の熱処理、いわ
ゆるｒＧ処理工程において、Ｎ型不純物濃度の高い基板
を用いると基板内部欠陥が形成しにくいことが実験的に
確められた。しかし本発明による比抵抗（１〜数１ｏΩ
ｏｎ）の基板を用いると確実に内部欠陥を形成すること
ができ、後のＰ型つェル形成時のドライブインによって
起こる基板内部酸素が表面に拡ｆ￥＆ Ｌエビ層表面近
傍に発生ずる欠陥を確実に防１１−できることが実験的
に確認さｈ／こ。第４Ｖこエピタキシャル層と基板の比
抵抗が同一 であるかし、基板深さ方向にボテンシャル
勾配をもたない。そのことにより基板内部で発生した擬
似信シシ黴：ポテンシャル差によって活性層内に混入す
ることはない。なおＰ型基板上にＮ型ウェルを形成する
場合ＶＣも本発明の方法は当然に実施できる。
１だ実用」一基板とエピタキシャル層の比抵抗の１１１
１１み１″？−ぜは１〜数１０Ωｍの範１ｍでは問題に
ならない。
１１み１″？−ぜは１〜数１０Ωｍの範１ｍでは問題に
ならない。
発明の効果
以上のように本発明の固体撮像集子の製造方法によれば
、いわゆるＩＧ処理を施こすことにより、基板内部に欠
陥を発生させ、酸素を欠陥に束縛させることができる。
、いわゆるＩＧ処理を施こすことにより、基板内部に欠
陥を発生させ、酸素を欠陥に束縛させることができる。
その結果、−、Ｈ”’：ｆ！＋Ａ処理による表面拡散酸
素濃度を欠陥発生臨界値以１・−にすることができる。
素濃度を欠陥発生臨界値以１・−にすることができる。
これによって固体撮像装置の白キズの原因である表面欠
陥発生を防止できる。１だＰ型ウェルをエピタキシャル
層内に形成することにより基板の比延４′）’Ｃ分布ム
ラＶζ起因する縦型オーバーフロードレイン動作時にお
ける固定パターンク（１音。
陥発生を防止できる。１だＰ型ウェルをエピタキシャル
層内に形成することにより基板の比延４′）’Ｃ分布ム
ラＶζ起因する縦型オーバーフロードレイン動作時にお
ける固定パターンク（１音。
を防止でき、縦型オーバーフ［ゴードレインイ’：’；
造固体撮像素子の性能を最大限に引き出すことができる
。
造固体撮像素子の性能を最大限に引き出すことができる
。
第１図は縦型オーバーフロードレイン構造固体撮像素子
の概略断面図、第２同Ｃ，ホトダイオード下Ｐ型ウェル
のＶ−ＯＦＤ動作時のボテンシャルプロファイル、第３
図は木発すＪＶＣＪニーで製造さ）７゜た固体撮像、＋
、子の概略断面図である。 ３１・・・・Ｎ型シリコン基板、３２ ・・・・Ｐ型つ
エノペ ３５・ −・Ｎ型エビタギシャルノ１〈。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
の概略断面図、第２同Ｃ，ホトダイオード下Ｐ型ウェル
のＶ−ＯＦＤ動作時のボテンシャルプロファイル、第３
図は木発すＪＶＣＪニーで製造さ）７゜た固体撮像、＋
、子の概略断面図である。 ３１・・・・Ｎ型シリコン基板、３２ ・・・・Ｐ型つ
エノペ ３５・ −・Ｎ型エビタギシャルノ１〈。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (1)
- ＣＺ法に」：る比抵抗１〜数１０Ωｃｍの−・導電型基
板に１０６０℃以上の温度で、希ガス雰囲気中で１時間
以上熱処理する工程と、６００〜ＳＯＯ°０の〃、１１
度で箱ガスあるいは酸素雰囲気中で１０時間以上熱処理
する工程と、１０００℃の温度で希ガスあるいは酸素雰
囲気中で熱処理を行う工程と、ｌ’ｌ！Ｉ ｉｔｅ基板
表面の酸化膜を除去する工程と、１）１１記基板−１−
にｊ）η記基板と同程度の比抵抗のエビタギシャル層を
形成する工程と、前記エビタギシトル層の内に他方；ｊ
’ｌ電型のウェルを形成することを！１に徴とする固体
撮像２（・、子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58175466A JPH0789555B2 (ja) | 1983-09-22 | 1983-09-22 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58175466A JPH0789555B2 (ja) | 1983-09-22 | 1983-09-22 | 固体撮像素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6066857A true JPS6066857A (ja) | 1985-04-17 |
| JPH0789555B2 JPH0789555B2 (ja) | 1995-09-27 |
Family
ID=15996549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58175466A Expired - Lifetime JPH0789555B2 (ja) | 1983-09-22 | 1983-09-22 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789555B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087512A (ja) * | 2008-09-29 | 2010-04-15 | Magnachip Semiconductor Ltd | シリコンウエハ及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5087594A (ja) * | 1973-12-03 | 1975-07-14 | ||
| JPS5766666A (en) * | 1980-10-13 | 1982-04-22 | Matsushita Electronics Corp | Solid state image pickup device |
| JPS58102528A (ja) * | 1981-12-14 | 1983-06-18 | Toshiba Corp | 半導体ウエ−ハの処理方法 |
| JPS58159334A (ja) * | 1982-03-17 | 1983-09-21 | Toshiba Corp | 半導体ウエハの処理方法 |
-
1983
- 1983-09-22 JP JP58175466A patent/JPH0789555B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5087594A (ja) * | 1973-12-03 | 1975-07-14 | ||
| JPS5766666A (en) * | 1980-10-13 | 1982-04-22 | Matsushita Electronics Corp | Solid state image pickup device |
| JPS58102528A (ja) * | 1981-12-14 | 1983-06-18 | Toshiba Corp | 半導体ウエ−ハの処理方法 |
| JPS58159334A (ja) * | 1982-03-17 | 1983-09-21 | Toshiba Corp | 半導体ウエハの処理方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087512A (ja) * | 2008-09-29 | 2010-04-15 | Magnachip Semiconductor Ltd | シリコンウエハ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0789555B2 (ja) | 1995-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3353277B2 (ja) | エピタキシャルウェハの製造方法 | |
| JPS6031231A (ja) | 半導体基体の製造方法 | |
| JPS63174355A (ja) | 半導体デバイス | |
| JPH0469814B2 (ja) | ||
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| JP3203740B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JPH077768B2 (ja) | 半導体装置の製造方法 | |
| JP2734034B2 (ja) | シリコン半導体基板の処理方法 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JPS63164440A (ja) | 半導体装置の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JP2003092301A (ja) | 半導体基板の製造方法及び固体撮像装置の製造方法 | |
| JPS6249629A (ja) | 半導体装置 | |
| JPH0789555B2 (ja) | 固体撮像素子の製造方法 | |
| JP4075602B2 (ja) | Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ | |
| JP2783123B2 (ja) | 半導体基板およびその製造方法 | |
| JPH04293241A (ja) | 半導体基板の製造方法 | |
| JPH0434300B2 (ja) | ||
| JPH0533527B2 (ja) | ||
| JPH03138927A (ja) | 半導体装置の製造方法 | |
| JPS6089916A (ja) | 半導体装置の製造方法 | |
| JPH04254379A (ja) | 固体撮像装置の製法 |