JPS6068709A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPS6068709A JPS6068709A JP17659083A JP17659083A JPS6068709A JP S6068709 A JPS6068709 A JP S6068709A JP 17659083 A JP17659083 A JP 17659083A JP 17659083 A JP17659083 A JP 17659083A JP S6068709 A JPS6068709 A JP S6068709A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistor
- type
- unit
- resistance unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is AC or DC
- G05F1/63—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is AC or DC using variable impedances in series with the load as final control devices
- G05F1/648—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is AC or DC using variable impedances in series with the load as final control devices being plural resistors among which a selection is made
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Analogue/Digital Conversion (AREA)
- Attenuators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は基準電圧発生回路に係わり、特に並何型Ａ／
Ｄ変換器等において入力信号電圧どの比較に用いられる
電圧値の異なる複数の基準電圧を発生する基準電圧発生
回路に関する。
Ｄ変換器等において入力信号電圧どの比較に用いられる
電圧値の異なる複数の基準電圧を発生する基準電圧発生
回路に関する。
［発明の技ｆｌｊ的背景とその問題点］線形量子化Ａ
／′Ｄ変換を並列型Ａ／Ｄ変換器で実現するには、Ｎビ
ット精度の場合２Ｎ−１個の比較器が必要であり、また
これに対応して入力信号電圧との比較のための基準電圧
として入力信号電圧の変化範囲をカバーする電圧を２Ｎ
等分した基準電圧が必要となることは周知である。
／′Ｄ変換を並列型Ａ／Ｄ変換器で実現するには、Ｎビ
ット精度の場合２Ｎ−１個の比較器が必要であり、また
これに対応して入力信号電圧との比較のための基準電圧
として入力信号電圧の変化範囲をカバーする電圧を２Ｎ
等分した基準電圧が必要となることは周知である。
第１図はこのような並列比較型Ａ 、／ Ｄ変換器の基
本構成を示すもので、入力信号電圧は駆動増幅回路１を
介して２Ｎ−１個の比較器２に与えられ、基準電圧発生
回路３が発生ずる基準電圧と比較される。比較器２の車
力は符号化回路４によりＮビットのディジタル符号に変
換され、出力バッファ５を経て出力される。このような
構成ではビット数Ｎが多くなると比較器および基準電圧
の数は指数関数的に増大するので、基準電圧発生回路の
実現法が問題となってくる。
本構成を示すもので、入力信号電圧は駆動増幅回路１を
介して２Ｎ−１個の比較器２に与えられ、基準電圧発生
回路３が発生ずる基準電圧と比較される。比較器２の車
力は符号化回路４によりＮビットのディジタル符号に変
換され、出力バッファ５を経て出力される。このような
構成ではビット数Ｎが多くなると比較器および基準電圧
の数は指数関数的に増大するので、基準電圧発生回路の
実現法が問題となってくる。
すなわち、この種のＡ／Ｄ変換器を集積化するに際し高
速性が要求される場合には通常、バイポーラトランジス
タ素子が使用されるが、その場合比較器内でバッファア
ンプどして用いられるエミッタフォロワの入力ベース電
流（１０）は基準電圧発生回路である抵抗チェーンから
供給される。
速性が要求される場合には通常、バイポーラトランジス
タ素子が使用されるが、その場合比較器内でバッファア
ンプどして用いられるエミッタフォロワの入力ベース電
流（１０）は基準電圧発生回路である抵抗チェーンから
供給される。
この場合、一つのバッファアンプの入力ベース電流１０
は微少であるが、全体では（２Ｎ−１）ｉｏとなる。従
ってＮが大きくなると、このベース電流は無視できず基
準電圧発生回路の各抵抗に流れる電流が不均一になるこ
とにより、各基準電圧が正しく２ 等分されなくなって
しまう。このため、実際には基準電圧発生回路の抵抗チ
ェーンをＡｊ（アルミニウム）のような低抵抗材料で形
成して、（２Ｎ−１）ｉｏの電流を無視できる程度の大
電流を流すという方法がとられていた。
は微少であるが、全体では（２Ｎ−１）ｉｏとなる。従
ってＮが大きくなると、このベース電流は無視できず基
準電圧発生回路の各抵抗に流れる電流が不均一になるこ
とにより、各基準電圧が正しく２ 等分されなくなって
しまう。このため、実際には基準電圧発生回路の抵抗チ
ェーンをＡｊ（アルミニウム）のような低抵抗材料で形
成して、（２Ｎ−１）ｉｏの電流を無視できる程度の大
電流を流すという方法がとられていた。
第２図はこのような基準電圧発生回路を用いて第１図の
Ａ／Ｄ変換器を１チツプ集積回路で構成した例を示すも
ので、６ａ、６ｂはそれぞれ高圧側、低圧側の電圧印加
端子、７はＡ１による抵抗チェーン、８は同じ＜ＡＩに
よるつなぎ配線であり、これらにより基準電圧発生回路
３が構成されている。９は第１図の比較器２．符号化回
路４゜出力バッファ６を含む回路部である。ビット数Ｎ
が大きい場合（例えばＮ＝８〜１０）、基準電圧発生回
路を単純に一本の抵抗チェーンで構成するとチップが長
方形となり実装上不都合なため、第２図に示すように回
路ｆｇ９を数ブロック（図では８ブロツク）に分けてい
る。そして、これに伴い抵抗チェーン７をつなぎ配線部
８を介して全体とて蛇行パターンとなるように直列接続
している。
Ａ／Ｄ変換器を１チツプ集積回路で構成した例を示すも
ので、６ａ、６ｂはそれぞれ高圧側、低圧側の電圧印加
端子、７はＡ１による抵抗チェーン、８は同じ＜ＡＩに
よるつなぎ配線であり、これらにより基準電圧発生回路
３が構成されている。９は第１図の比較器２．符号化回
路４゜出力バッファ６を含む回路部である。ビット数Ｎ
が大きい場合（例えばＮ＝８〜１０）、基準電圧発生回
路を単純に一本の抵抗チェーンで構成するとチップが長
方形となり実装上不都合なため、第２図に示すように回
路ｆｇ９を数ブロック（図では８ブロツク）に分けてい
る。そして、これに伴い抵抗チェーン７をつなぎ配線部
８を介して全体とて蛇行パターンとなるように直列接続
している。
第３図は抵抗チェーン７と回路部９に含まれる比較器２
内の人力バッファ（エミッタフォロワ）の入力ベース電
流との関係を示したものであり、抵抗チェーン７のベー
ス接続点間の間隔１が等しく設定され、この間に前記端
子６ａ、６ｂ間に印加される電圧を２Ｎ 等分した電圧
がそれぞれ生じるようになっている。
内の人力バッファ（エミッタフォロワ）の入力ベース電
流との関係を示したものであり、抵抗チェーン７のベー
ス接続点間の間隔１が等しく設定され、この間に前記端
子６ａ、６ｂ間に印加される電圧を２Ｎ 等分した電圧
がそれぞれ生じるようになっている。
しかしながら、このような集積化Ａ／Ｄ変換器を低寵に
実現づべくプラスチックパリケージに実装した場合には
、水分の浸透によりＡ１の腐蝕が発生して抵抗チェーン
７の抵抗値の不均一が生し易く、その結果基準電圧の間
隔が不均等となってＡ／Ｄ変換ｔａ度が低下してしまう
という問題があった。
実現づべくプラスチックパリケージに実装した場合には
、水分の浸透によりＡ１の腐蝕が発生して抵抗チェーン
７の抵抗値の不均一が生し易く、その結果基準電圧の間
隔が不均等となってＡ／Ｄ変換ｔａ度が低下してしまう
という問題があった。
［発明の目的］
この発明の目的は、抵抗チェーンに大電流を流′ すこ
とができ、しかも使用材料の腐蝕等に対して安定な基準
電圧を得ることができ、さらに実装上スペースファクタ
の良好な基準電圧発生回路を提供づ−ることにある。
とができ、しかも使用材料の腐蝕等に対して安定な基準
電圧を得ることができ、さらに実装上スペースファクタ
の良好な基準電圧発生回路を提供づ−ることにある。
「発明の概要］
この発明は、一端側につなぎ配線部Ｈｎる第１梗の抵抗
ユニットとつなぎ配線部を含まない第２種の抵抗ユニッ
トとを全体としてつなぎ配線部の位置で折れ曲がる蛇行
パターンとなるように直列接続し、各抵抗ユニツ１−に
設けられたタップからそれぞれ基準電圧を発生ずる基準
電圧発生回路において、第１種の抵抗ユニットのつなぎ
配線部を除く部分および第１種の抵抗ユニツ１〜を比較
的高抵抗の集中抵抗と比較的低抵抗の接続導体との直列
回路と、この直列回路の両端を短絡する比較的低抵抗の
短絡導体とにより構成するとともに、第１種の抵抗ユニ
ットのつなぎ配線部を含む全抵抗値と第２種の抵抗ユニ
ッ１〜の全抵抗値とを等しくしたことを特徴としている
。
ユニットとつなぎ配線部を含まない第２種の抵抗ユニッ
トとを全体としてつなぎ配線部の位置で折れ曲がる蛇行
パターンとなるように直列接続し、各抵抗ユニツ１−に
設けられたタップからそれぞれ基準電圧を発生ずる基準
電圧発生回路において、第１種の抵抗ユニットのつなぎ
配線部を除く部分および第１種の抵抗ユニツ１〜を比較
的高抵抗の集中抵抗と比較的低抵抗の接続導体との直列
回路と、この直列回路の両端を短絡する比較的低抵抗の
短絡導体とにより構成するとともに、第１種の抵抗ユニ
ットのつなぎ配線部を含む全抵抗値と第２種の抵抗ユニ
ッ１〜の全抵抗値とを等しくしたことを特徴としている
。
すなわら、高抵抗の集中抵抗を（Ｉｌ用づることにより
Ａ１のような腐蝕し易い低抵抗材料の使用を憧力少なく
しつつ、抵抗チェーン全体の抵抗値を小さくして大電流
を流せるようにした上で、第１種の抵抗ユニットの全抵
抗値と第２種の抵抗ユニットの全抵抗値とを等しくする
ようにしたものである。第１種Ｊ３よび第２種の抵抗ユ
ニツ１〜の全抵抗値を等しくすることは、例えば第１種
の抵抗ユニットにおける短絡導体の線幅を第２種の抵抗
ユニッ１〜における短絡導体の線幅より大きくすること
で達成できる。
Ａ１のような腐蝕し易い低抵抗材料の使用を憧力少なく
しつつ、抵抗チェーン全体の抵抗値を小さくして大電流
を流せるようにした上で、第１種の抵抗ユニットの全抵
抗値と第２種の抵抗ユニットの全抵抗値とを等しくする
ようにしたものである。第１種Ｊ３よび第２種の抵抗ユ
ニツ１〜の全抵抗値を等しくすることは、例えば第１種
の抵抗ユニットにおける短絡導体の線幅を第２種の抵抗
ユニッ１〜における短絡導体の線幅より大きくすること
で達成できる。
［発明の効果］
この発明によれば、高抵抗である集中抵抗を併用した構
造でありながらも、低抵抗の短絡導体の使用により抵抗
ヂエーン全１体の抵抗値を低くできるので、抵抗ユニッ
トの直列接続からなる抵抗チェーンに大電流を流すこと
が可能となる。従って、基準電圧発生回路の後段回路に
流れる電流の影響により基１ＩＩ−電圧の間隔が不均等
になることがなく、抵抗チェーンの両端に印加される１
圧を正しく等分した基準電圧を１９ることが可能どなる
。
造でありながらも、低抵抗の短絡導体の使用により抵抗
ヂエーン全１体の抵抗値を低くできるので、抵抗ユニッ
トの直列接続からなる抵抗チェーンに大電流を流すこと
が可能となる。従って、基準電圧発生回路の後段回路に
流れる電流の影響により基１ＩＩ−電圧の間隔が不均等
になることがなく、抵抗チェーンの両端に印加される１
圧を正しく等分した基準電圧を１９ることが可能どなる
。
また、高抵抗からなる集中抵抗のＯｆ用によりＡＩ等の
腐蝕し易い低抵抗材料の使用量バ減るので、その分だけ
腐蝕の影響による抵抗チェーンの抵抗値の不均一の発生
が少なくなり、基＊電圧の経年変化を防止することがで
きる。
腐蝕し易い低抵抗材料の使用量バ減るので、その分だけ
腐蝕の影響による抵抗チェーンの抵抗値の不均一の発生
が少なくなり、基＊電圧の経年変化を防止することがで
きる。
さらに、つなぎ配線部の抵抗値を高抵抗の集中抵抗によ
り補償することが可能なためつなぎ配線部の線幅を細く
でき、スペースファクタの向上を図ることができるとい
う利点もある。
り補償することが可能なためつなぎ配線部の線幅を細く
でき、スペースファクタの向上を図ることができるとい
う利点もある。
〔発明の実施例］
第４図（ａ）（ｂ）はこの発明の一実施例に係わる基準
電圧発生回路における抵抗チェーンで用いる２種の抵抗
ユニットの構成を示すものである。
電圧発生回路における抵抗チェーンで用いる２種の抵抗
ユニットの構成を示すものである。
まず、第４図（ａ）に示す第１種の抵抗ユニット１０に
おいて、１１は例えばモリブデン・シリサイドのような
比較的高抵抗の材料からなる集中抵抗であり、例えｆ、
ｆＡＩからなる比較的低抵抗の接続導体１２を介して複
数個（図の例では８個）直列に接続されている。但し、
後述するようにつなぎ配線部に隣接する最下端部の集中
抵抗１１′たけは、他の集中抵抗１１より若干抵抗値が
低くなっている。以下、集中抵抗１１の抵抗値をｒとし
、集中抵抗１１′の抵抗値をｒ−δとり−る。この集中
抵抗１１．１１′と接続導体１２の直列回路の両端は、
接続導体１２と同様な比較的低抵抗の知略導体１３によ
つ−Ｕ ｙｒｉ格されている。なお、この例ｒ ｌ’ｃ
ｌ：短絡導体１３の中間部に集中抵抗１４が挿入されて
いる。そして、この短絡導体１３の一端側に比較的低抵
抗のつなぎ配線部１５が一体的に設けられている。
おいて、１１は例えばモリブデン・シリサイドのような
比較的高抵抗の材料からなる集中抵抗であり、例えｆ、
ｆＡＩからなる比較的低抵抗の接続導体１２を介して複
数個（図の例では８個）直列に接続されている。但し、
後述するようにつなぎ配線部に隣接する最下端部の集中
抵抗１１′たけは、他の集中抵抗１１より若干抵抗値が
低くなっている。以下、集中抵抗１１の抵抗値をｒとし
、集中抵抗１１′の抵抗値をｒ−δとり−る。この集中
抵抗１１．１１′と接続導体１２の直列回路の両端は、
接続導体１２と同様な比較的低抵抗の知略導体１３によ
つ−Ｕ ｙｒｉ格されている。なお、この例ｒ ｌ’ｃ
ｌ：短絡導体１３の中間部に集中抵抗１４が挿入されて
いる。そして、この短絡導体１３の一端側に比較的低抵
抗のつなぎ配線部１５が一体的に設けられている。
一方、第４図（ｂ）に示す第２種の抵抗ユニット２０は
第１種の抵抗ユニット１０とほぼ同様に比較的高抵抗の
８個の集中抵抗２１を比較的低抵抗の接続Ｓ体２２によ
って直列接続し、この直列回路の両端を中間部に集中抵
抗２４を挿入した比較的低抵抗の短絡導体２３によって
短絡した構成となっている。但し、この第２種の抵抗ユ
ニツ１〜２０においては、つなぎ配線部はなく、また集
中抵抗２２の抵抗値は全て等しくなっている。
第１種の抵抗ユニット１０とほぼ同様に比較的高抵抗の
８個の集中抵抗２１を比較的低抵抗の接続Ｓ体２２によ
って直列接続し、この直列回路の両端を中間部に集中抵
抗２４を挿入した比較的低抵抗の短絡導体２３によって
短絡した構成となっている。但し、この第２種の抵抗ユ
ニツ１〜２０においては、つなぎ配線部はなく、また集
中抵抗２２の抵抗値は全て等しくなっている。
そして、第１種および第２種の抵抗コニツ１−１０．２
０の各接続導体１２．２２にタップＰ１〜Ｐ７が設けら
れ、さらに第１種の抵抗ユニット１０においてはつなぎ
配線部１５の端部に、また第２種の抵抗ユニット２０に
おいては短絡導体２４の端部に残りの１つのタップＰ８
がそれぞれ設けられている。これらのタップｌ） ｌ〜
Ｐ８は第１図に示すようなＡ／Ｄ変換器を構成する場合
を例にとれば、比較器２以降の回路部９に接続される。
０の各接続導体１２．２２にタップＰ１〜Ｐ７が設けら
れ、さらに第１種の抵抗ユニット１０においてはつなぎ
配線部１５の端部に、また第２種の抵抗ユニット２０に
おいては短絡導体２４の端部に残りの１つのタップＰ８
がそれぞれ設けられている。これらのタップｌ） ｌ〜
Ｐ８は第１図に示すようなＡ／Ｄ変換器を構成する場合
を例にとれば、比較器２以降の回路部９に接続される。
第１種の抵抗ユニツｈ １０ 、第２種の抵抗ユニット
２０をそれぞれ第５図＜ａ）、（ｂ）に示すようなシン
ボルで表わし、これらを全体としてつなぎ配線部１５の
位置で折れ曲がる蛇行パターンとなるように直列接続し
て抵抗チェーンを構成した基準電圧発生回路を、第２図
と同様に回路部９とともに１チツプの集積回路に組込ん
だ一例を第６図に承り。第６図において第２図と相対応
する部分には同一符号を付しである。すなわち、第６図
においては第１種の抵抗ユニット１０を１ユニツト、第
２種の抵抗ユニット２０を３ユニツ１〜用いて１つの列
を形成し、これらを第１種の抵抗ユニット１０を間に挟
んで８列接続するとともに、蛇行パターンの間に８ブロ
ツクに分割された回路部９を配置している。この場合、
抵抗チェーンの総タップ数、すなわち発生する基準電圧
の数は８Ｘ４Ｘ８＝２５６個であり、Ａ／Ｄ変換器とし
ての精度（変換ビット数〉はＮ＝８であるが、Ｎの値が
異なる場合でも同様な構成が可能であることは勿論であ
る。
２０をそれぞれ第５図＜ａ）、（ｂ）に示すようなシン
ボルで表わし、これらを全体としてつなぎ配線部１５の
位置で折れ曲がる蛇行パターンとなるように直列接続し
て抵抗チェーンを構成した基準電圧発生回路を、第２図
と同様に回路部９とともに１チツプの集積回路に組込ん
だ一例を第６図に承り。第６図において第２図と相対応
する部分には同一符号を付しである。すなわち、第６図
においては第１種の抵抗ユニット１０を１ユニツト、第
２種の抵抗ユニット２０を３ユニツ１〜用いて１つの列
を形成し、これらを第１種の抵抗ユニット１０を間に挟
んで８列接続するとともに、蛇行パターンの間に８ブロ
ツクに分割された回路部９を配置している。この場合、
抵抗チェーンの総タップ数、すなわち発生する基準電圧
の数は８Ｘ４Ｘ８＝２５６個であり、Ａ／Ｄ変換器とし
ての精度（変換ビット数〉はＮ＝８であるが、Ｎの値が
異なる場合でも同様な構成が可能であることは勿論であ
る。
このように構成することにより、基準電圧発生回路から
正しく２′１等分された基準電圧を得ることができる。
正しく２′１等分された基準電圧を得ることができる。
この基準電圧の等分化の条件について説明すると、次の
通りである。
通りである。
すなわち、第４図において、（ａ“）の第１種の抵抗ユ
ニツ１−１０のつなぎ配線部１５を含めた両端△１．Ａ
２間の全抵抗値Ｒａと（ｂ）の第２種の抵抗ユニット２
０の両端８１．８２間の全抵抗値Ｒｂとを等しく設定す
る。これには第１種の抵抗ユニッ１〜１０におけるっな
ぎ（ｉ＋！線部１５による抵抗値の増ｈａ分を補うべく
、例えば第１種の抵抗ユニット１０における短絡導体１
３０線幅を第２種の抵抗ユニッ１〜２０におりる短絡導
体２３の線幅よりも大きくとればよい。この場合、集中
抵抗１１′の抵抗＋ａ ｒ−δは暫定的に決めておき、
Ｒａ＝Ｒｂとなるように短絡導体１３．２３の線幅を決
定する。短絡導体１３および集中抵抗１４に流れる電流
は集中抵抗１１−に流れる電流に比べ少なくとも８倍以
上と十分大きく、Ａ１．Ａ２間の電圧は抵抗値Ｒａと短
絡導体１３および集中抵抗１４を流れる電流の積でほぼ
決まるから、集中抵抗１１−の抵抗値ｒ−δを暫定的に
決めておいても大きな誤差とはならない。このようにＲ
ａ＝Ｒｂとなるように短絡導体１３．２３の線幅を決定
すると、第６図における抵抗チェーンの両端子６ａ、６
ｂ間に印加された電圧は３２Ｒａ（Ｒ１＋）の抵抗によ
って３２個に均等に分割されることになる。
ニツ１−１０のつなぎ配線部１５を含めた両端△１．Ａ
２間の全抵抗値Ｒａと（ｂ）の第２種の抵抗ユニット２
０の両端８１．８２間の全抵抗値Ｒｂとを等しく設定す
る。これには第１種の抵抗ユニッ１〜１０におけるっな
ぎ（ｉ＋！線部１５による抵抗値の増ｈａ分を補うべく
、例えば第１種の抵抗ユニット１０における短絡導体１
３０線幅を第２種の抵抗ユニッ１〜２０におりる短絡導
体２３の線幅よりも大きくとればよい。この場合、集中
抵抗１１′の抵抗＋ａ ｒ−δは暫定的に決めておき、
Ｒａ＝Ｒｂとなるように短絡導体１３．２３の線幅を決
定する。短絡導体１３および集中抵抗１４に流れる電流
は集中抵抗１１−に流れる電流に比べ少なくとも８倍以
上と十分大きく、Ａ１．Ａ２間の電圧は抵抗値Ｒａと短
絡導体１３および集中抵抗１４を流れる電流の積でほぼ
決まるから、集中抵抗１１−の抵抗値ｒ−δを暫定的に
決めておいても大きな誤差とはならない。このようにＲ
ａ＝Ｒｂとなるように短絡導体１３．２３の線幅を決定
すると、第６図における抵抗チェーンの両端子６ａ、６
ｂ間に印加された電圧は３２Ｒａ（Ｒ１＋）の抵抗によ
って３２個に均等に分割されることになる。
一方、第１１！および第２種の各抵抗ユニツ１〜１０．
２０内においてその各両端ＡＩ 、Ａ２間Ｊ３よひ３１
．３２間の電圧を均等に分割するには、次のようにすれ
ばよい。まず、第２１の抵抗ユニット２０については接
続導体２２の中点と短絡導体２３の端部からタップＰ１
〜Ｐ８を取出すことで、Ｂｌ 、８２間の電圧を正しく
８等分した電圧が容易に得られる。これに対し、第１伸
の抵抗ユニット１０ではタップＰ７．Ｐ８間につなぎ配
線部１５があるので、先に暫定的に決めた集中抵抗１１
−の抵抗値ｒ−δのδの値を調整することによって、タ
ップＰ７．Ｐ８間の電位差を他のタップ間の電位差と等
しくする。これはつなぎ配線部１５での電圧降下分を集
中抵抗１１−により補正することにほかならない。
２０内においてその各両端ＡＩ 、Ａ２間Ｊ３よひ３１
．３２間の電圧を均等に分割するには、次のようにすれ
ばよい。まず、第２１の抵抗ユニット２０については接
続導体２２の中点と短絡導体２３の端部からタップＰ１
〜Ｐ８を取出すことで、Ｂｌ 、８２間の電圧を正しく
８等分した電圧が容易に得られる。これに対し、第１伸
の抵抗ユニット１０ではタップＰ７．Ｐ８間につなぎ配
線部１５があるので、先に暫定的に決めた集中抵抗１１
−の抵抗値ｒ−δのδの値を調整することによって、タ
ップＰ７．Ｐ８間の電位差を他のタップ間の電位差と等
しくする。これはつなぎ配線部１５での電圧降下分を集
中抵抗１１−により補正することにほかならない。
以上のように構成することにより、全ての抵抗ユニツｌ
−においてその両端電圧を８等分した電圧を）ｑること
が可能となり、抵抗チェーン全体としては３２×８等分
、すなわち２８等分した電圧を得ることが可能である。
−においてその両端電圧を８等分した電圧を）ｑること
が可能となり、抵抗チェーン全体としては３２×８等分
、すなわち２８等分した電圧を得ることが可能である。
この場合、集中抵抗の併用によりＡ１等の低抵抗材料の
腐蝕や製造上の膜厚変動に対しても各基準電圧の間隔を
均一に保つことが容易であり、しかも短絡導体の使用に
よって抵抗チェーン全体の抵抗値を低く保ち大電流を流
１ことができるため、例えば第３図にお【プる回路部９
内の入力バッファとしてのエミッタフォロワの入力ヘー
ス電流の影響も少なくすることができる。
腐蝕や製造上の膜厚変動に対しても各基準電圧の間隔を
均一に保つことが容易であり、しかも短絡導体の使用に
よって抵抗チェーン全体の抵抗値を低く保ち大電流を流
１ことができるため、例えば第３図にお【プる回路部９
内の入力バッファとしてのエミッタフォロワの入力ヘー
ス電流の影響も少なくすることができる。
また、つなぎ配線部の抵抗による電圧時十分を補償する
ことが容易であることから、′つなぎ配線部の線幅を小
さくしてスペースファクタの向上を図ることが可能とな
る。なお、第６図において第２種の抵抗ユニツ（−間を
接続するつなぎ配線については極めて短距離であるため
、この抵抗弁の影響は（工とんど無視づることかできる
。
ことが容易であることから、′つなぎ配線部の線幅を小
さくしてスペースファクタの向上を図ることが可能とな
る。なお、第６図において第２種の抵抗ユニツ（−間を
接続するつなぎ配線については極めて短距離であるため
、この抵抗弁の影響は（工とんど無視づることかできる
。
この発明は上記実施例に限定されるものではなく、例え
ば抵抗チェーンを構成する抵抗ユニツｉ・の配置パター
ンは第７図に示すようにつなぎ配線部がチップの中央に
位置する形であってもよい。
ば抵抗チェーンを構成する抵抗ユニツｉ・の配置パター
ンは第７図に示すようにつなぎ配線部がチップの中央に
位置する形であってもよい。
この場合、回路部は上下方向にも分割されることになる
。
。
第４図における短絡導体１３．２３の途中に挿入された
集中抵抗１４．２４の抵抗値は必ずしも他の集中抵抗の
抵抗値ｒと等しい必要はなく、また集中抵抗１１．１１
”、２１等の抵抗値がさほど大きくない場合は、前記δ
の値を大きくとることでこれらの集中抵抗１４．２４を
省略することもできる。
集中抵抗１４．２４の抵抗値は必ずしも他の集中抵抗の
抵抗値ｒと等しい必要はなく、また集中抵抗１１．１１
”、２１等の抵抗値がさほど大きくない場合は、前記δ
の値を大きくとることでこれらの集中抵抗１４．２４を
省略することもできる。
さらに接続導体や短絡導体の材料はＡ１以外のものでも
よいことは勿論であり、要するに集中抵抗よりも低抵抗
の材料であればよい。なお、集中抵抗とはこれらの接続
導体や短絡導体に分布定数的に存在する奇生抵抗に対応
させて使用した用語であり、これらの抵抗より高抵抗の
ものを全て含むものである。
よいことは勿論であり、要するに集中抵抗よりも低抵抗
の材料であればよい。なお、集中抵抗とはこれらの接続
導体や短絡導体に分布定数的に存在する奇生抵抗に対応
させて使用した用語であり、これらの抵抗より高抵抗の
ものを全て含むものである。
第１図は並列型Ａ／Ｄ変換器の基本構成を示す図、第２
図はこのＡ／Ｄ変換器を集積化した一例を示す図、第３
図はその問題点を説明するための図、第４図（ａ）（ｂ
）はこの発明の一実施例に係わる基準電圧発生回路にお
【Ｊる抵抗チェーンを構成する２種の抵抗ユニツ１〜の
構成を示す図、第５図（ａ）（ｂ）はこれら２種の抵抗
ユニットのシンボルを示す図、第６図Ｊシよび第７図は
この発・明の基Ｑ−電圧発生回路を含めてＡ／Ｄ変換器
を集積化した例を示す図である。 ３・・・基準電圧発生回路、６ａ、６ｂ・・・電圧印加
端子、７・・・抵抗チェーン、９・・・回路部、１０・
・・第１種の抵抗ユニツ１〜．２０・・・第２種の抵抗
ユニット、１１．１１−．２１．・・・集中抵抗、１２
．２２・・・接続導体、１３．２３・・・短Ｉ８導体、
１４，２４・・・集中抵抗、１５・・・つなぎ配線部、
Ｐ１〜Ｐ８・・・タップ◎ 出願人代理人 弁理士 鈴江武彦
図はこのＡ／Ｄ変換器を集積化した一例を示す図、第３
図はその問題点を説明するための図、第４図（ａ）（ｂ
）はこの発明の一実施例に係わる基準電圧発生回路にお
【Ｊる抵抗チェーンを構成する２種の抵抗ユニツ１〜の
構成を示す図、第５図（ａ）（ｂ）はこれら２種の抵抗
ユニットのシンボルを示す図、第６図Ｊシよび第７図は
この発・明の基Ｑ−電圧発生回路を含めてＡ／Ｄ変換器
を集積化した例を示す図である。 ３・・・基準電圧発生回路、６ａ、６ｂ・・・電圧印加
端子、７・・・抵抗チェーン、９・・・回路部、１０・
・・第１種の抵抗ユニツ１〜．２０・・・第２種の抵抗
ユニット、１１．１１−．２１．・・・集中抵抗、１２
．２２・・・接続導体、１３．２３・・・短Ｉ８導体、
１４，２４・・・集中抵抗、１５・・・つなぎ配線部、
Ｐ１〜Ｐ８・・・タップ◎ 出願人代理人 弁理士 鈴江武彦
Claims (4)
- （１）一端側につなぎ配線部を有する第１種の抵抗ユニ
ツ１〜とつなぎ配線部を含まない第２種の抵抗ユニツ１
〜とを全体として前記つなぎ配線部の位置で折れ曲がる
蛇行パターンとなるにうに直列接続し、各抵抗ユニット
に設けられたタップから電圧値の異なる基準電圧を発生
する基準電圧発生回路において、前記第１種の抵抗ユニ
ットのつなぎ配線部を除く部分と第２種の抵抗ユニット
を比較的高抵抗の集中抵抗と比較的低抵抗の接続導体と
の直列回路と、この直列回路の両端を集中抵抗を介して
短絡する比較的低抵抗の短絡導体とにより構成するとと
もに、前記第１種の抵抗ユニツ１−のつなぎ配線部を含
む全抵抗値と前記第２種の抵抗ユニットの全抵抗値とを
等しくしたことを特徴とする基準電圧発生回路。 - （２）第１種の抵抗ユニットにおける短絡導体の線幅を
第２種の抵抗ユニツ１へにおける短絡導体の線幅より大
きくすることにより、第１種の抵抗ユニッｉ−のつなぎ
配線部を含む全抵抗値と第２種の抵抗ユニットの全抵抗
値とを等しくしたことを特徴とする特許請求の範囲第１
項記載の基準電圧発生回路。 - （３）第１種の抵抗ユニットにおけるつなぎ配線部に隣
接する集中抵抗の抵抗値を他の集中抵抗の抵抗値より小
さくしたことを特徴とする特許請求の範囲第１項記載の
基準電圧発生回路。 - （４）第１種の抵抗ユニツｌ−における短絡導体の線幅
を第２種の抵抗ユニットにおける短絡導体の線幅より大
きくし、かつ第１種の抵抗ユニットにおけるつなぎ配線
部に隣接する集中抵抗の抵抗値を他の集中抵抗の抵抗値
より小さくしたことを特徴とする特許請求の範囲第１項
記載の基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17659083A JPS6068709A (ja) | 1983-09-24 | 1983-09-24 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17659083A JPS6068709A (ja) | 1983-09-24 | 1983-09-24 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6068709A true JPS6068709A (ja) | 1985-04-19 |
Family
ID=16016221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17659083A Pending JPS6068709A (ja) | 1983-09-24 | 1983-09-24 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068709A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6333929A (ja) * | 1986-07-29 | 1988-02-13 | Mitsubishi Electric Corp | Ａ／ｄコンバ−タ |
| JPH02125530A (ja) * | 1988-11-04 | 1990-05-14 | Sony Corp | Ａｄ変換回路 |
| JPH02126725A (ja) * | 1988-11-07 | 1990-05-15 | Sony Corp | Ａｄ変換回路 |
| JPH02128524A (ja) * | 1988-11-09 | 1990-05-16 | Sony Corp | Ａｄ変換回路 |
-
1983
- 1983-09-24 JP JP17659083A patent/JPS6068709A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6333929A (ja) * | 1986-07-29 | 1988-02-13 | Mitsubishi Electric Corp | Ａ／ｄコンバ−タ |
| JPH02125530A (ja) * | 1988-11-04 | 1990-05-14 | Sony Corp | Ａｄ変換回路 |
| JPH02126725A (ja) * | 1988-11-07 | 1990-05-15 | Sony Corp | Ａｄ変換回路 |
| JPH02128524A (ja) * | 1988-11-09 | 1990-05-16 | Sony Corp | Ａｄ変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7903013B2 (en) | Semiconductor device | |
| US4447747A (en) | Waveform generating apparatus | |
| JPS61210723A (ja) | デジタル‐アナログ変換器 | |
| US4055773A (en) | Multistage electrical ladder for decrementing a signal into a plurality of weighted signals | |
| CN1346492A (zh) | 对磁电阻存储器中单元电阻估值的装置 | |
| US3890610A (en) | High-precision digital-to-analog converters | |
| JP2944442B2 (ja) | ディジタルアナログ変換器 | |
| JPH0319730B2 (ja) | ||
| JP3238573B2 (ja) | エンコーダー | |
| US4633219A (en) | Integrable analog-to-digital converter | |
| JP4125602B2 (ja) | 集積回路のための改良された反復セル整合法 | |
| KR900008046B1 (ko) | 비교기 | |
| JPH06268523A (ja) | Ｄ／ａ変換器 | |
| JP3028420B2 (ja) | 半導体集積装置 | |
| JPH0530072B2 (ja) | ||
| JP2829846B2 (ja) | 分離形成された電圧分配用の抵抗領域を有するディジタル／アナログ変換器 | |
| JP2735712B2 (ja) | ディジタル・アナログ変換器 | |
| JPS6022675Y2 (ja) | Ａｄ変換器 | |
| US6466152B2 (en) | Resistor cascade for forming electrical reference quantities and analog/digital converter | |
| JPH0786949A (ja) | デジタル・アナログ変換器 | |
| JPS58133031A (ja) | Ｄａ変換回路 | |
| JP3618893B2 (ja) | 抵抗網、抵抗網を用いた参照電圧発生回路及びこれらを用いたａ／ｄコンバータ | |
| US7737817B2 (en) | Resistor network such as a resistor ladder network and a method for manufacturing such a resistor network | |
| JPH04315062A (ja) | 抵抗体の抵抗値測定方法 | |
| JP2605874B2 (ja) | Ｄ―ａ変換器 |