JPS6333929A - Ａ／ｄコンバ−タ - Google Patents
Ａ／ｄコンバ−タInfo
- Publication number
- JPS6333929A JPS6333929A JP61179530A JP17953086A JPS6333929A JP S6333929 A JPS6333929 A JP S6333929A JP 61179530 A JP61179530 A JP 61179530A JP 17953086 A JP17953086 A JP 17953086A JP S6333929 A JPS6333929 A JP S6333929A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- comparators
- power supply
- comparator
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ａ／Ｄコンバータに関するものである。
従来より、この種のＡ／Ｄコンバータとして、第２図に
示すような８ビツトフラツシユＡ／Ｄコンバータがある
。第３図は、このＡ／Ｄコンバータの比較器列を示す図
であり、本実施例においては４列に折り返している。同
図において、Ａ、Ｂ。
示すような８ビツトフラツシユＡ／Ｄコンバータがある
。第３図は、このＡ／Ｄコンバータの比較器列を示す図
であり、本実施例においては４列に折り返している。同
図において、Ａ、Ｂ。
Ｃ，Ｄは各比較器列を示し、１，６４，６５．１２８゜
１２９．１９２，１９３，２５６は各比較器列の両端の
比較器を示す。第２図において、Ｌは各比較器に基準タ
ップ電圧を供給するラダー回路を構成するラダー抵抗の
レイアウトである。即ち、所定基準電圧を分割して、低
い電圧から順に比較器１〜２５６へ基準タップ電圧を与
えるように構成されている。また、同図において、ＧＮ
ＤおよびＶＤＤは各比較器への電源供給通路をなすグラ
ンドラインおよび電源ラインのレイアウトである。
１２９．１９２，１９３，２５６は各比較器列の両端の
比較器を示す。第２図において、Ｌは各比較器に基準タ
ップ電圧を供給するラダー回路を構成するラダー抵抗の
レイアウトである。即ち、所定基準電圧を分割して、低
い電圧から順に比較器１〜２５６へ基準タップ電圧を与
えるように構成されている。また、同図において、ＧＮ
ＤおよびＶＤＤは各比較器への電源供給通路をなすグラ
ンドラインおよび電源ラインのレイアウトである。
このように構成されたＡ／Ｄコンバータにおいては、各
比較器がラダー回路りによってつくられる基準タップ電
圧と入力電圧とを同時に比較し、その結果よりデジタル
コードに変換する。
比較器がラダー回路りによってつくられる基準タップ電
圧と入力電圧とを同時に比較し、その結果よりデジタル
コードに変換する。
これと同タイプのＡ／Ｄコンバータとしては、シーモス
（Ｔｏｓｈｉｒｏ Ｔｓｕｋａｄａ他、’ ＣＭＯＳ
８ｂ ２５ＭＨｚＦｌａｓｈ ＡＤＣ” ｌ５ＳＣＣダ
イジエスト、１９８５ ＷＡＭ２．７）がある。
（Ｔｏｓｈｉｒｏ Ｔｓｕｋａｄａ他、’ ＣＭＯＳ
８ｂ ２５ＭＨｚＦｌａｓｈ ＡＤＣ” ｌ５ＳＣＣダ
イジエスト、１９８５ ＷＡＭ２．７）がある。
しかしながら、第２図に示したような従来のＡ／Ｄコン
バータによると、そのグランドラインＧＮＤおよび電源
ラインＶＤＤが比較器列の折り返し部で分岐しているた
め、その電位分布が不規則になり、この不規則な電位で
作動する各比較器は各々異なった特性を示し、特に比較
器列の折り返し部での隣接した比較器間は特性が大きく
ことなり（例えば、６４と６５．１２８と１２９，１９
２と１９３の各隣接比較器間）、Ａ／Ｄコンバータ全体
として直線性を損なうという問題があった。
バータによると、そのグランドラインＧＮＤおよび電源
ラインＶＤＤが比較器列の折り返し部で分岐しているた
め、その電位分布が不規則になり、この不規則な電位で
作動する各比較器は各々異なった特性を示し、特に比較
器列の折り返し部での隣接した比較器間は特性が大きく
ことなり（例えば、６４と６５．１２８と１２９，１９
２と１９３の各隣接比較器間）、Ａ／Ｄコンバータ全体
として直線性を損なうという問題があった。
本発明はこのような問題点に鑑みてなされたもので、そ
の目的とするところは、直線性の良いＡ／Ｄコンバータ
を得ることにある。
の目的とするところは、直線性の良いＡ／Ｄコンバータ
を得ることにある。
このような目的を達成するために本発明は、列状に配置
された各比較器への電源供給ラインと接地ラインとを並
行にレイアウトしたものである。
された各比較器への電源供給ラインと接地ラインとを並
行にレイアウトしたものである。
したがってこの発明によれば、列状に配置された比較器
に沿って、その電位分布が連続的に浮き上がる、あるい
は連続的に下がる形となる。
に沿って、その電位分布が連続的に浮き上がる、あるい
は連続的に下がる形となる。
以下、本発明に係るＡ／Ｄコンバータについて説明する
。第１図は、このＡ／Ｄコンバータの一実施例を示す電
源ラインおよびグランドラインのレイアウト図である。
。第１図は、このＡ／Ｄコンバータの一実施例を示す電
源ラインおよびグランドラインのレイアウト図である。
図中、第２図および第３図と同一符号は同一構成要素を
示しその説明は省略する。すなわち、本実施例において
は、グランドラインＧＮＤおよび電源ラインＶＤＤを各
比較器列Ａ、Ｂ、Ｃ，Ｄの折り返し部において分岐せず
、ラダー回路りと平行としている。つまり、電源ライン
ＶＤＤおよびグランドラインＧＮＤと接続される比較器
１〜２５６の節点が、この電源ラインＶＤＤおよびグラ
ンドラインＧＮＤのパッドＰ１およびＰ２．Ｐ３を基点
として順次遠くなるように、また交差しないようにレイ
アウトされている。
示しその説明は省略する。すなわち、本実施例において
は、グランドラインＧＮＤおよび電源ラインＶＤＤを各
比較器列Ａ、Ｂ、Ｃ，Ｄの折り返し部において分岐せず
、ラダー回路りと平行としている。つまり、電源ライン
ＶＤＤおよびグランドラインＧＮＤと接続される比較器
１〜２５６の節点が、この電源ラインＶＤＤおよびグラ
ンドラインＧＮＤのパッドＰ１およびＰ２．Ｐ３を基点
として順次遠くなるように、また交差しないようにレイ
アウトされている。
したがって、比較器１〜２５６に沿ってその電位分布が
連続的に変化し、比較器列Ａ、Ｂ、Ｃ，Ｄの折り返し部
においても、隣接した比較器は各々同様の電源およびグ
ランドを用いて動作することになる。すなわち、隣接し
た各比較器が同様の特性を示すようになり、Ａ／Ｄコン
バータ全体としての直線性が向上する。
連続的に変化し、比較器列Ａ、Ｂ、Ｃ，Ｄの折り返し部
においても、隣接した比較器は各々同様の電源およびグ
ランドを用いて動作することになる。すなわち、隣接し
た各比較器が同様の特性を示すようになり、Ａ／Ｄコン
バータ全体としての直線性が向上する。
尚、本実施例においては、構成比較器をＡ、Ｂ。
Ｃ，Ｄに分割し、折り返した形で列状としたが、各比較
器列を折り返すことなく一列に構成したＡ／Ｄコンバー
タについても、同様のレイアウトによりその直線性を向
上させることができることは言うまでもない。また、比
較器１〜２５６を電源ラインＶＤＤおよびグランドライ
ンＧＮＤのパッドＰＬおよびＰ２．Ｐ３を基点として、
順次近くなるようにレイアウトしたＡ／Ｄコンバータに
ついても同様にしてその直線性を向上できることも言う
までもない。
器列を折り返すことなく一列に構成したＡ／Ｄコンバー
タについても、同様のレイアウトによりその直線性を向
上させることができることは言うまでもない。また、比
較器１〜２５６を電源ラインＶＤＤおよびグランドライ
ンＧＮＤのパッドＰＬおよびＰ２．Ｐ３を基点として、
順次近くなるようにレイアウトしたＡ／Ｄコンバータに
ついても同様にしてその直線性を向上できることも言う
までもない。
また、本実施例においては、８ビフトフラツ長ユＡ／Ｄ
コンバータを例として示したが、ビット数にかかわらず
、フラッシュＡ／Ｄコンバータであれば同様の効果を奏
し、更に比較器を複数個列状に配置したブロックを有す
るＡ／Ｄコンバータでも同様の効果を奏する。この種の
Ａ／Ｄコンバータとして、ハーフクラシュ型（直並列型
）のＡ／Ｄコンバータ（「図解Ａ／Ｄコンバータ入門」
米山寿−著、オーム社、ｐ、１２４）等が挙げられる。
コンバータを例として示したが、ビット数にかかわらず
、フラッシュＡ／Ｄコンバータであれば同様の効果を奏
し、更に比較器を複数個列状に配置したブロックを有す
るＡ／Ｄコンバータでも同様の効果を奏する。この種の
Ａ／Ｄコンバータとして、ハーフクラシュ型（直並列型
）のＡ／Ｄコンバータ（「図解Ａ／Ｄコンバータ入門」
米山寿−著、オーム社、ｐ、１２４）等が挙げられる。
以上説明したように本発明によるＡ／Ｄコンバータによ
ると、列状に配置された各比較器への電源供給ラインと
接地ラインとを並行にレイアウトしたので、各比較器に
沿って、その電位分布が連続的に浮き上がる、あるいは
連続的に下がる形となり、全体としての直線性を向上さ
せることが可能となる。
ると、列状に配置された各比較器への電源供給ラインと
接地ラインとを並行にレイアウトしたので、各比較器に
沿って、その電位分布が連続的に浮き上がる、あるいは
連続的に下がる形となり、全体としての直線性を向上さ
せることが可能となる。
第１図は本発明に係るＡ／Ｄコンバータの一実施例を示
す電源ラインおよびグランドラインのレイアウト図、第
２図は従来のＡ／Ｄコンバータにおける電源ラインおよ
びグランドラインのレイアウト図、第３図はこのＡ／Ｄ
コンバータにおける比較器列を示す図である。 Ａ、Ｂ、Ｃ，Ｄ・・・比較器列、Ｌ・・・ラダー回路、
ＶＤＤ・・・電源ライン、ＧＮＤ・・・グランドライン
、Ｐ１〜Ｐ３・・・パッド、１，６４．６５，１２８，
１２９，１９２，１９３，２５６・・・各比較器列の両
端の比較器。
す電源ラインおよびグランドラインのレイアウト図、第
２図は従来のＡ／Ｄコンバータにおける電源ラインおよ
びグランドラインのレイアウト図、第３図はこのＡ／Ｄ
コンバータにおける比較器列を示す図である。 Ａ、Ｂ、Ｃ，Ｄ・・・比較器列、Ｌ・・・ラダー回路、
ＶＤＤ・・・電源ライン、ＧＮＤ・・・グランドライン
、Ｐ１〜Ｐ３・・・パッド、１，６４．６５，１２８，
１２９，１９２，１９３，２５６・・・各比較器列の両
端の比較器。
Claims (5)
- （１）基準電圧と入力電圧とを比較する第１乃至第ｎの
比較器を列状に配置し比較器列となすＡ／Ｄコンバータ
において、前記第１乃至第ｎの比較器への電源供給ライ
ンと接地ラインとを並行にレイアウトしたことを特徴と
するＡ／Ｄコンバータ。 - （２）比較器列は、その構成比較器を所定数毎に分割折
り返した形で列状に構成され、その折り返し部において
も前記電源供給ラインと接地ラインとを並行にレイアウ
トしたことを特徴とする特許請求の範囲第１項記載のＡ
／Ｄコンバータ。 - （３）第１乃至第ｎの比較器は、その電源供給ラインお
よび接地ラインと接続される節点が、該電源供給ライン
および接地ラインのパッドを基点として順次配置されて
いることを特徴とする特許請求の範囲第１項記載のＡ／
Ｄコンバータ。 - （４）電源供給ラインおよび接地ラインは、前記第１乃
至第ｎの比較器へ接続する際、分岐のないレイアウトと
したことを特徴とする特許請求の範囲第３項記載のＡ／
Ｄコンバータ。 - （５）電源供給ラインおよび接地ラインは、前記第１乃
至第ｎの比較器へ接続する際、交差しないようにレイア
ウトしたことを特徴とする特許請求の範囲第３項記載の
Ａ／Ｄコンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61179530A JPS6333929A (ja) | 1986-07-29 | 1986-07-29 | Ａ／ｄコンバ−タ |
| US07/076,858 US4827262A (en) | 1986-07-29 | 1987-07-23 | Comparator bank of A/D converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61179530A JPS6333929A (ja) | 1986-07-29 | 1986-07-29 | Ａ／ｄコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6333929A true JPS6333929A (ja) | 1988-02-13 |
| JPH0435089B2 JPH0435089B2 (ja) | 1992-06-10 |
Family
ID=16067365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61179530A Granted JPS6333929A (ja) | 1986-07-29 | 1986-07-29 | Ａ／ｄコンバ−タ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4827262A (ja) |
| JP (1) | JPS6333929A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4615962B2 (ja) * | 2004-10-22 | 2011-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068709A (ja) * | 1983-09-24 | 1985-04-19 | Toshiba Corp | 基準電圧発生回路 |
| JPS60200624A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | デイジタル記録信号再生装置 |
| JPS6197236U (ja) * | 1985-11-19 | 1986-06-21 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3365707A (en) * | 1967-06-23 | 1968-01-23 | Rca Corp | Lsi array and standard cells |
-
1986
- 1986-07-29 JP JP61179530A patent/JPS6333929A/ja active Granted
-
1987
- 1987-07-23 US US07/076,858 patent/US4827262A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068709A (ja) * | 1983-09-24 | 1985-04-19 | Toshiba Corp | 基準電圧発生回路 |
| JPS60200624A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | デイジタル記録信号再生装置 |
| JPS6197236U (ja) * | 1985-11-19 | 1986-06-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435089B2 (ja) | 1992-06-10 |
| US4827262A (en) | 1989-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004201B1 (ko) | 저항래더 회로망 | |
| US7764109B2 (en) | Semiconductor device and voltage divider circuit | |
| US4599599A (en) | Analog-to-digital converter | |
| US5731776A (en) | Analog-to-digital converter | |
| JPS6333929A (ja) | Ａ／ｄコンバ−タ | |
| KR20090031184A (ko) | 디지털 투 아날로그 컨버터 | |
| JPH10209872A (ja) | 抵抗体ストリングを有する集積回路 | |
| JP2737927B2 (ja) | 抵抗分圧型ディジタル−アナログ変換器 | |
| US5691721A (en) | Digital/analog converter having separately formed voltage dividing resistance regions | |
| US5554989A (en) | A/D converter having folded arrangement of voltage comparator | |
| JP2735712B2 (ja) | ディジタル・アナログ変換器 | |
| JPH0239137B2 (ja) | ||
| US6496133B1 (en) | Resistor string integrated circuit and method for reduced linearity error | |
| JPH0578214B2 (ja) | ||
| JP3031582B2 (ja) | 半導体集積回路 | |
| JPS60250662A (ja) | 抵抗回路 | |
| JPH01109924A (ja) | デジタル・アナログ変換器 | |
| JPS63269621A (ja) | 比較形アナログ・デイジタル変換器 | |
| JP2605874B2 (ja) | Ｄ―ａ変換器 | |
| JP2811015B2 (ja) | 直並列ａｄ変換器 | |
| JPS5826809B2 (ja) | 電圧分圧回路 | |
| JPS635925B2 (ja) | ||
| JPH10135836A (ja) | Ｄ／ａ変換器 | |
| JPS6359166B2 (ja) | ||
| JPH0488422A (ja) | バレルシフタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |