JPS6068737A - 識別再生回路 - Google Patents
識別再生回路Info
- Publication number
- JPS6068737A JPS6068737A JP58177232A JP17723283A JPS6068737A JP S6068737 A JPS6068737 A JP S6068737A JP 58177232 A JP58177232 A JP 58177232A JP 17723283 A JP17723283 A JP 17723283A JP S6068737 A JPS6068737 A JP S6068737A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- data
- input data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発ＢＡ考４の技術分野
本発明はデジタル伝送におけるデータ受幅再生回路の改
良に関する。
良に関する。
（ｂｌ 技術の背景
データ処理技術の発走と普及に伴い、データ処理システ
ムは次第に高速化広域化するようになり１広域に散在し
て設置される端末装置において入出力されるデータは回
線等を介して集配信され中央処理装置において処理制御
される。伝送線路を介して受信されるデータは伝送に伴
う遅延あるいは雑音によるジッタによって変形を受けて
おりそのＲＡＳを向上させるため通常受信データは再生
処理を施してデータ波形を原形に戻すことが行われる。
ムは次第に高速化広域化するようになり１広域に散在し
て設置される端末装置において入出力されるデータは回
線等を介して集配信され中央処理装置において処理制御
される。伝送線路を介して受信されるデータは伝送に伴
う遅延あるいは雑音によるジッタによって変形を受けて
おりそのＲＡＳを向上させるため通常受信データは再生
処理を施してデータ波形を原形に戻すことが行われる。
ここではその再生回路に関するものである。
（Ｃ）＆来技術と問題点
従来よりデジタルデータの変調方式には秒々のものが提
案されており最も広く用いられている、ＮＲＺは２値情
報の１は正方向、０は逆方向に対応させ、他のＮＲＺＩ
は１のときだけレベルを反転させ０では反転させずに前
のレベルを保つ方式であり、倒れも単純なＲＺに比較し
て同一ビツｌｉ位時間のレベル反転数が１／２であり許
容位相すれが±０．５（±９００）と他の変調方式ＦＭ
、ＰＭ、ＭＦＭ、訓。
案されており最も広く用いられている、ＮＲＺは２値情
報の１は正方向、０は逆方向に対応させ、他のＮＲＺＩ
は１のときだけレベルを反転させ０では反転させずに前
のレベルを保つ方式であり、倒れも単純なＲＺに比較し
て同一ビツｌｉ位時間のレベル反転数が１／２であり許
容位相すれが±０．５（±９００）と他の変調方式ＦＭ
、ＰＭ、ＭＦＭ、訓。
Ｍ−ＮＲＺ等に比較して大きく出来る特徴を翁しＣいる
一方倫号の再生に（８号とは独立した外部同期１６号が
必要となる。
一方倫号の再生に（８号とは独立した外部同期１６号が
必要となる。
仮米におけるＮＲＺデータの再生方式におけるタイムチ
ャートを示す。
ャートを示す。
第１図はデータのピッＨＡ返周波数と同一のクロック、
第２図はデータのビット繰返周波数とその２倍のクロッ
クおよび第３図はデータのビット繰返周波数とその３倍
のクロックによる場合である。ＮＲＺおよびＮＲＺＩで
はビット繰返周波波と４８号のレベル変化最大繰返周波
数が１対１に対応［７ているがビット繰返周波数に対し
レベル変化最大繰返周波数が２倍となる他の変調方式例
えばＰＭにおけるビット繰返周波数に対しそれぞれ２倍
。
第２図はデータのビット繰返周波数とその２倍のクロッ
クおよび第３図はデータのビット繰返周波数とその３倍
のクロックによる場合である。ＮＲＺおよびＮＲＺＩで
はビット繰返周波波と４８号のレベル変化最大繰返周波
数が１対１に対応［７ているがビット繰返周波数に対し
レベル変化最大繰返周波数が２倍となる他の変調方式例
えばＰＭにおけるビット繰返周波数に対しそれぞれ２倍
。
４倍、６倍の周波数によるクロックを対応させた場合の
信号レベル変化とクロック位相の関係はレベル変化とビ
ット符号の対応が異る点を除き上記の第１〜３図の関係
と等しくなる。第１図〜第３図による倒れの場合も独立
周期であれば送受信装置毎に送受信のタイミング回路を
共用化出来るメリットはあるが実用上は困難であり、受
信側においで受信データによりデ・シ゛タル同期のため
のパルス発生回路例えばテ・ジタル位相同ル」回路（Ｄ
ＰＬＬ）によりサンプリングクロックをイ＋る従楓同期
によっている。例えば第１図による１対１の→ノ゛ンブ
リンククロツクによる方法ではクロック周波数が低くて
済む利点はあるか適切なサンプリンタ荀相を設定するた
め実データの受イ８に先行する回路機能試＃／調整時に
位相調整を施す必扱かあり、対応する受信データが異な
る毎に調杉、を要する煩わしさが存在する。第２図によ
る１対２のサンブリ、ングクロツク候袖Ａ、Ｂによる方
法では２−３項のサンプリングクロック候補Ｂでは一方
のクロックで正常であるが他方で誤動作となり許容位相
ずれが第１図の十０．５に対し±０．２５と狭くなり第
１図の１対１に比較してメリットは少い。第３図の１対
３の、サンプリングクロック候補Ｃ，Ｄによる例では許
容位相ずれは更に狭くなるが多数決判定を施したときは
許容位相ずれは±０．３３が確保出来る。
信号レベル変化とクロック位相の関係はレベル変化とビ
ット符号の対応が異る点を除き上記の第１〜３図の関係
と等しくなる。第１図〜第３図による倒れの場合も独立
周期であれば送受信装置毎に送受信のタイミング回路を
共用化出来るメリットはあるが実用上は困難であり、受
信側においで受信データによりデ・シ゛タル同期のため
のパルス発生回路例えばテ・ジタル位相同ル」回路（Ｄ
ＰＬＬ）によりサンプリングクロックをイ＋る従楓同期
によっている。例えば第１図による１対１の→ノ゛ンブ
リンククロツクによる方法ではクロック周波数が低くて
済む利点はあるか適切なサンプリンタ荀相を設定するた
め実データの受イ８に先行する回路機能試＃／調整時に
位相調整を施す必扱かあり、対応する受信データが異な
る毎に調杉、を要する煩わしさが存在する。第２図によ
る１対２のサンブリ、ングクロツク候袖Ａ、Ｂによる方
法では２−３項のサンプリングクロック候補Ｂでは一方
のクロックで正常であるが他方で誤動作となり許容位相
ずれが第１図の十０．５に対し±０．２５と狭くなり第
１図の１対１に比較してメリットは少い。第３図の１対
３の、サンプリングクロック候補Ｃ，Ｄによる例では許
容位相ずれは更に狭くなるが多数決判定を施したときは
許容位相ずれは±０．３３が確保出来る。
しかしサンプリングクロックの周波数が尚くなる欠点か
あく】。
あく】。
ｆｄｌ 発Ｑｌｊ％采の目的
木兄り１」の目的は従来におけるレベル変化最大繰返周
波数に対し２倍の周波数Ｖこよるサンプリングクロック
ヤ、補によ心位相の中から最適の位相となる位相位置を
選択して１ケおきの１対ｌの周波数によるサンプリンク
クロツタを作成し７．１対１のサンプリンククロツタに
よる許容位相ずれの大きい利点を外かし、鵠整の畑わし
さを１対３による多数決判定に類似の効果が得られるよ
う最適位相を自動ＩＱ択によってイ（するサンプリンク
クロツタにより入力データの波形を再生ずる峻別再生回
路を提供しようとするものである。
波数に対し２倍の周波数Ｖこよるサンプリングクロック
ヤ、補によ心位相の中から最適の位相となる位相位置を
選択して１ケおきの１対ｌの周波数によるサンプリンク
クロツタを作成し７．１対１のサンプリンククロツタに
よる許容位相ずれの大きい利点を外かし、鵠整の畑わし
さを１対３による多数決判定に類似の効果が得られるよ
う最適位相を自動ＩＱ択によってイ（するサンプリンク
クロツタにより入力データの波形を再生ずる峻別再生回
路を提供しようとするものである。
（ｅｌ 発明の構成
この目的は、デジタル入力データにおけるレベル変化最
大繰返し周波数に対しその２倍の繰返し周波数を有する
クロックならびにその逆相クロックを発生する手段、該
正相ならびに逆相クロックと入力データとを照合しレベ
ル検出の最適位相を識別して保持する第１０ｍ２位相識
別苧段、第１゜第２位相識別手段よりの識別信号に従い
前記正ならびに逆相り一ツクよりその１／２周期毎に最
適位相のサンプリングクロックを抽出作成する手段を具
備し、再生手段はクロック作成手段の出力に従い入力デ
ータのレベル変化を識別再生することを特徴とするデジ
タル入力データの識別再生回路を提供することによって
達成することが出来る。
大繰返し周波数に対しその２倍の繰返し周波数を有する
クロックならびにその逆相クロックを発生する手段、該
正相ならびに逆相クロックと入力データとを照合しレベ
ル検出の最適位相を識別して保持する第１０ｍ２位相識
別苧段、第１゜第２位相識別手段よりの識別信号に従い
前記正ならびに逆相り一ツクよりその１／２周期毎に最
適位相のサンプリングクロックを抽出作成する手段を具
備し、再生手段はクロック作成手段の出力に従い入力デ
ータのレベル変化を識別再生することを特徴とするデジ
タル入力データの識別再生回路を提供することによって
達成することが出来る。
（ｆｌ 発明の実施例
以下図面を参照しつ＼本発明の一実施例について説明す
る。
る。
第４図は本発明の一実施例における識別再生回路の概念
を示すタイムチャート、第５図は本発明の一実施例にお
ける識別再生回路のブロック図、第６図はその具体化例
特に位相識別およびクロック作成回路の構成ブロック図
、第７図はその位相識別およびクロック作成回路におけ
るタイムチャートおよび第８図はデータ再生回路のタイ
ムチャートである。
を示すタイムチャート、第５図は本発明の一実施例にお
ける識別再生回路のブロック図、第６図はその具体化例
特に位相識別およびクロック作成回路の構成ブロック図
、第７図はその位相識別およびクロック作成回路におけ
るタイムチャートおよび第８図はデータ再生回路のタイ
ムチャートである。
図において１はクロック作成回路、２ａは第１位相識別
回路、２ｂは第２位相識別回路、３はりロック作成回路
、４はデータ再生回路、 ３１ ａ、ｂ４１”／２分子
ｔＪｒｔ２ｒ＋ ＦＦ、ａ、２ａ、３ａ、１ｂ、２ｂ、
３ｂはＪ−にフリップフロップ回路、ＬＡ−１〜４はラ
ッチ回路、ＡＮＤ Ｉａ、２ａ、３ａ、４ａ、Ｉｂ１２
ｂ、３ｂ、４ｂ＃５ａ、５ｂ＋６ａ、６ｂ＋６Ｃ＋６ｄ
はアンド回路＋０Ｒｉａ。
回路、２ｂは第２位相識別回路、３はりロック作成回路
、４はデータ再生回路、 ３１ ａ、ｂ４１”／２分子
ｔＪｒｔ２ｒ＋ ＦＦ、ａ、２ａ、３ａ、１ｂ、２ｂ、
３ｂはＪ−にフリップフロップ回路、ＬＡ−１〜４はラ
ッチ回路、ＡＮＤ Ｉａ、２ａ、３ａ、４ａ、Ｉｂ１２
ｂ、３ｂ、４ｂ＃５ａ、５ｂ＋６ａ、６ｂ＋６Ｃ＋６ｄ
はアンド回路＋０Ｒｉａ。
２ａ、Ｉｂ、２ｂ、３はオア回路およびＩＮＶはインバ
ータである。クロック発生回路は入力データのレベル変
化周波数の２倍、ここでは入力データがＮＲＺなので入
力データの１ビツトとレベル変化が１対１に対応してい
るので入力データ１ビツトａす２クロツクが対応する周
波数の正相クロック（ＣＫ）・とそのｉｓｏ’遅れの逆
相クロック（＊ＣＫ）を発生してＣＫを第１位相識別回
路２ａに、＊ＣＫを第２位相識別回路２ｂおよびクロッ
ク作成回路３に送出する。第１．第２位相識別回路２ａ
、ｂは計４組のａＯ〜、ｂＱ−、ｃ（１〜およびｄＯ〜
の中より最適の位相を識別して入力データに最適の対応
位置となる１組例えば第４図の例ではｂｏ〜を識別する
信号をクロック作成回路３に送出する。クロック作成回
路３は第１．第２位相識別回路２ａ、ｂからの職別信号
に従い４組の位相組合せの中から入力データのビットを
対応し最適位相となるサンプリングクロックを得てデー
タ再生回路４に送出しデータ再生回路４は入力データを
受信し該サンプリングクロックにより同期再生を行い再
生データとして送出する。クロック発生回路１からのＣ
Ｋ、 ＊ＣＫはクロック作成回路３のｈ分周器３１ａ、
３１ｂに入力され、それぞれサンプリングパルス候補の
ＣＫＡ、＊ＣＫＡ、ＣＫＢ、＊ＣＫＢとして第７図の７
−２ａａ−ｂｂに示すように分割されＡＮＤｂａ−ｄに
印加される。一方入力データはデータ再生回ｊｆｉ４と
共に第１．第２位相識別回路２ａ、ｂに印加され、それ
ぞれＦＦ１ａ〜３ａおよびＦＦ１ｂ〜３ｂからなるカウ
ンタ列においてＣＫおよび＊ＣＫと比較される。
ータである。クロック発生回路は入力データのレベル変
化周波数の２倍、ここでは入力データがＮＲＺなので入
力データの１ビツトとレベル変化が１対１に対応してい
るので入力データ１ビツトａす２クロツクが対応する周
波数の正相クロック（ＣＫ）・とそのｉｓｏ’遅れの逆
相クロック（＊ＣＫ）を発生してＣＫを第１位相識別回
路２ａに、＊ＣＫを第２位相識別回路２ｂおよびクロッ
ク作成回路３に送出する。第１．第２位相識別回路２ａ
、ｂは計４組のａＯ〜、ｂＱ−、ｃ（１〜およびｄＯ〜
の中より最適の位相を識別して入力データに最適の対応
位置となる１組例えば第４図の例ではｂｏ〜を識別する
信号をクロック作成回路３に送出する。クロック作成回
路３は第１．第２位相識別回路２ａ、ｂからの職別信号
に従い４組の位相組合せの中から入力データのビットを
対応し最適位相となるサンプリングクロックを得てデー
タ再生回路４に送出しデータ再生回路４は入力データを
受信し該サンプリングクロックにより同期再生を行い再
生データとして送出する。クロック発生回路１からのＣ
Ｋ、 ＊ＣＫはクロック作成回路３のｈ分周器３１ａ、
３１ｂに入力され、それぞれサンプリングパルス候補の
ＣＫＡ、＊ＣＫＡ、ＣＫＢ、＊ＣＫＢとして第７図の７
−２ａａ−ｂｂに示すように分割されＡＮＤｂａ−ｄに
印加される。一方入力データはデータ再生回ｊｆｉ４と
共に第１．第２位相識別回路２ａ、ｂに印加され、それ
ぞれＦＦ１ａ〜３ａおよびＦＦ１ｂ〜３ｂからなるカウ
ンタ列においてＣＫおよび＊ＣＫと比較される。
尚第１．第２位相識別回路２ａ、ｂはその回路構成は共
通であり、ＦＦ１ａ〜３ａにはＣＫが印加され、ＦＦ１
ａ〜３ａには＊ＣＫが印加される点だけを異にする。Ｃ
Ｋおよび＊ＣＫは入力データのビット繰返しに対し２倍
の周阪舷が設定されており変形を伴わないデータ原形に
対してはその立上り部分に例えばＣ１（が同期して２ケ
が対応するか入力データは伝送線路によって遅延または
ジッタにより波形のタイミングがずれてＣＫｔたは＊Ｃ
Ｋの３ケまたは２ケが不定の位相において対応する。
通であり、ＦＦ１ａ〜３ａにはＣＫが印加され、ＦＦ１
ａ〜３ａには＊ＣＫが印加される点だけを異にする。Ｃ
Ｋおよび＊ＣＫは入力データのビット繰返しに対し２倍
の周阪舷が設定されており変形を伴わないデータ原形に
対してはその立上り部分に例えばＣ１（が同期して２ケ
が対応するか入力データは伝送線路によって遅延または
ジッタにより波形のタイミングがずれてＣＫｔたは＊Ｃ
Ｋの３ケまたは２ケが不定の位相において対応する。
ＣＫまたは＊ＣＫの３ケが対応するときは例えば７−１
１人カデータ例１のように”＋ｃＯ，ａＯでレベル１が
検出されてＡＮＤ２ａに論理積信号が得られＬＡｌａを
介し％Ａアゲート号によりＡＮＤ ６ ｂが選択されＣ
Ｏ〜に対応する７−２ａｂの＊ＣＫＡがサンプリングク
ロックとして送出される。ａｌ、ｃＱ。
１人カデータ例１のように”＋ｃＯ，ａＯでレベル１が
検出されてＡＮＤ２ａに論理積信号が得られＬＡｌａを
介し％Ａアゲート号によりＡＮＤ ６ ｂが選択されＣ
Ｏ〜に対応する７−２ａｂの＊ＣＫＡがサンプリングク
ロックとして送出される。ａｌ、ｃＱ。
ａＯでレベル０のときはその逆論理のＡＮＤ １ ａか
らＬＡｌを介し同様にＡゲート信号により＊ＣＫＡ７％
送出される。韮たｂＯ，ｄ□、Ｊによるときも同様であ
る。次に２ケのＣＫ；Ｅたは＊ＣＫによるときを７−１
２〜７−１２ｈで示す。７−１２人カデータ例２のよう
に入力されるとＣＫおよび＊ＣＫによるＣＱ。
らＬＡｌを介し同様にＡゲート信号により＊ＣＫＡ７％
送出される。韮たｂＯ，ｄ□、Ｊによるときも同様であ
る。次に２ケのＣＫ；Ｅたは＊ＣＫによるときを７−１
２〜７−１２ｈで示す。７−１２人カデータ例２のよう
に入力されるとＣＫおよび＊ＣＫによるＣＱ。
ａ、とｄＱ、ｂｌに一致が得られ？−１２ｃに示すＡＮ
Ｄ４ａ出力と７−１２ｆの点線に示すＡＮＤ４ｂ出力が
得られる。この場合にはＡＮＤ４ａ出力が先行している
のでＬＡ４ Ｑ出力がＥデー１号としてＡＮＤ３ａ。
Ｄ４ａ出力と７−１２ｆの点線に示すＡＮＤ４ｂ出力が
得られる。この場合にはＡＮＤ４ａ出力が先行している
のでＬＡ４ Ｑ出力がＥデー１号としてＡＮＤ３ａ。
４ａに印加されておりＡＮＤ４ａの出力は抑止されＡＮ
Ｄ４ａからＬＡ、およびＡＮＤ５ａを紅白してＣゲート
のＡＮＩＪ６Ｃかイネーブルされ７ ２ａａＣＫＡが７
−１２ｈＯＲ３出力として送出される。また別の７−１
３人カデータ例３では逆にＡＮＤＪａ側が抑止されＡＮ
Ｄ４ｂからの出力によりＤゲートＡＮＬ）ｂｄによる７
−２ｂａＣＫＢが７−１３１１０Ｒ３出力として送出さ
れる。ＯＲ３からのサンプリングクロックはデータ再生
回路４に印加され、第８図８−１ａ〜３Ｃのように印加
される入力データを再生波形として出力する。
Ｄ４ａからＬＡ、およびＡＮＤ５ａを紅白してＣゲート
のＡＮＩＪ６Ｃかイネーブルされ７ ２ａａＣＫＡが７
−１２ｈＯＲ３出力として送出される。また別の７−１
３人カデータ例３では逆にＡＮＤＪａ側が抑止されＡＮ
Ｄ４ｂからの出力によりＤゲートＡＮＬ）ｂｄによる７
−２ｂａＣＫＢが７−１３１１０Ｒ３出力として送出さ
れる。ＯＲ３からのサンプリングクロックはデータ再生
回路４に印加され、第８図８−１ａ〜３Ｃのように印加
される入力データを再生波形として出力する。
以上はＦＦ１ａ〜３ａ、ｉｌ）〜３ｂにおける動作遅れ
および信号の伝播遅れを無視して説明したが動作に形骨
されるような高速においてはＣＫおよび＊ＣＫのＦＦ”
ｌａ〜３ａ、１ｂ〜３ｂ間の印加において適切な遅延手
段等により位相袖体を施して作動させるものとする、ま
た上記はＮＺＲの入口データ例を藺すｊしたがＰＭのよ
うに１データビツトが２個のレベルを持つようなときは
ビット対応ｔレベル変化に置換えてデータ波形を再生す
るように考入れば同様に実現出来る。このときは１ビツ
トに対し２レベル変化を持つので１ヒツト当りのＣＫ＋
＊ＣＫとして４１音の４クロツクが対応することになる
。
および信号の伝播遅れを無視して説明したが動作に形骨
されるような高速においてはＣＫおよび＊ＣＫのＦＦ”
ｌａ〜３ａ、１ｂ〜３ｂ間の印加において適切な遅延手
段等により位相袖体を施して作動させるものとする、ま
た上記はＮＺＲの入口データ例を藺すｊしたがＰＭのよ
うに１データビツトが２個のレベルを持つようなときは
ビット対応ｔレベル変化に置換えてデータ波形を再生す
るように考入れば同様に実現出来る。このときは１ビツ
トに対し２レベル変化を持つので１ヒツト当りのＣＫ＋
＊ＣＫとして４１音の４クロツクが対応することになる
。
本実施例ではこのように構成されているので入力テーク
の１ビットに対して４通りの中から位相がＲ適のサンプ
リングクロックを識別して、以後識別したタイミンクを
固定してデータ入力を再生する手順を自動的に実眉する
識別再生回路が得られる。
の１ビットに対して４通りの中から位相がＲ適のサンプ
リングクロックを識別して、以後識別したタイミンクを
固定してデータ入力を再生する手順を自動的に実眉する
識別再生回路が得られる。
ｆｇｌ 発明の詳細
な説明したように従来のように入力データの３倍周波数
によることなく２倍周波数のクロックによって最適位相
が入力データに１対１で対応するサンプリングクロック
を自動的に抽出するので操作者はその都度位相調整を意
識することなく且許容位相ずれを高く保持出来る識別再
生回路を提供することが出来るので有用である。
によることなく２倍周波数のクロックによって最適位相
が入力データに１対１で対応するサンプリングクロック
を自動的に抽出するので操作者はその都度位相調整を意
識することなく且許容位相ずれを高く保持出来る識別再
生回路を提供することが出来るので有用である。
生方式におけるタイムチャート、第４図は本考案明の一
実施例における識別再生回路の該念を示すタイムチャー
ト、第５図は本発明の一実施例における識別再生回路の
フロック図、第６図はその具体化例特に位相識別および
クロック作Ｊｉｙｊ、回路の構成ブロック図、第７図は
その位相識別およびクロック作成回路におけるタイムチ
ャートおよび第８図はデータ再生回路のタイムチャート
である。１．１においてｌはクロック発生回路、２ａは
第１位相識別回路、２ｂは第２位相識別回路、３はクロ
ック作成回路、および４はデータ再生回路である。 畢 １ 鍋 茶 ２ 目 寥 ３ 旧 ２０ノ２ｆ１供４（和ν 年 ４Ｅ′Ｉ 第 ５ 口 不 ７ 日 ・〃 ７−ｒｔ スカデータ伊Ｈ ７−／２ ）、カテータイクリ２ １−／；！ｇ ＬＡＩｂＱ士ｐ １−ｔｚｈ ｏＲ３ｍｊ） ７−１３ へカチータ今」３ ７−７３ｃｌ＋ＮＤ４０−＃−””−−一一一一−７−
Ｌ３ｆ ＡＮＤ４ｂ出カ フ−Ｌ３ｈ ＯＲ３カカ 坐 ８ 口
実施例における識別再生回路の該念を示すタイムチャー
ト、第５図は本発明の一実施例における識別再生回路の
フロック図、第６図はその具体化例特に位相識別および
クロック作Ｊｉｙｊ、回路の構成ブロック図、第７図は
その位相識別およびクロック作成回路におけるタイムチ
ャートおよび第８図はデータ再生回路のタイムチャート
である。１．１においてｌはクロック発生回路、２ａは
第１位相識別回路、２ｂは第２位相識別回路、３はクロ
ック作成回路、および４はデータ再生回路である。 畢 １ 鍋 茶 ２ 目 寥 ３ 旧 ２０ノ２ｆ１供４（和ν 年 ４Ｅ′Ｉ 第 ５ 口 不 ７ 日 ・〃 ７−ｒｔ スカデータ伊Ｈ ７−／２ ）、カテータイクリ２ １−／；！ｇ ＬＡＩｂＱ士ｐ １−ｔｚｈ ｏＲ３ｍｊ） ７−１３ へカチータ今」３ ７−７３ｃｌ＋ＮＤ４０−＃−””−−一一一一−７−
Ｌ３ｆ ＡＮＤ４ｂ出カ フ−Ｌ３ｈ ＯＲ３カカ 坐 ８ 口
Claims (1)
- デジタル入力データにおけるレベル変化最大繰返し周波
数に対しその２倍の繰返し周波数を有するクロックなら
びにその逆相クロックを発生する手段、該正相ならびに
逆相クロックと入力データとを照合しレベル検出の最適
位相を識別して保持する第１．第２位相識別手段、第１
．第２位相識別手段よりの識別信号に従い前記正ならび
に逆相クロックよりその１／２周期毎に最適位相のサン
プリングクロックを抽出作成する手段を具備し、再生手
段はクロック作成手段の出力に従い入力データのレベル
変化を識別再生することを特徴とするデジタル入力デー
タの識別再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177232A JPS6068737A (ja) | 1983-09-26 | 1983-09-26 | 識別再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177232A JPS6068737A (ja) | 1983-09-26 | 1983-09-26 | 識別再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6068737A true JPS6068737A (ja) | 1985-04-19 |
Family
ID=16027457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58177232A Pending JPS6068737A (ja) | 1983-09-26 | 1983-09-26 | 識別再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2357487A3 (de) * | 2009-05-05 | 2012-07-04 | Uniwersytet Technologiczni-Przyrodniczy Im. Jana I Jedrzeja Sniadeckich W Bydgoszcz | Das Verfahren und System zur Erkennung von kurzen Ortungssignalen |
-
1983
- 1983-09-26 JP JP58177232A patent/JPS6068737A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2357487A3 (de) * | 2009-05-05 | 2012-07-04 | Uniwersytet Technologiczni-Przyrodniczy Im. Jana I Jedrzeja Sniadeckich W Bydgoszcz | Das Verfahren und System zur Erkennung von kurzen Ortungssignalen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4222009A (en) | Phase lock loop preconditioning circuit | |
| JPS60149247A (ja) | ２進デ−タ伝送方法 | |
| CA1214264A (en) | Digital data detecting apparatus | |
| USRE31311E (en) | DC Free encoding for data transmission system | |
| US4866544A (en) | Data modulation and demodulation system for magnetic recording system | |
| KR900001593B1 (ko) | 디지탈신호 재생회로 | |
| US4831338A (en) | Synchronizing clock signal generator | |
| GB2118403A (en) | Digital signal demodulator circuit | |
| US4860324A (en) | Information data recovering apparatus | |
| US5231650A (en) | Digital signal reproducing apparatus | |
| CA1073115A (en) | Apparatus, including delay means, for sampling and recovering data recorded by the double transition recording technique | |
| US4502036A (en) | Encoding and decoding systems for binary data | |
| JPS6068737A (ja) | 識別再生回路 | |
| US3774178A (en) | Conversion of nrz data to self-clocking data | |
| JPS61214278A (ja) | 情報再生方式 | |
| JPS5894115A (ja) | 高周波デ−タ信号記録装置 | |
| US4612508A (en) | Modified Miller data demodulator | |
| JPS634269B2 (ja) | ||
| JPS62274948A (ja) | フレーム同期装置 | |
| JPS6037857A (ja) | Ｆｍ伝送方式 | |
| JP2573245B2 (ja) | 復調回路 | |
| JP2981356B2 (ja) | バイフェーズデータ復号回路 | |
| JPS60133572A (ja) | 変調方式 | |
| JPS5853257A (ja) | デイジタルデ−タ受信回路 | |
| JPH0477994B2 (ja) |