JPS606876Y2 - ドットパタ−−ン表示装置 - Google Patents
ドットパタ−−ン表示装置Info
- Publication number
- JPS606876Y2 JPS606876Y2 JP11514979U JP11514979U JPS606876Y2 JP S606876 Y2 JPS606876 Y2 JP S606876Y2 JP 11514979 U JP11514979 U JP 11514979U JP 11514979 U JP11514979 U JP 11514979U JP S606876 Y2 JPS606876 Y2 JP S606876Y2
- Authority
- JP
- Japan
- Prior art keywords
- character
- pattern
- character pattern
- display device
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
Description
【考案の詳細な説明】
この考案はドツトマトリクス構成からなる文字等のパタ
ーンを表示するドツトパターン表示装置に関する。
ーンを表示するドツトパターン表示装置に関する。
一般に、ドツトパターン表示装置、例えばＣＲＴ表示装
置に於いては、ＣＲＴ画面上に例えば７×５ドツトマト
リクス構戊によって文字を表示しており、またこの文字
パターンを記憶するキャラクタジェネレータを具備して
いる。
置に於いては、ＣＲＴ画面上に例えば７×５ドツトマト
リクス構戊によって文字を表示しており、またこの文字
パターンを記憶するキャラクタジェネレータを具備して
いる。
また上記キャラクタジェネレータを用いたり代りに通常
のプログラム記憶用のＲＯＭ （リードオンメモリ）ま
たはＲＡＭ （ランダムアクセスメモリ）に上記文字パ
ターンを記憶させるようにしたものもある。
のプログラム記憶用のＲＯＭ （リードオンメモリ）ま
たはＲＡＭ （ランダムアクセスメモリ）に上記文字パ
ターンを記憶させるようにしたものもある。
ところで文字が７×５ドツトマトリクス構威により表示
され、且つＲＯＭまたはＲＡＭが１ワード＝８ビツト構
威のものである場合、ＲＯＭまたはＲＡＭへの文字パタ
ーンの記憶状態は第１図に示すようになる。
され、且つＲＯＭまたはＲＡＭが１ワード＝８ビツト構
威のものである場合、ＲＯＭまたはＲＡＭへの文字パタ
ーンの記憶状態は第１図に示すようになる。
即ち、第１図の例では英文字″ＦＪの文字パターンを記
憶している場合であるが、このように各文字の文字パタ
ーンを記憶するためには７バイト分の記憶容量を必要と
している。
憶している場合であるが、このように各文字の文字パタ
ーンを記憶するためには７バイト分の記憶容量を必要と
している。
この理由はＲＯＭまたはＲＡＭからのデータの読出しが
一般に１バイトずつ行われることと、ＣＲＴ画面はその
上方から下方に向けて、即ち、各文字のドツトマトリク
スの１行目から７行目へとスキャンされて表示されるた
めである。
一般に１バイトずつ行われることと、ＣＲＴ画面はその
上方から下方に向けて、即ち、各文字のドツトマトリク
スの１行目から７行目へとスキャンされて表示されるた
めである。
このため、第１図から分かるように各バイト領域に於い
て少くとも３ビット分の領域が使用できず、無駄となっ
ている。
て少くとも３ビット分の領域が使用できず、無駄となっ
ている。
この考案は上述した事情を改善するためになされたもの
で、その目的とするところは、ＲＯＭまたはＲＡＭへの
文字パターンの記憶方法を従来の方法と変えてより少い
バイト数で各文字の文字パターンを記憶でき、したがっ
てメモリを効率よく使用できるようにしたドツトパター
ン表示装置を提供することである。
で、その目的とするところは、ＲＯＭまたはＲＡＭへの
文字パターンの記憶方法を従来の方法と変えてより少い
バイト数で各文字の文字パターンを記憶でき、したがっ
てメモリを効率よく使用できるようにしたドツトパター
ン表示装置を提供することである。
以下、第２図ないし第４図を参照してこの考案の一実施
例を説明する。
例を説明する。
第３図はこの実施例のＣＲＴ表示装置のシステム構成国
である。
である。
第３図に於いて、ＲＯＭ１はここのＣＲＴ表示装置の各
種動作を制御するマイクロプログラム、後述するＣＲＴ
ディスプレイ７に表示する各文字の文字パターン等を記
憶し、１ワード＝８ビツトにより構成されている。
種動作を制御するマイクロプログラム、後述するＣＲＴ
ディスプレイ７に表示する各文字の文字パターン等を記
憶し、１ワード＝８ビツトにより構成されている。
制御部２はＣＲＴディスプレイ７の画面構成を記憶する
ための各種レジスタ、水平方向、垂直方向のタイミング
信号ＳＹＣの発生回路、カーソル制御回路、更にワーク
エリア３、変換レジスタ４に対する各シフト信号発生回
路、ビデオＲＡＭ （ランダムアクセスメモリ）５に対
するアドレスデータＡＤの発生回路、Ｐ−８（パラレル
−シリアル）変換器６に対するタイミング信号Ｔの発生
回路等により構成されており、ＲＯＭ１から各種データ
が転送されて上記各回路にセットされ、制御動作を実行
する。
ための各種レジスタ、水平方向、垂直方向のタイミング
信号ＳＹＣの発生回路、カーソル制御回路、更にワーク
エリア３、変換レジスタ４に対する各シフト信号発生回
路、ビデオＲＡＭ （ランダムアクセスメモリ）５に対
するアドレスデータＡＤの発生回路、Ｐ−８（パラレル
−シリアル）変換器６に対するタイミング信号Ｔの発生
回路等により構成されており、ＲＯＭ１から各種データ
が転送されて上記各回路にセットされ、制御動作を実行
する。
ところで、ＲＯＭ１には第２図に示すような状態で各文
字の文字パターンが記憶されている。
字の文字パターンが記憶されている。
即ち、第２図の例では英文字″ＦＪの文字パターンを記
憶している場合であるが、図示するようにこの考案の場
合、文字パターンは５×７ドツトマトリクス構戒に対応
する状態、つまり、第１図に示す従来に於ける７×５ド
ツトマトリクス構戊に対応する状態に対してで行と列を
相互に変換した状態で記憶されているものである。
憶している場合であるが、図示するようにこの考案の場
合、文字パターンは５×７ドツトマトリクス構戒に対応
する状態、つまり、第１図に示す従来に於ける７×５ド
ツトマトリクス構戊に対応する状態に対してで行と列を
相互に変換した状態で記憶されているものである。
このように記憶させることにより各文字の文字パターン
の記憶には５バイト分の記憶容量しか必要とせず、従来
に比して２バイト分少くて済むものである。
の記憶には５バイト分の記憶容量しか必要とせず、従来
に比して２バイト分少くて済むものである。
そして各文字をＣＲＴディスプレイ７に表示させる際に
は、ＲＯＭ１から５バイト分の文字パターンが読出され
てＲＡＭから成るワークエリア３に転送され、一時記憶
される。
は、ＲＯＭ１から５バイト分の文字パターンが読出され
てＲＡＭから成るワークエリア３に転送され、一時記憶
される。
次いで制御部２から１ビツト左シフトするシフト信号が
出力されてワークエリア３に与えられ、第４図に示すよ
うに最上位ビット（第８ビツト）の５バイト分のデータ
がキャリーとしてワークエリア３から出力される。
出力されてワークエリア３に与えられ、第４図に示すよ
うに最上位ビット（第８ビツト）の５バイト分のデータ
がキャリーとしてワークエリア３から出力される。
このキャリーは次に変換レジスタ４に対して制御部２か
ら出力されるシフト信号により、１バイト目のキャリー
から１ビツトずつ変換レジスタ４に入力されて行き、ま
た５バイト分のキャリーが変換レジスタ４にすべて入力
されると、制御部２からビデオＲＡＭ５に対して所定の
アドレスデータ油が出力され、このアドレスデータ油に
指定されるエリアに書込まれる。
ら出力されるシフト信号により、１バイト目のキャリー
から１ビツトずつ変換レジスタ４に入力されて行き、ま
た５バイト分のキャリーが変換レジスタ４にすべて入力
されると、制御部２からビデオＲＡＭ５に対して所定の
アドレスデータ油が出力され、このアドレスデータ油に
指定されるエリアに書込まれる。
上記最上位ビットの５バイト分の変換レジスタ４への入
力処理が終ると制御部２からワークエリア３に対して次
のシフト信号が出力され、ワークエリア３から第７ビツ
トの５バイト分のキャリーが出力され、次いで変換レジ
スタ４への入力、変換レジスタ４からビデオＲＡＭ ５
への書込みの各処理が実行される。
力処理が終ると制御部２からワークエリア３に対して次
のシフト信号が出力され、ワークエリア３から第７ビツ
トの５バイト分のキャリーが出力され、次いで変換レジ
スタ４への入力、変換レジスタ４からビデオＲＡＭ ５
への書込みの各処理が実行される。
以下、第６ビツト、第５ビツト、・・・・・・に対する
５バイト分のデータに対しても同様な処理が実行され、
この結果、ビデオＲＡＭ５には、ＲＯＭ１に第２図に示
すように記憶されていた文字パターンの行と列が相互に
変換されて、つまり、第１図に示すような状態となって
文字パターンが記憶されるものである。
５バイト分のデータに対しても同様な処理が実行され、
この結果、ビデオＲＡＭ５には、ＲＯＭ１に第２図に示
すように記憶されていた文字パターンの行と列が相互に
変換されて、つまり、第１図に示すような状態となって
文字パターンが記憶されるものである。
一方、ビデオＲＡＭ５はＣＲＴデ、イスプレイ７の画面
構成と１対１の対応関係をもって各文字パターンを記憶
するＲＡＭであり、表示動作中には制御部２から周期的
かつ順次更新出力されるアドレスデータＡＤによってア
ドレスされ、リフレッシュ動作を受けるものである。
構成と１対１の対応関係をもって各文字パターンを記憶
するＲＡＭであり、表示動作中には制御部２から周期的
かつ順次更新出力されるアドレスデータＡＤによってア
ドレスされ、リフレッシュ動作を受けるものである。
そしてこのリフレッシュ動作によりビデオＲＡＭ５から
読出された各表示文字に対するパラレルデータはＰ−８
変換器６によってビデオ信号（シリアルデータ）に変換
され、ＣＲＴディスプレイ７に表示されるものである。
読出された各表示文字に対するパラレルデータはＰ−８
変換器６によってビデオ信号（シリアルデータ）に変換
され、ＣＲＴディスプレイ７に表示されるものである。
次に上記実施例の動作を説明する。
先ず、例えば英文字ｒＦヨを表示させるためにキーボー
ドからｒＦＪキーを入力すると、ＲＯＭ１の所定のエリ
アに第２図に示すような状態で記憶されていた文字パタ
ーンがワークエリア３に転送される。
ドからｒＦＪキーを入力すると、ＲＯＭ１の所定のエリ
アに第２図に示すような状態で記憶されていた文字パタ
ーンがワークエリア３に転送される。
次に制御部２からワークエリア３に対してシフト信号が
出力され、最上位ビット（第３ビツト）の５バイト分の
データがキャリー、即ち、５ビツトのパラレルデータ’
１１１１１ヨとして出力される。
出力され、最上位ビット（第３ビツト）の５バイト分の
データがキャリー、即ち、５ビツトのパラレルデータ’
１１１１１ヨとして出力される。
また制御部２から変換レジスタ４に対してシフト信号が
順次出力され、上記キャリーは１バイト目から順次変換
レジスタ４にシリアルデータとして入力されていく。
順次出力され、上記キャリーは１バイト目から順次変換
レジスタ４にシリアルデータとして入力されていく。
そして変換レジスタ４に入力された５ビツトのシリアル
データ’１１１１１ヨは次いで制御部２からビデオＲＡ
Ｍ５に対して出力されるアドレスデータＡＤによって示
されるエリアに書込まれる。
データ’１１１１１ヨは次いで制御部２からビデオＲＡ
Ｍ５に対して出力されるアドレスデータＡＤによって示
されるエリアに書込まれる。
またワークエリア３に対しては第７ビツト、第６ビツト
、・・・・・・に対して順次シフト信号が出力され、そ
の都度第７ビツト、第６ビツト、・・・・・・からのキ
ャリー（５ビツトのパラレルデータ） ’００００１ヨ
、’００００１ヨ、・・・・・・が出力され、変換レジ
スタ４に入力されて５ビツトのシリアルデータ’０００
０１Ｊ、 ”００００１．、・・・・・・に変換され、
次いでビデオＲＡＭ５の対応するエリアに書込まれる。
、・・・・・・に対して順次シフト信号が出力され、そ
の都度第７ビツト、第６ビツト、・・・・・・からのキ
ャリー（５ビツトのパラレルデータ） ’００００１ヨ
、’００００１ヨ、・・・・・・が出力され、変換レジ
スタ４に入力されて５ビツトのシリアルデータ’０００
０１Ｊ、 ”００００１．、・・・・・・に変換され、
次いでビデオＲＡＭ５の対応するエリアに書込まれる。
このようにして英文字１Ｆ、の文字パターンがすべてビ
デオＲＡＭ５に書込まれると、このときビデオＲＡＭ５
には第１図に示すような状態によって英文字１Ｆ、の文
字パターンが記憶されることになる。
デオＲＡＭ５に書込まれると、このときビデオＲＡＭ５
には第１図に示すような状態によって英文字１Ｆ、の文
字パターンが記憶されることになる。
次いでビデオＲＡＭ５はリフレッシュ動作を実行され、
上記英文字１Ｆヨはｐ＝ｓ変換器６を介してＣＲＴディ
スプレイ７の対応する表示位置に送られ、表示される。
上記英文字１Ｆヨはｐ＝ｓ変換器６を介してＣＲＴディ
スプレイ７の対応する表示位置に送られ、表示される。
この考案は以上説明したように、ＣＲＴ等の表示画面に
実際に表示される文字のドツトマトリクスの行と列を相
互に変換した状態の文字パターンにより各文字の文字パ
ターンをＲＯＭまたはＲＡＭに記憶しておき、また各文
字を表示させる際には、ＲＯＭまたはＲＡＭから読出し
た上記文字パターンの行と列を相互に変換してＣＲＴ画
面上に表示される文字の文字パターンのドツトマトリク
スと１対１の対応関係となるようにし、これにより文字
が画面上に表示されるようにしたドツトパターン表示装
置を提供したから、例えば７×５ドツトマトリクス構成
のＣＲＴ表示装置の場合、文字パターンを記憶するＲＯ
ＭまたはＲＡＭの記憶容量を各文字パターンにつき３バ
イト分少くすることができ、メモリの効率のよい利用が
可能となるものである。
実際に表示される文字のドツトマトリクスの行と列を相
互に変換した状態の文字パターンにより各文字の文字パ
ターンをＲＯＭまたはＲＡＭに記憶しておき、また各文
字を表示させる際には、ＲＯＭまたはＲＡＭから読出し
た上記文字パターンの行と列を相互に変換してＣＲＴ画
面上に表示される文字の文字パターンのドツトマトリク
スと１対１の対応関係となるようにし、これにより文字
が画面上に表示されるようにしたドツトパターン表示装
置を提供したから、例えば７×５ドツトマトリクス構成
のＣＲＴ表示装置の場合、文字パターンを記憶するＲＯ
ＭまたはＲＡＭの記憶容量を各文字パターンにつき３バ
イト分少くすることができ、メモリの効率のよい利用が
可能となるものである。
第１図は従来のドツトパターンの記憶状態を示す図、第
２図乃至第４図は本考案の一実施例を示す図、第２図は
ドツトパターンの記憶状態図、第３図はシステム構成図
、第４図はドツトパターンの変換動作を説明する図であ
る。 １・・・・・・ＲＯＭ、２・・・・・・制御部、３・・
・・・・ワークエリア、４・・・・・・変換レジスタ、
５・・・・・・ビデオＲＡＭ、５・・・・・・Ｐ−５変
換器、７・・・・・・ＣＲＴディスプレイ。
２図乃至第４図は本考案の一実施例を示す図、第２図は
ドツトパターンの記憶状態図、第３図はシステム構成図
、第４図はドツトパターンの変換動作を説明する図であ
る。 １・・・・・・ＲＯＭ、２・・・・・・制御部、３・・
・・・・ワークエリア、４・・・・・・変換レジスタ、
５・・・・・・ビデオＲＡＭ、５・・・・・・Ｐ−５変
換器、７・・・・・・ＣＲＴディスプレイ。
Claims (1)
- ドツトマトリクス構成からなる縦長の文字パターンによ
り画面上に縦向き文字を表示するドツトパターン表示装
置において、上記文字パターンの行と列を逆にして得ら
れる横向きの文字パターンを記憶してなるキャラクタジ
ェネレータと、このキャラクタジェネレータから読出し
た上記横向きの文字パターンの列と行を逆にして縦向き
の文字パターンに変換する変換手段と、この変換手段に
より得られた文字パターンにより画面上に縦向き文字を
表示する表示手段とを具備してなるドツトパターン表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11514979U JPS606876Y2 (ja) | 1979-08-23 | 1979-08-23 | ドットパタ−−ン表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11514979U JPS606876Y2 (ja) | 1979-08-23 | 1979-08-23 | ドットパタ−−ン表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5632881U JPS5632881U (ja) | 1981-03-31 |
| JPS606876Y2 true JPS606876Y2 (ja) | 1985-03-06 |
Family
ID=29347389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11514979U Expired JPS606876Y2 (ja) | 1979-08-23 | 1979-08-23 | ドットパタ−−ン表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS606876Y2 (ja) |
-
1979
- 1979-08-23 JP JP11514979U patent/JPS606876Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5632881U (ja) | 1981-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4198685A (en) | Text editing system having flexible repetitive operation capability with keyboard interactive feature | |
| US4011556A (en) | Graphic display device | |
| US4563677A (en) | Digital character display | |
| JPS606876Y2 (ja) | ドットパタ−−ン表示装置 | |
| JPS613193A (ja) | 画像メモリの書込み／読出し変換方式 | |
| JPS6230436B2 (ja) | ||
| JPS6211379B2 (ja) | ||
| JPS5816186B2 (ja) | 文字パタ−ン発生器 | |
| JP2846357B2 (ja) | フォントメモリ装置 | |
| JPH0445875B2 (ja) | ||
| JPS597115B2 (ja) | アドレス作成方法 | |
| JPS5814678B2 (ja) | 表示装置 | |
| JPS62121065A (ja) | 文章印字制御装置 | |
| JP2576912Y2 (ja) | 固定パターン表示制御装置 | |
| JPS6227711B2 (ja) | ||
| JPS61219082A (ja) | 表示制御装置 | |
| JPS5853338B2 (ja) | ドツト・トパタ−ン出力方式 | |
| JPH03192294A (ja) | 表示制御装置 | |
| JP2577429B2 (ja) | 表示制御装置 | |
| JPS6057373A (ja) | 記憶信号パタ−ンの回転方式 | |
| JPH0462590B2 (ja) | ||
| JPS581782B2 (ja) | モジパタ−ンハツセイキ | |
| JPS6295589A (ja) | 表示処理装置 | |
| JPH0245198B2 (ja) | Kanjihyojiseigyohoshiki | |
| JPS6011887A (ja) | 文字パタン読出方法 |