JPS6069744A - デ−タインタ−フエイス方式 - Google Patents
デ−タインタ−フエイス方式Info
- Publication number
- JPS6069744A JPS6069744A JP17620983A JP17620983A JPS6069744A JP S6069744 A JPS6069744 A JP S6069744A JP 17620983 A JP17620983 A JP 17620983A JP 17620983 A JP17620983 A JP 17620983A JP S6069744 A JPS6069744 A JP S6069744A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- macro
- interface
- group
- macro instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/223—Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は制御用マイクロコントローラに係シ、特にマク
ロ命令間のデータの受け渡しに好適なデータインターフ
ェイス方式に関する。
ロ命令間のデータの受け渡しに好適なデータインターフ
ェイス方式に関する。
従来の制御系ブロック線図に対応する高級言語（例えば
Ｐ ＯＬ ： ＰｒｏｂＩｅｍ Ｑｒｉｅｎｔｅｄ Ｌ
ａｎｇｎａｇｅ）を解読実行する制御１用マイクロコン
トローラでは、マクロ命令間のデータの受け渡しをその
マクロ命令毎にインターフェイス用メモリを割ｐ付けて
いただめ、使用するマクロ命令数が増加し、下記の欠点
が生じていた。
Ｐ ＯＬ ： ＰｒｏｂＩｅｍ Ｑｒｉｅｎｔｅｄ Ｌ
ａｎｇｎａｇｅ）を解読実行する制御１用マイクロコン
トローラでは、マクロ命令間のデータの受け渡しをその
マクロ命令毎にインターフェイス用メモリを割ｐ付けて
いただめ、使用するマクロ命令数が増加し、下記の欠点
が生じていた。
（１）マクロ命令の数だけメモリが必要となるため、メ
モリ容量が増加する。
モリ容量が増加する。
（２）メモリの割付けは、通常、ユーザがマクロ命令間
のインターフェイス（ブロック線図の作成）を行なうた
め、メモリ構成が複雑となる。
のインターフェイス（ブロック線図の作成）を行なうた
め、メモリ構成が複雑となる。
本発明の目的は、従来の欠点全熱くしたデータインター
フェイス方式を提供するにある。
フェイス方式を提供するにある。
本発明の要点は、複数のマクロ命令群で構成されるタス
クｖ、（ｉ）いくつかのグループ毎に分割し、（１１）
このグループ単位毎にインターフェイス用メモリを割シ
当てることにある。
クｖ、（ｉ）いくつかのグループ毎に分割し、（１１）
このグループ単位毎にインターフェイス用メモリを割シ
当てることにある。
以下、本発明の一実施例の構成及び動作を説明する。第
１図に本発明が対象とする制御用マイクロコントローラ
の基本構成を示す。同図におｈて、１は制御系ブロック
線図対応の高級言語（例えばＰＯＬ等）と先行的に解読
する処理装置ＣＰＵＡ、２はマクロ命令を実行する処理
装置ＣＰＵＢ、３はＣＰＵＡ−Ｂ闇のｒｌｔ報授受手段
としてＦＩＦＯ（Ｆｉ ｒｓｔＩｎ ｌｉ’１ｒｃｔ
Ｑｕｔ）を用いたインターフェイス部である。すなわち
、ＣＰＵＢ２はＣＰＵＡｌ が先行解読した結果（演算
仕様）をインターフェイス部３を介して受け取シ、それ
に従った演算を行なう。この時、ＣＰＵＡ−８間の処理
進行は、ＦＩＦＯを用いたインターフェイス部３によ多
並列処理（パイプライン制御）されることになる。また
、ＣＰＵＡ１からのＣＰＵＢ２に対する解読結果の転送
は、例えばＤ Ｍ Ａ（Ｄｉ ｒｅｃｔ Ｍｅｍｏｒｙ
Ａｃｃｅｓｓ）転送を行なう。
１図に本発明が対象とする制御用マイクロコントローラ
の基本構成を示す。同図におｈて、１は制御系ブロック
線図対応の高級言語（例えばＰＯＬ等）と先行的に解読
する処理装置ＣＰＵＡ、２はマクロ命令を実行する処理
装置ＣＰＵＢ、３はＣＰＵＡ−Ｂ闇のｒｌｔ報授受手段
としてＦＩＦＯ（Ｆｉ ｒｓｔＩｎ ｌｉ’１ｒｃｔ
Ｑｕｔ）を用いたインターフェイス部である。すなわち
、ＣＰＵＢ２はＣＰＵＡｌ が先行解読した結果（演算
仕様）をインターフェイス部３を介して受け取シ、それ
に従った演算を行なう。この時、ＣＰＵＡ−８間の処理
進行は、ＦＩＦＯを用いたインターフェイス部３によ多
並列処理（パイプライン制御）されることになる。また
、ＣＰＵＡ１からのＣＰＵＢ２に対する解読結果の転送
は、例えばＤ Ｍ Ａ（Ｄｉ ｒｅｃｔ Ｍｅｍｏｒｙ
Ａｃｃｅｓｓ）転送を行なう。
このように、ＣＰＵＡｌは、（１）高級言語の先行解読
を行ない、（Ｉｔ）ＣＰＵＢ−２に対して命令の実行順
序を指示する。すなわち、ＣＰＵＡｌは、事前にＣＰＵ
Ｂ２がマクロ命令毎に、ａ）どこのエリアのデータを、
ｂ）どういう順序で要求するかを判断するとともに指示
を行なう。
を行ない、（Ｉｔ）ＣＰＵＢ−２に対して命令の実行順
序を指示する。すなわち、ＣＰＵＡｌは、事前にＣＰＵ
Ｂ２がマクロ命令毎に、ａ）どこのエリアのデータを、
ｂ）どういう順序で要求するかを判断するとともに指示
を行なう。
第２図に、複数のマクロ命令で構成されるタスク例を示
す。同図において、４〜１０はマクロ命令、ａ、ｈは各
マクロ命令間に結ぶインターフェイス紗、Ａは１つのマ
クロ命令４の演算結果を複数のマクロ命令５，７．８に
与える分岐点、ＢＩＣは１つのマクロ命令９、あるいは
、１０が複数のマクロ命令７，８、あるいは、６，９の
演算結果を用いて演算子−るための結合点である。
す。同図において、４〜１０はマクロ命令、ａ、ｈは各
マクロ命令間に結ぶインターフェイス紗、Ａは１つのマ
クロ命令４の演算結果を複数のマクロ命令５，７．８に
与える分岐点、ＢＩＣは１つのマクロ命令９、あるいは
、１０が複数のマクロ命令７，８、あるいは、６，９の
演算結果を用いて演算子−るための結合点である。
従来は各マクロ命令（４〜１０）間毎にメモリヲ、？Ｉ
Ｉり当てるインターフェイス方式をとっている。
Ｉり当てるインターフェイス方式をとっている。
すなわち、第２図に示したインターフェイス線ａ〜ｈの
数だけ命令ｉＵＪのインターフェイス用メモリが必要と
なり、ａ）メモリ容量が増加し、ｂ）その構成も複雑と
なる。
数だけ命令ｉＵＪのインターフェイス用メモリが必要と
なり、ａ）メモリ容量が増加し、ｂ）その構成も複雑と
なる。
そこで、本発明では第３図に示す様にタスクのマクロ命
令構成を変換した。同図において、４〜１０ ｒ ａ−
ｈ＋ Ａ−Ｃは第２図と同様のものであり、４−１〜＋
３は任意のマクロ命令から成るグループナンバーである
。
令構成を変換した。同図において、４〜１０ ｒ ａ−
ｈ＋ Ａ−Ｃは第２図と同様のものであり、４−１〜＋
３は任意のマクロ命令から成るグループナンバーである
。
以下に、第２図の例を用いてタスク構成を第３図に示し
たグルーブナ１〜す３へ分割する方成金第４図を用いて
説明する。
たグルーブナ１〜す３へ分割する方成金第４図を用いて
説明する。
（＋） まず、タスクの出力側Ｅｎｄから開始点、９ｉ
ａｒｔまでの最長バスを検索し、このバスを通るマクロ
命令で構成されるグループをす１とする。
ａｒｔまでの最長バスを検索し、このバスを通るマクロ
命令で構成されるグループをす１とする。
（１１）次に、上記（１）の最長バス検索時に検出され
た第１の結合点Ｃから分岐黒人までのバスを検索し、こ
のバスを通るマクロ命令で構成されるグループを≠２と
する。
た第１の結合点Ｃから分岐黒人までのバスを検索し、こ
のバスを通るマクロ命令で構成されるグループを≠２と
する。
（Ｉｉｉ） 上記＜＋Ｏのバス検索時に検出された第２
の結合点Ｂから分岐点Ａまでのバスを検索し、このバス
を通るマクロ命令で構成されるグループ″ｆ：≠３とす
る。
の結合点Ｂから分岐点Ａまでのバスを検索し、このバス
を通るマクロ命令で構成されるグループ″ｆ：≠３とす
る。
この様にグループの検索は、ａ）タスクの出力側（Ｅｎ
ｄ）から開始点（Ｓｔａｒｔ）までの最長バスを検出し
、ｂ）次に結合点（Ｂ、Ｃ）、あるいは、分岐点（Ａ）
が存在している場合には、その結合点／分岐点の出」を
仮シに１つのタスクと考えて上記ａ）の処理を、マクロ
命令、あるいは、結合点／分岐点が存在しなくなるまで
行ない、Ｃ）この様にして検索された同一バスを持つグ
ループ単位毎に１つのインターフェイス用メモリを登録
する。
ｄ）から開始点（Ｓｔａｒｔ）までの最長バスを検出し
、ｂ）次に結合点（Ｂ、Ｃ）、あるいは、分岐点（Ａ）
が存在している場合には、その結合点／分岐点の出」を
仮シに１つのタスクと考えて上記ａ）の処理を、マクロ
命令、あるいは、結合点／分岐点が存在しなくなるまで
行ない、Ｃ）この様にして検索された同一バスを持つグ
ループ単位毎に１つのインターフェイス用メモリを登録
する。
従って、本方法を用いてグループ分けを行なうことで、
インターフェイス用メモリ構成は極めて単純化できるこ
とがわかる。
インターフェイス用メモリ構成は極めて単純化できるこ
とがわかる。
一方、第３図で示した分岐点Ａにおいて複数のマクロ命
令（グルーブナ２．３）へ演算結果を転送する場合のメ
モリの選択が問題となる。以下にこの時のインターフェ
イス例とその問題点を示す。
令（グルーブナ２．３）へ演算結果を転送する場合のメ
モリの選択が問題となる。以下にこの時のインターフェ
イス例とその問題点を示す。
（ｌン メモリの共用
例えば、分岐点ＡＫ＝するマクロ命令５，７゜８はグル
ーブナ１の専用メモリヲ共用する。この方法では、マク
ロ命令の実行順序によっては、メモリの内容が壊れる欠
点を生じる。すなわち、マクロ命令７、ちるいは８の実
行前にマクロ命令５を実行すると、マクロ命令５の演算
結果が共用しているグルーブナ１の専用メモリに書き込
まれるため、マクロ命令７．８はマクロ命令５によって
書き変えられたデータをもとに演算を行なってしまう。
ーブナ１の専用メモリヲ共用する。この方法では、マク
ロ命令の実行順序によっては、メモリの内容が壊れる欠
点を生じる。すなわち、マクロ命令７、ちるいは８の実
行前にマクロ命令５を実行すると、マクロ命令５の演算
結果が共用しているグルーブナ１の専用メモリに書き込
まれるため、マクロ命令７．８はマクロ命令５によって
書き変えられたデータをもとに演算を行なってしまう。
従って、このメモリを共用する方法を用いると、１）上
記したメモリの書き変えを防ぐため、１１）プログラマ
はマクロ命令の実行順序を意識しながらブロック線図を
作成しなければならないという欠点を持つ。
記したメモリの書き変えを防ぐため、１１）プログラマ
はマクロ命令の実行順序を意識しながらブロック線図を
作成しなければならないという欠点を持つ。
（２）各、グループ専用メモリの使用
例えば、マクロ命令４は演算結果を与えるべきマクロ命
令５，７．８が属する各グループ≠１〜３の専用メモリ
に出力する。この方法によれば上記（１）の欠点はなく
なる。しかし、それぞれ異なったエリアへのデータを書
き込むだめ、データのｗｒｉｔｅ動作が複数回必要とな
シ、新たに、１）処理性の低下、１１）プログラマの分
岐点存在の意識という欠点を生じる。
令５，７．８が属する各グループ≠１〜３の専用メモリ
に出力する。この方法によれば上記（１）の欠点はなく
なる。しかし、それぞれ異なったエリアへのデータを書
き込むだめ、データのｗｒｉｔｅ動作が複数回必要とな
シ、新たに、１）処理性の低下、１１）プログラマの分
岐点存在の意識という欠点を生じる。
そこで、本発明では、データのＷｒ ｉ ｔ ｅ動作は
そのエリアの指定方法によっては、同時に複数のエリア
へのデータの書き込みが可能となる事に着目して上記し
た全ての欠点を解決した。
そのエリアの指定方法によっては、同時に複数のエリア
へのデータの書き込みが可能となる事に着目して上記し
た全ての欠点を解決した。
第５図に、以上述べたマクロ命令間のデータインターフ
ェイス方式の概要図を示す。図において、１１は各グル
ープ毎に割シ当てるインターフェイス用専用メモリエリ
ア、１２は専用メモリエリア１２のどのエリアを使用す
るかを決定するメモリ指定部、１３は実行マクロ命令で
ある。同図に示したように本発明では実行マクロ命令１
３はインターフェイス専用メモリエリア１１のどこをア
クセスするのかを決定するメモリ指定部１２を介してデ
ータをアクセスする。この時、メモリ指示部１２は実行
マクロ命令１３がどのグループに属するかを判断してア
クセスすべきメモリエリアを指示する。
ェイス方式の概要図を示す。図において、１１は各グル
ープ毎に割シ当てるインターフェイス用専用メモリエリ
ア、１２は専用メモリエリア１２のどのエリアを使用す
るかを決定するメモリ指定部、１３は実行マクロ命令で
ある。同図に示したように本発明では実行マクロ命令１
３はインターフェイス専用メモリエリア１１のどこをア
クセスするのかを決定するメモリ指定部１２を介してデ
ータをアクセスする。この時、メモリ指示部１２は実行
マクロ命令１３がどのグループに属するかを判断してア
クセスすべきメモリエリアを指示する。
この時のメモリ指示部１２における実行マクロ命令１３
の使用メモリエリアの判断は、前述した様に高級言語を
先行解読するＣＰ［ＪＡｌが支援可能である。
の使用メモリエリアの判断は、前述した様に高級言語を
先行解読するＣＰ［ＪＡｌが支援可能である。
第６図、第７図を用いてインターフェイス用専用メモリ
１１の判断支援方法について述べる。第６図で、１〜３
．１１は第１図、第５図と同様であシ、１４はＣＰＵＢ
２が専用メモリ１１をアクセスする場合に発行されるｌ
（、ｅａｄ ／Ｗｒｉ ｔｅ信号、１１０は第３図に示
したグルーブナ１の専用メモリエリア、１１１はグルー
ブナ２の専用メモリエリア、１１２はグルーブナＮの専
用メモリエリアである。第７図にはＣＰＵＡ−８間を結
ぶＦＩＦＯで構成されたインターフェイス部３の内容を
示し、■各ピットヲ実行マクロ命令がアクセスすべき専
用メモリエリア毎に割シ当で、（Ｉｔ）このビット列１
〜ｔはタスク内のマクロ命令のアクセス回数分だけある
。な＊、ＦＩＦＯの深さは任意の故がめれば良く、すな
わちビット列数ｔとは無関係でおり、もし、ＦＩＦＯの
深さが足りない場合には、ＣＰＵＡｌがＦＩＦＯに空き
エリアが出来た時点で順次対応するビット列を転送すれ
ば良い。
１１の判断支援方法について述べる。第６図で、１〜３
．１１は第１図、第５図と同様であシ、１４はＣＰＵＢ
２が専用メモリ１１をアクセスする場合に発行されるｌ
（、ｅａｄ ／Ｗｒｉ ｔｅ信号、１１０は第３図に示
したグルーブナ１の専用メモリエリア、１１１はグルー
ブナ２の専用メモリエリア、１１２はグルーブナＮの専
用メモリエリアである。第７図にはＣＰＵＡ−８間を結
ぶＦＩＦＯで構成されたインターフェイス部３の内容を
示し、■各ピットヲ実行マクロ命令がアクセスすべき専
用メモリエリア毎に割シ当で、（Ｉｔ）このビット列１
〜ｔはタスク内のマクロ命令のアクセス回数分だけある
。な＊、ＦＩＦＯの深さは任意の故がめれば良く、すな
わちビット列数ｔとは無関係でおり、もし、ＦＩＦＯの
深さが足りない場合には、ＣＰＵＡｌがＦＩＦＯに空き
エリアが出来た時点で順次対応するビット列を転送すれ
ば良い。
第６図、第７図に示した様に、例えば第３図のグルーブ
ナ１のマクロ命令４が分岐点Ａにおいてａ ｆＡノー１
” ルア’ ＋ １〜３ （”” り” 命令５．７
ｒ ８ ）に結果を転送する場合には、ＣＰＵＡｌがイ
ンターフェイス部３において専用メモリ１１の、クリえ
ば、ナ１．２．３に対応する各ピットを介して指示する
。一方、ＣＰＵＢ２は専用メモリエリア１１をアクセス
するだけで、上記したメモリエリアのどこ乞アクセスす
るのかという判断は行なわない。
ナ１のマクロ命令４が分岐点Ａにおいてａ ｆＡノー１
” ルア’ ＋ １〜３ （”” り” 命令５．７
ｒ ８ ）に結果を転送する場合には、ＣＰＵＡｌがイ
ンターフェイス部３において専用メモリ１１の、クリえ
ば、ナ１．２．３に対応する各ピットを介して指示する
。一方、ＣＰＵＢ２は専用メモリエリア１１をアクセス
するだけで、上記したメモリエリアのどこ乞アクセスす
るのかという判断は行なわない。
本発明によれば、
（１）複数のマクロ命令から成るタスクを、グループ毎
に分割する。
に分割する。
（１１）分割したグループ単位毎にマクロ命令間のイン
ターフェイス用メモリｋＭ録する。
ターフェイス用メモリｋＭ録する。
このため、マクロ命令間のインターフェイス用メモリは
、（ａ）その６量が少なく 、 （ｂ）構成が単純化で
きるとともに、（Ｃ）プログラマはブロック線図対応の
マクロ命令実行順序全意識せずに作業ができる等の効果
がある。
、（ａ）その６量が少なく 、 （ｂ）構成が単純化で
きるとともに、（Ｃ）プログラマはブロック線図対応の
マクロ命令実行順序全意識せずに作業ができる等の効果
がある。
第１図は１ｔｊｌＪ ｎ用マイクロコントローラの基本
構成図、第２図はタスク（ｔ４構成、第３図は第２図で
示したタスク構成をグループ分けした図、第４図はグル
ープ分けを行なうための７０−図、第５図はデータイン
ターフェイス方式の概略図、第６図。 第７図はデータインターフェイス方式を実現するだめの
支援方法を示す図である。 １・・・ＣＰＵＡ、２・・・ＣＰＵＢ、３・・・インタ
ーフェイス部、１１・・・インターフェイス用専用メモ
リエリア、１２・・・メモリ指定部、１１０〜１１２・
・・専用メモ第 ４ 目 第 ５ 固 メモソ７旨定ξＩ’ 定介７７０？令
構成図、第２図はタスク（ｔ４構成、第３図は第２図で
示したタスク構成をグループ分けした図、第４図はグル
ープ分けを行なうための７０−図、第５図はデータイン
ターフェイス方式の概略図、第６図。 第７図はデータインターフェイス方式を実現するだめの
支援方法を示す図である。 １・・・ＣＰＵＡ、２・・・ＣＰＵＢ、３・・・インタ
ーフェイス部、１１・・・インターフェイス用専用メモ
リエリア、１２・・・メモリ指定部、１１０〜１１２・
・・専用メモ第 ４ 目 第 ５ 固 メモソ７旨定ξＩ’ 定介７７０？令
Claims (1)
- １、制御系ブロック線図に対応した高級言語を先行的に
解読する第１の処理装置とこの第１の処理装置からの解
読結果を得て前記制御系ブロック線図の演算要素に対応
したマクロ命令の実行処理を行なう第２の処理装置と前
記第１．第２の処理装置間の情報授受手段として前記第
１．第２の処理装置相互が非同期アクセス可能な記憶部
から成る制御用マイクロコントローラにおいて、複数の
マクロ命令から成るタスクの結合点から分岐点までに含
まれるマクロ命令群＋！！−１つのグループとして分割
し、前記グループ単位毎にマクロ命令間インターフェイ
ス用に専用の記憶部を設けたことを特徴とするデータイ
ンターフェイス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17620983A JPS6069744A (ja) | 1983-09-26 | 1983-09-26 | デ−タインタ−フエイス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17620983A JPS6069744A (ja) | 1983-09-26 | 1983-09-26 | デ−タインタ−フエイス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6069744A true JPS6069744A (ja) | 1985-04-20 |
Family
ID=16009526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17620983A Pending JPS6069744A (ja) | 1983-09-26 | 1983-09-26 | デ−タインタ−フエイス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6069744A (ja) |
-
1983
- 1983-09-26 JP JP17620983A patent/JPS6069744A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2558064B2 (ja) | Ｉ／ｏ装置と拡張記憶装置又は主記憶装置の間でデータを転送する方法 | |
| US3728693A (en) | Programmatically controlled interrupt system for controlling input/output operations in a digital computer | |
| EP0230664A2 (en) | Master slave microprocessor system with virtual memory | |
| JPH01263737A (ja) | エミュレーション装置 | |
| JPH03212753A (ja) | 入出力装置に対するアトミックアクセス装置及び方法 | |
| JPS6069744A (ja) | デ−タインタ−フエイス方式 | |
| JP3579149B2 (ja) | コンピュータシステム | |
| JPS6097459A (ja) | デ−タ処理システム同期方法 | |
| JPS58137066A (ja) | 計算機システムのメモリアクセス制御方法 | |
| JP2964504B2 (ja) | 文書処理装置 | |
| KR920001800B1 (ko) | 팩시밀리의 용량확장용 접속장치 | |
| JPS63197254A (ja) | 仮想記憶制御装置 | |
| JPS6022777B2 (ja) | デ−タ転送方式 | |
| JPS60129868A (ja) | メモリ・システム | |
| JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 | |
| WO1995022110A1 (en) | Write-read data operation for microprocessor | |
| JPH0540726A (ja) | ライトバツフアのギヤザリング制御方式 | |
| JPH0449446A (ja) | 複数キャッシュ制御方式 | |
| JPH0561769A (ja) | メモリ・アクセス方法 | |
| JPS59140565A (ja) | 情報処理装置 | |
| JPH04337851A (ja) | メモリアクセス方式 | |
| JPS6265149A (ja) | メモリ管理ユニツト書き換え方式 | |
| JPS60123944A (ja) | 情報処理装置におけるバツフアメモリ制御方式 | |
| JPH03252856A (ja) | プログラムの処理方式 | |
| JPH04291642A (ja) | キャッシュ制御方式 |