JPS63197254A - 仮想記憶制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は仮想記憶を扱う計算機に係り、特にページフォ
ルト発生時の命令再開処理の簡単化に好的な手法に関す
る。

〔従来の技術〕

従来、仮想記憶計算機におけるページフォルト処理終了
後の命令再開法については、アイ・イー・イー・イー、
マイクロ　１９８３年６月号　第２８頁から３２頁（Ｉ
ＥＥＥ　ＭＩＣＲＯＪｕｎｅ　１９８３　Ｐ２ｇ−３２
）において論じられている。

それによると、ページフォルト処理終了後の命令再開方
式には先頭再開と途中再開があり、詳しく述べられてい
る。ここでは、最初にページフォルトについて簡単に説
明し１次に各再開方式を説明する。

仮想記憶とは、小容量で高速な主記憶装置と、大容量で
低速な２次記憶装置を用いて、中央演算処理装置（以下
ＣＰＵ）から見た時に大容量で高速な主記憶装置がある
ように見せるものである。

これは計算機における以下の２つの性質によって実現さ
れる。ひとつはＣＰＵから記憶装置へのアクセスは１度
に１記憶単位に限られるということ、もうひとつは、こ
のアクセスがある時間内では記憶領域のある領域に対し
てのみ行なわれるというアクセスのロカリテイである。

したがって、仮想記憶を実現するためには、現在頻度良
くアクセスが行なわれている領域を主記憶装置に格納し
、主記憶装置上に置けなかった領域は２次記憶装置上に
置くことにより、高速なメモリアクセスが可能となる。

ここで、メモリ上に配置する領域としてページという単
位を考え、領域は１ページごとに管理されるものとする
。

今、ＣＰＵが２次記憶装置上のページ内のデータを参照
しようとする場合、その領域を主記憶装置上の別のペー
ジと入れ替えなければならない。

したかっ７、各ページが存在する場所は時間とともに変
化するので、各ページの存在場所を管理し、ＣＰＵから
出されるアドレスを変換して対応付けなければならない
。この変換はＣＰＵ実行中に行なわれるので動的アドレ
ス変換と呼ばれる。

変換されたアドレスは主記憶装置上のアドレスであり、
物理アドレスと呼ばれる。それに対し、ＣＰＵから出さ
れるアドレスは、ページの実在する場所を気にしないと
いう意味で論理アドレスと呼ばれる。一般に論理アドレ
ス空間は物理アドレス空間よりも広く、それ故にアドレ
ス変換を行なう時、求めるデータを含むページが主記憶
装置上に存在しない場合がある。この状態のことをペー
ジフォルトと呼び、主記憶装置へこのページを取り込む
ために行なわれる、主記憶装置と２次記憶装置とのペー
ジの入れ替えに伴う一連の処理をページフォルト処理と
いう。

ページフォルト処理は大きく３つの部分に分けられる。

第１番目は、ページフォルト処理によって破壊される情
報をメモリへ退避すること、第２番目は、入出力コント
ローラに対してページ入れ替えの処理を指示すること、
第３番目は退避したデータを取り込み、命令を再開する
ことである。

ページフォルトはメモリアクセス時、すなわち命令実行
中におこるので、ページフォルト処理終了後はこの命令
が誤動作なく実行終了しなければならない。そのための
方式が、次に説明する命令先頭再開方式である。

ページフォルト発生時には必要最小限の情報を退避し、
処理終了後は同命令を最初からもう一度実行する方式で
ある。

この場合、ページフォルト発生前に各種情報を破壊して
しまう場合があり、その時にはこの方式では誤動作する
。したがって、この方式の場合は。

各種情報を書き替える前にページフォルトがおこるかど
うかチェックするためにダミーのアクセスを行なう。こ
れによって、各種情報の書き替え時には、ページフォル
トがおこらないことが保障される。このダミーアクセス
処理をリハーサル処理という。

ページフォルト発生時には、マイクロプログラム関係の
情報をも退避し、処理終了後には、命令の途中から実行
を再開する方式である。

〔発明が解決しようとする問題点〕

上記従来技術は以下の２点について配慮されていなかっ
た。

１、リハーサル処理を行なう場合、命令の実行開始時の
ダミーアクセスによってページフォルトがおこらない状
態となるのでその後ページフォルトに起因する誤動作は
ない、（命令先頭再開方式） しかしこの方法はダミーアクセスのためのマイクロプロ
グラムを起動するので、マイクロプログラムのステップ
数を増加させる。したがって、実行サイクル数の大きな
命令に対しては有効であるが、実行サイクル数が小さな
命令に対してはオーバーヘッドが大きい。

２゜命令実行中にページフォルトがおこった場合、その
時点の各種レジスタの値を保持し、ページフォルト処理
終了後、命令、の途中から再開する方式では、情報が退
避されているので誤動作しない、（命令途中再開方式） しかし、この方法は退避すべき情報が多く、また、ペー
ジフォルトの発生するタイミングによって、退避すべき
内容も異なるので、情報退避・回復のためのオーバーヘ
ッドが大きい０例えば、ページフォルトがおこったタイ
ミングが、ＣＰＵの内部状態が変化する前か後かで退避
情報が異なる。このオーバヘッドは、複数のページフォ
ルト処理を要求し、マイクロプログラム容量を増大させ
る。

本発明の目的は、マイクロステップ数もマイクロプログ
ラム容量も増加させることなく、ページフォルト処理終
了後の命令再開を誤動作なく実現することにある。

〔問題点を解決するための手段〕

上記目的は、メモリアクセスを行なう時にそのアクセス
がページフォルトを発生する可能性があるか否かを判定
し、警告を発する手段を有することによって達成される
。

本発明の好ましい実施態様に於いては、警告を受けた時
、ＣＰ　ＩＪの状態や、メモリの内容をＣＰＵが変化さ
せる前にダミーのアクセスを行なわせる手段を有し、さ
らに、好ましくは、該手段をメモリアクセスのコントロ
ーラに持たせることによって、マイクロプログラムのス
テップ数を増加させないことにある。

〔作用〕

命令実行時のメモリアクセスがページフォルトの可能性
のあるものであった時、ページフォルトの警告が発せら
れる。

このとき、好ましくは、ダミーアクセスが行なわれる。

ダミーアクセスの結果ページフォルトがなかった場合は
、命令が継続される。

ダミーアクセスの結果ページフォルトがあった場合、ペ
ージ六九替えのための一連の処理が行なわれる。処理終
了後、命令は先頭から再開されるが、ＣＰＵ状態やメモ
リの内容は命令開始時のものが退避されるので、誤動作
することなく命令の先頭再開が可能である。

しかも、これらの処理は警告が発せられた時にのみ行な
われるので、性能の低下は最小限に押さえられ、好まし
くは、マイクロプログラムの増大もない。

〔実施例〕

以下、本発明の一実施例を第１図〜第４図によって説明
する。

最初に本計算機システムの用語について説明する。

ワード；例えば１ワード２バイトから成るデータ領域ア
ドレスは１．ワードごとに 連続的に割りつけられる。

ブロック：例えば１ブロツク２ワードで構成されるメモ
リアクセスの単位であり、 ブロックの先頭アドレスは偶数とな るゆ ページ：例えば１ページ４にワードの領域であり、仮想
記憶システムにより管理 される最小単位である。

本計算機システムの記憶装置は仮想記憶方式によって管
理されている。すなわち、第１図において、メモリアク
セスの論理アドレスが格納されているレジスタＬＡＲＩ
ＩＩの内容を動的アドレス変換機構ＤＡＴ１２３を通し
て変換し、主メモリＭＭ１０２のアドレスを格納するレ
ジスタＰＡＲ１１２ヘセットしてメモリアクセスを行な
う。

このときレジスタＬＡＲの内容に対応するデータが主メ
モリＭＭ１０２上になく、２次記憶装ｆｉＤＫ１０４上
にあるときには、メモリ管理ユニットＭＭＵ１２２が指
令を出し、入出力制御装［ｌ０Ｃ１０３の制御により例
えば１ページ４にワードを単位として、主メモリＭＭ１
０２上のページと２次記憶装［ＤＫ１０４上のページと
を入れ替える。これがページフォルト処理と呼ばれるも
のである。

ページフォルトがおこるか否かは動的アドレス変換機構
ＤＡＴ１２３を用いて変換してみなければわからない。

このとき以下のような不都合が生じる。第２図（ａ）に
示したように命令語２０１とその命令によって書きかえ
られるアドレス領域２０２が重なっており、しかも書き
込み対象となるアドレス領域２０２がページ境界２１１
をまたぐ場合や第２図（ｂ）に示したように命令語２０
３によって読み込まれるアドレス領域２０４と書き込ま
れるアドレス領域２０５どが重なっており、しかも書き
込みアドレス領域２０５がページ境界２１２をまたぐ場
合を考える。

第２図において右方向はアドレスの増加方向（２２１）
を示し、下方向は時間の経過（２２２）を示している。

２０２や２０５のようにページ境界をまたぐデータ領域
へのアクセスは、第２図（Ｃ）に示したような２つのブ
ロックによるアクセス（２０６ａ　、　２０６ｂ）およ
び（２０６ｃ　、　２０６ｄ　）にわけられる。これは
ページ境界は必ずブロック境界となるためである。

第２図（Ｃ）における２０６ａ、　２０６ｄの部分を無
効とすれば、ページにまたがる領域２０６ｂ、　２０６
ｃへの書き込みが可能となる。

第２図（ａ）の場合、命令を実行する以前に命令語２０
１を読み込んでいるので、この部分を含むページは主記
憶装置上に存在し、書き込み領域の前半の部分のアクセ
スは異常なく終了する。次に後半の部分にアクセスした
時にページフォルトがおこると、ページフォルト処理終
了後に命令を先頭から再開できない。なぜならば言き込
みアドレス領域２０２の前半のアクセスによって命令語
が破壊されているからである。

第２図（ｂ）の場合、まず読み出しくアドレス領域２０
４へのアクセスがおこなわれるが、このときメモリの内
容は書きかえられてはいないので、ここでページフォル
トがおこってもページフォルト処理の終了後、命令の先
頭から実行を再開できる。しかしながら、書き込み領域
２０５へのアクセスの場合は、第２図（ａ）の場合と同
様に書き込み領域２０５の後半のアクセスでページフォ
ルトが検出された時には読み出し領域２０４はすでに書
き換えられてしまっているのでページフォル１〜処理終
了後の命令の先頭再開は不可能となる。

従来は、この開運を解決するために、ページフォルト発
生時に退避するレジスタ類を多くして命令の途中再開を
可能とする方式や、書き込みアクセスのある命令では必
ず実際に書き込む前にダミーのアクセスを行なう方式な
どを用いていた。

しかし、前者はマイクロプログラムの負担を増加させ、
後者はダミーアクセスの分だけマイクロステップ数を余
計に使い、しかもページ境界をまたがないようなアクセ
スに対してもダミーアクセスを行なってしまい、著しく
性能を低下させている。

そこで、本発明ではページフォル１−がおこる可能性が
あるか否かを事前に検出し、対策することによって上記
問題点を解決する。

第３図はページフォルト警告信号の発生機構を示してい
る。論理アドレスレジスタＬＡＲ１１１には論理アドレ
ス１］、１ａ、　Ｈｌｂ、　１１１０のようなアドレス
データが格納されている。ここで、１１１ａはページ境
界から２ワ一ド手前のアドレスであり１１１ｂは１ワ一
ド手前、１１１Ｃはページ境界上のアドレスである。

１１１ａは、例えば最下位ビットがＯ、ビットＯからビ
ット１１まではオール１であり、１０１ｂは下位１２ビ
ツトがオール１，１０１ｅは下位】、２ビツトがオール
０であるようなアドレスである。

書き込み領域が１ワードの時は、書き込み領域がページ
境界をまたぐことはないので、ページフォルト時のトラ
ブルはない。また、書き込み領域が例えば３ワ一ド以上
の時は、マイクロプログラムによってダミーリードを行
なってもマイクロプログラムのステップの増加率はあま
り大きくないのでこれも開運はない。

書き込みアクセスが例えば２ワードの時は、以上２ケー
スのどれにも属さないので特別な処理を要する。書き込
みアドレスが１１１８や１１１Ｃの場合、２ワードのア
クセス領域がページ境界をまたがないので、トラブルは
発生しない。すなわち、アクセス領域がページ境界をま
たぐのは１１１ｂのケースだけである。したがって、１
１１ｂのケースであることを検出する手段を設け、その
時のみ対策すれば良い、　１ｌｌｂの特徴は下位１２ビ
ツトがオール１であることであるので、第４図（ａ）に
示す様な１２ビツトの例えば、ワイヤード・オア回路等
の論理積回路１２１ａを用いて容易にベージフカ１１月
−警告信号であるアラーム１３１が得られる。

４０１ａにおいて信号１３３は、　ＭＭｔｌ１２２から
与えられる警告信号発生許可信号である。

メモリアクセス制御部ＭＭＵ１２２はアラーム１．３１
を受けると、マイクロプログラムからのアクセス要求が
２ワードアクセスの場合に限り、ＤＡＴ１２３に対して
アドレス１１１ｃのアドレス変換のみを行なうように指
令する。

アドレス１１１ｃの領域が主記憶装置内になかった場合
はページフォルト処理が行なわれて命令が先頭から再開
されるが、１ｌｌｅへのアクセスでページフォルトがお
こらないことが保証されているので。

ページフォルトに関するトラブルを避けることができる
。

この方法でも例えば３ワ一ド以上のアクセスの場合と同
様にダミーアクセスを行なうが、これはＭＭＵ１２２に
よって実行されるのでマイクロプログラムのステップ数
は増加しない。

また・アラーム１３１が発行されるのｌまアドレスが１
１１５の場合だけでありダミーアクセスによりサイクル
数の増加量は平均すると４０９６分の１（０，０２５％
）となる。さらに、ダミーアクセスを行なう条件として
、ライトアクセスであることと２ワードアクセスである
こととを加えるとサイクル数の増加は皆無に等しいほど
となる。

また、」１記実施例の他に３ワードアクセスや、４ワー
ドアクセスなどに対しでも警告を発することができる。

すなわち、メモリアクセスの論理アドレスＬＡとページ
境界ＢＡおよびあらかじめ定められた自然数Ｎ　（Ｎワ
ードアクセスに対して）告を発する）において Ｂ　Ａ　　Ｎ　＜　Ｌ　Ａ　＜　Ｂ　Ａ　　　　　（１
）なる条件を満足する時に警告を発すれば良い。

特に　Ｎ＝２’＋１　　（ｎは負でない整数）の時第５
図に示したとおり、ビットｎからビット１１までがオー
ル１であるという条件と等価であるので。

第４図（ｂ）（ｎ＝１のとき）や第４図（ｃ）（ｎ−２
のとき）のように簡単な論理で警告信号１３１を発する
ことが可能である。

第５図において、５０１はメモリのアドレスであり、５
０６はページ境界である。５０２〜５０５はページ境界
５０６をまたぐそれぞれ２ワード、３ワード、４ワード
、５ワードのアクセス領域のバタンである。

また、上記実施例では警告信号１３１をＭＭＵ１２２へ
送る場合を考えたが、第６図に示したように警告信号〕
３１．をＣＰＵｌ０Ｉのマイクロプログラム制御部分６
２２によって検出することもできる。

マイクロプログラムによって警告が検出された場合、マ
イクロプログラムはサブルーチンへジャンプし、そこで
次ページのアドレスに対するダミーアクセスを実行する
。ダミーアクセスの実現法には以下のものが考えられる
。

■　リードアクセス ■　書き込み信号をネゲートしたライトアクセス ■　アドレス変換のみを行なう さらに、上記実施例では、メモリへの書き込みによる誤
す」作を防ぐものであったが、ｃＰＵｌｏ１内部のレジ
スタを変化させた後で発生するページ７、ｔルトにも対
処できる。

すなわち、警告信号の発生を、メモリアクセス要求を待
たずに行なわせることにより、命令の先頭、あるいはＣ
ＰＵｌ０Ｉ内のレジスタが命令の実行によって変化する
以前に行なわせ、ページフォルトのチェックをしてしま
う方式である。

この方式により、スタックポインタのようなメモリアク
セスとともに変化するレジスタを持つ計算機においても
ページフォルト処理後命令の先頭再開が可能となる。

〔発明の効果〕

本発明によれば、ページフォルト処理終了後に命令を先
頭から再開できるのでページフォルト処理のためのマイ
クロプログラムの負担を軽減できる。

また、好ましくは、アラーム信号が発生した時で、しか
も指定されたワード数のライトアクセスの時にのみダミ
ーアクセス処理を行なうので、平均するとサイクル数を
ほとんど増加させずに命令の先頭再開を可能とすること
ができる。

さらに好ましくは、ダミーアクセスの発行はメモリアク
セス制御装置が自動的に行なうようにすると、マイクロ
プログラムでアラーム信号のチェック等を行なう必要が
なく、マイクロプログラムのステップ数の増加やマイグ
ロブログラム自体の複雑化を避けることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のシステム構成図。 第２図はページフォル１−によって引きおこされるトラ
ブルの例を示す図、第３図はペーフオルトアラームの発
生機構を示す図、第４図はページフォルトアラームの発
生論理の例を示す図、第５図はページ境界をまたぐアク
セスの例を示す図、第６図はアラーム信号をマイクロプ
ログラムで検出する場合を示す図である。 （α） ； （Ｃノ ー＝二匹＝コ ； 高３図 高４図 （α） （ｂ） （υ （１ｄｄｒｅＳＳ　Ｓｏ＋ ≦

Claims (1)

1. 【特許請求の範囲】 １、命令実行時に使用するメモリの論理アドレスを格納
   する少なくともひとつの論理アドレスレジスタと当該レ
   ジスタの内容でメモリアクセスを行なうことを要求する
   信号発生手段を有し、かつ、その結果として前記論理ア
   ドレスに対応するデータを受け取る命令実行部分と 上記論理アドレスを物理アドレスに変換するアドレス変
   換機構と当該アドレス変換機構により生成される物理ア
   ドレスを格納する物理アドレスレジスタとを有し、前記
   メモリアクセス要求信号と論理アドレスレジスタの内容
   を受け、上記アドレス変換機構により物理アドレスレジ
   スタにセットし、当該物理アドレスに従つてメモリアク
   セスを行なうことを要求する信号発生手段を有するメモ
   リ管理部分と 上記物理アドレスおよび物理アドレスに対応するメモリ
   アクセス要求信号を受け、対応するデータを送出する記
   憶部分と を有し、仮想記憶管理を行なう計算機システムにおいて 論理アドレスレジスタの内容とＡと次のページ境界アド
   レスＢＡとを比較し、ある定められた自然数Ｎに対して ＢＡ−Ｎ≦−ＬＡ＜ＢＡ なる条件が成立することを検出する手段を設けたことを
   特徴とする仮想記憶制御装置。 ２、特許請求の範囲第１項において、上記条件の成立信
   号をメモリ管理部が受け、命令実行部とは独立に次のペ
   ージ境界アドレスＢＡがアドレス変換可能か否かを検出
   する手段を設けることを特徴とした仮想記憶制御装置。 ３、特許請求の範囲第１項において、上記条件の成立信
   号を命令実行部が受け、命令実行部の制御のもとに次の
   ページ境界アドレスＢＡがアドレス変換可能か否かを検
   出する手段を設けることを特徴とした仮想記憶制御装置
   。 ４、特許請求の範囲第１項において、上記条件の成立信
   号の生成部分を命令実行部分の中に持ち、マイクロプロ
   グラムによつて実現することを特徴とした仮想記憶制御
   装置。