JPS6069745A - デ−タアドレツシング方式 - Google Patents
デ−タアドレツシング方式Info
- Publication number
- JPS6069745A JPS6069745A JP17622283A JP17622283A JPS6069745A JP S6069745 A JPS6069745 A JP S6069745A JP 17622283 A JP17622283 A JP 17622283A JP 17622283 A JP17622283 A JP 17622283A JP S6069745 A JPS6069745 A JP S6069745A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- processing device
- cpub
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/342—Extension of operand address space
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し発明の利用分野〕
本発明はマイクロコントローラに糸シ、特に、データア
クセスに好適なデータアドレン７ング方式に関する。
クセスに好適なデータアドレン７ング方式に関する。
制御系ブロック線図に対応すり高級６語（例えばＰＯＬ
： ｐｒｏｂｌｅ＋ｕ （Ｊｒｉｅｎｔｅｄ Ｌａｎ
グｕａｆｅ ）を屏読実。
： ｐｒｏｂｌｅ＋ｕ （Ｊｒｉｅｎｔｅｄ Ｌａｎ
グｕａｆｅ ）を屏読実。
行する制御用マイクロコツトロー２は、このブロック線
図の演算要素に対応しｉｔマクロ命令を実行する。
図の演算要素に対応しｉｔマクロ命令を実行する。
一方、プログラマｋｌ、例えば、Ｃ几Ｔ （Ｃａｔｈｏ
ｄｅ損ｙ’ｐｕｂｅ）等の画面上で必要な谷演算要素ブ
ロック（マクロ命令）を、単に線で結んで制御タスク（
ブロック線図）を作ゐ。この時、プログラマは各マクロ
命令がλｊＩの７ζめに必要となりデータのアクセスエ
リア（プログラマは抽象的なブロックを線で、姑ぷンの
横這等は全く７区、哉せずに）゛ロンク源図を順次作っ
ていく。
ｄｅ損ｙ’ｐｕｂｅ）等の画面上で必要な谷演算要素ブ
ロック（マクロ命令）を、単に線で結んで制御タスク（
ブロック線図）を作ゐ。この時、プログラマは各マクロ
命令がλｊＩの７ζめに必要となりデータのアクセスエ
リア（プログラマは抽象的なブロックを線で、姑ぷンの
横這等は全く７区、哉せずに）゛ロンク源図を順次作っ
ていく。
このため、従来では、（１）マクロ命令が演算すゐため
にアクセスナ０データエリアの構造が複雑となシ、（２
）爽には、データエリアをアクセスするための実効アド
レス針具が緊雑とｌゐため、処理性が低下してしまうと
いう欠点を待つ。
にアクセスナ０データエリアの構造が複雑となシ、（２
）爽には、データエリアをアクセスするための実効アド
レス針具が緊雑とｌゐため、処理性が低下してしまうと
いう欠点を待つ。
本発明の目的は、制御用マイクロコントローラにおける
処理実行の高速化を達成するためのアドレゾシ／グ方式
忙提共するにるる。
処理実行の高速化を達成するためのアドレゾシ／グ方式
忙提共するにるる。
制御用マイクロコントローラに寂ける命令の実行単位は
、制御系ブロック線図に対応したマクロ命令単位で実行
する。このマクロ命令の処理構成は、次の二つに人別で
＠る。
、制御系ブロック線図に対応したマクロ命令単位で実行
する。このマクロ命令の処理構成は、次の二つに人別で
＠る。
（１）データ転送とそれに伴うアドレス計算部（１１）
実際の演算処理部 一方、′７り一θη令に占め＠（１）ａ Ｏｌ）の比率
は、通常（１））ｌｔ）でめる。
実際の演算処理部 一方、′７り一θη令に占め＠（１）ａ Ｏｌ）の比率
は、通常（１））ｌｔ）でめる。
従って、実行処理の高速化には、（１）のアドレス計算
部にｐけ。データ１ドレンシ／グ方式の改善が最も効率
良く一速化を達成できることがわかる。
部にｐけ。データ１ドレンシ／グ方式の改善が最も効率
良く一速化を達成できることがわかる。
以下、本発明の一実施例の構成及び動作を説明する。第
１図に本発明が肘板とす０マイクロコントロー２の基本
構成を示す。図に２いて、ｌは制御系ブロック；ｄ図対
応の＾級ｄ語（列えば、ＰＯＬ等： ｐｒｏｂｌｅｍ
Ｑｒｉｅｎｔｅｄ Ｌａｎｔｕａｔｅ ）を先行的に解
読すゐ処理装置ＣＰＵＡ−，２はマクロ命令金夷行する
処理装置ＣＰ’ＵＢ、３はＣ）’ＵＡ−Ｂ間の情報授受
手段としてＦ Ｉ ＦＯ（Ｆｉｒｓｔ ＩｎＦｉｒｓｔ
Ｑｕｔ ） ｆ用いたイ／ターフェイス部である。す
ｌわち、ＣＰＵＢ２は、ＣＰＵＡｌが先行解読した結果
（演算仕様）ｆインターンエイス部３を介して受け収シ
、それに従った演算全行なう。
１図に本発明が肘板とす０マイクロコントロー２の基本
構成を示す。図に２いて、ｌは制御系ブロック；ｄ図対
応の＾級ｄ語（列えば、ＰＯＬ等： ｐｒｏｂｌｅｍ
Ｑｒｉｅｎｔｅｄ Ｌａｎｔｕａｔｅ ）を先行的に解
読すゐ処理装置ＣＰＵＡ−，２はマクロ命令金夷行する
処理装置ＣＰ’ＵＢ、３はＣ）’ＵＡ−Ｂ間の情報授受
手段としてＦ Ｉ ＦＯ（Ｆｉｒｓｔ ＩｎＦｉｒｓｔ
Ｑｕｔ ） ｆ用いたイ／ターフェイス部である。す
ｌわち、ＣＰＵＢ２は、ＣＰＵＡｌが先行解読した結果
（演算仕様）ｆインターンエイス部３を介して受け収シ
、それに従った演算全行なう。
この時、ＣＰＵＡ−Ｂ間の処理進行は、ＦＩＦＯを用い
たイ／ターフェイス部３によって並列処理（パイプライ
ン制＋１１１）され心。また、ＣＰＵＡｌからのＣＰＵ
Ｂ５に対す／）解読精米の転送は、例えばＤ ＭＡ （
１）ｉｒｅｃｔ ＭｅｌｎＯｒｙＡｃｃｅｓｓ ） 転
送を行なう。このように、ＣＰＵＡは、（１）尚級言語
の先行解読全行ない、（ｉｌ）ＣＰＵＢに対して命令の
笑行順序金指示する。すなわち、ＣＰＵＡは事前にＣＰ
ＵＢがマクロ命令毎に、（ａ）どこのエリアのデータを
、（ｂ）どういう順序で要求するかを判断できる。従っ
て、ＣＰＵＡは、ＣＰＵＢが安水するデータのアドレッ
シングの支援を行なうことができる。このため、データ
アトレンジング方式として第２図に示した方式を用いた
。本アドレッシング方式は、次の％徴を持つ。
たイ／ターフェイス部３によって並列処理（パイプライ
ン制＋１１１）され心。また、ＣＰＵＡｌからのＣＰＵ
Ｂ５に対す／）解読精米の転送は、例えばＤ ＭＡ （
１）ｉｒｅｃｔ ＭｅｌｎＯｒｙＡｃｃｅｓｓ ） 転
送を行なう。このように、ＣＰＵＡは、（１）尚級言語
の先行解読全行ない、（ｉｌ）ＣＰＵＢに対して命令の
笑行順序金指示する。すなわち、ＣＰＵＡは事前にＣＰ
ＵＢがマクロ命令毎に、（ａ）どこのエリアのデータを
、（ｂ）どういう順序で要求するかを判断できる。従っ
て、ＣＰＵＡは、ＣＰＵＢが安水するデータのアドレッ
シングの支援を行なうことができる。このため、データ
アトレンジング方式として第２図に示した方式を用いた
。本アドレッシング方式は、次の％徴を持つ。
（１） ＣＰ Ｕ Ｂは、マクロ命令が参照する全ての
エリア（ｌ−１つの総称名ＦＩＬＥ（ベースアドレス）
のみで指定する。
エリア（ｌ−１つの総称名ＦＩＬＥ（ベースアドレス）
のみで指定する。
（２） ＣＰ Ｕ Ａは、上記ベースアドレスに続＜Ｆ
ＩＬＥ属性（Ａ−Ｎ）とこれに従う開所アドレス（１−
ｔ）で構成されΦオフセットアドレスを支援する。
ＩＬＥ属性（Ａ−Ｎ）とこれに従う開所アドレス（１−
ｔ）で構成されΦオフセットアドレスを支援する。
（３） （１）のベースアドレスと（２）のオフセント
アドレスをハードウェアで合成して実効アドレスを生成
する。
アドレスをハードウェアで合成して実効アドレスを生成
する。
ここで、上記（２）のオフセントアドレスｋＦＩＬＥ属
性と個所アドレスとに区別した理由は、（ａ）ＣｐＵＡ
に２けるアドレス・ａ埋が容易なこと、（ｂ）実際のデ
ータエリアは異なる記憶容量を持つ等によシ区別してい
る。
性と個所アドレスとに区別した理由は、（ａ）ＣｐＵＡ
に２けるアドレス・ａ埋が容易なこと、（ｂ）実際のデ
ータエリアは異なる記憶容量を持つ等によシ区別してい
る。
アトレンジング方式による実効アドレス管理機能ブロッ
クを第３図に示す。図にかいて、４はＣＰＵＢが参照す
るデータエリア、５はＣＰＵＢが発行するベースアドレ
スを実際の個所アドレスに拡張する拡張部、６はＣＰＵ
Ａが・ｇ埋するオフセントアドレスの制御情報格納部、
７は現在実行している実行マクロ命令、８は次回以降に
実行される準備マクロ命令群である。ここで制御情報格
納部６はＦＩＦＯで構成され、ＣＰＵＡによって実行マ
クロ命令がデータエリア４をアクセスする回数分だけ格
納される。本アドレッシング方式による実効アドレス計
算は、次のＣＰＵＡ、ＣＰＵＢによって行なわれる。
クを第３図に示す。図にかいて、４はＣＰＵＢが参照す
るデータエリア、５はＣＰＵＢが発行するベースアドレ
スを実際の個所アドレスに拡張する拡張部、６はＣＰＵ
Ａが・ｇ埋するオフセントアドレスの制御情報格納部、
７は現在実行している実行マクロ命令、８は次回以降に
実行される準備マクロ命令群である。ここで制御情報格
納部６はＦＩＦＯで構成され、ＣＰＵＡによって実行マ
クロ命令がデータエリア４をアクセスする回数分だけ格
納される。本アドレッシング方式による実効アドレス計
算は、次のＣＰＵＡ、ＣＰＵＢによって行なわれる。
（１） ＣＰ Ｕ Ｂは、アクセスすべきデータエリア
の種別及びポイントを全く意識することなく、データエ
リアの総称名であるＦＩＬＥ（ベースアドレス）のみで
アクセスデータの指定を行なう。
の種別及びポイントを全く意識することなく、データエ
リアの総称名であるＦＩＬＥ（ベースアドレス）のみで
アクセスデータの指定を行なう。
（２） ＣＰ Ｕ Ａは、ＣＰＵＢがアクセスすめデー
タエリアのアドレス情報（オフセントアドレス：ｐＩＬ
Ｅｆ！及び個別アドレス）を予じめ制御情報格納部６に
セットする。
タエリアのアドレス情報（オフセントアドレス：ｐＩＬ
Ｅｆ！及び個別アドレス）を予じめ制御情報格納部６に
セットする。
第４図に、ベースアドレスとオフセットアドレスを合成
すめためのハード支援機能ブロックを示す。また、９は
制御情報格納部６内のＦＩＬＥ属Ｑ（Ａ〜Ｎ）によりア
クセスすべき種別（ＦＡ〜Ｆ’Ｎ）の指定を行な９デコ
ーダである。実効アドレスは、ＣＰＵＢがベースアドレ
スを発行したと同時に制御情報格納部６からオフセット
アドレス乞出力してアドレスの合成を行なっている。な
お、制御情報格納部６０オフセントアドレスは、 ＣＰ
ＵＢのベースアドレス元行毎に更新される。
すめためのハード支援機能ブロックを示す。また、９は
制御情報格納部６内のＦＩＬＥ属Ｑ（Ａ〜Ｎ）によりア
クセスすべき種別（ＦＡ〜Ｆ’Ｎ）の指定を行な９デコ
ーダである。実効アドレスは、ＣＰＵＢがベースアドレ
スを発行したと同時に制御情報格納部６からオフセット
アドレス乞出力してアドレスの合成を行なっている。な
お、制御情報格納部６０オフセントアドレスは、 ＣＰ
ＵＢのベースアドレス元行毎に更新される。
次に、渠５図金用いてＣＰＵＢＩにおけるデータアクセ
ス手ｊ−について説明する。図において１１はＣＰＵＢ
２からのベースアドレスとＣＰＵＡ１からのオフセント
アドレスのアドレス合成部、１２はデコーダ、１３はＣ
ＰＵＢ２のプログラムメモリ、４０はＣＰＵＢ２がアク
セスするデータエリア群、４１〜４３は個々のデータエ
リアでろシ、第４図のデータエリア４に相当する。
ス手ｊ−について説明する。図において１１はＣＰＵＢ
２からのベースアドレスとＣＰＵＡ１からのオフセント
アドレスのアドレス合成部、１２はデコーダ、１３はＣ
ＰＵＢ２のプログラムメモリ、４０はＣＰＵＢ２がアク
セスするデータエリア群、４１〜４３は個々のデータエ
リアでろシ、第４図のデータエリア４に相当する。
（１） ＣＰ Ｕ Ｂ ２がどのデータエリアのどこの
データをどの様な順序でアクセスするかを事前に知シ得
るＣＰＵＡｌは、ＦＩＦＯで構成された制御情報格納部
６にＦｏ、Ｅ属性（Ａ−Ｎ）及び個所アドレス（１−Ａ
）から成るオフセットアドレスをアクセス順に格納して
おく。
データをどの様な順序でアクセスするかを事前に知シ得
るＣＰＵＡｌは、ＦＩＦＯで構成された制御情報格納部
６にＦｏ、Ｅ属性（Ａ−Ｎ）及び個所アドレス（１−Ａ
）から成るオフセットアドレスをアクセス順に格納して
おく。
（２） ＣＰ Ｕ Ｂ ２は、データをアクセスする場
合には、全て単一のベースアドレスＦ Ｉ Ｌ Ｅの、
＋（ｉ：ｇ行する。しかし、この時点ではＣＰＵＢ２は
データエリア群４０を指定したことになる。従って、デ
ータをアクセスナゐグこめには、まず、データエリア群
４０の中（４１〜４３）から１つのデータエリアの選択
が必決となる。
合には、全て単一のベースアドレスＦ Ｉ Ｌ Ｅの、
＋（ｉ：ｇ行する。しかし、この時点ではＣＰＵＢ２は
データエリア群４０を指定したことになる。従って、デ
ータをアクセスナゐグこめには、まず、データエリア群
４０の中（４１〜４３）から１つのデータエリアの選択
が必決となる。
（３）そこで本方式では、ＣＰＵＡｌからのオフセント
アドレスとＣＰＬＴＢ２からのベースアドレスとの合成
をハードウェアによるアドレス合成部１１を用いて、デ
ータエリアの選択を支援している。すなわち、不方式に
よるアドレス管理形態は、第２図に示した様に、（ａ）
ベースアドレス；ＦＩＬＥ、（１＞）ＦｉＬＥ属性、（
Ｃ）個別アドレスの三つの構造による・♂塩形ｄをとっ
ている。従って、第６図に示す様に、データエリアの選
択は、ベースアドレスとｌｉ” Ｉ Ｌ Ｅ属性とによ
シ行なうことができる。
アドレスとＣＰＬＴＢ２からのベースアドレスとの合成
をハードウェアによるアドレス合成部１１を用いて、デ
ータエリアの選択を支援している。すなわち、不方式に
よるアドレス管理形態は、第２図に示した様に、（ａ）
ベースアドレス；ＦＩＬＥ、（１＞）ＦｉＬＥ属性、（
Ｃ）個別アドレスの三つの構造による・♂塩形ｄをとっ
ている。従って、第６図に示す様に、データエリアの選
択は、ベースアドレスとｌｉ” Ｉ Ｌ Ｅ属性とによ
シ行なうことができる。
（４） また、データエリア内の実際の閏別アドレスは
、ＣＰＵＡｌからのオフセントアドレスによってεｔ４
図で示したように′ａ埋されている。
、ＣＰＵＡｌからのオフセントアドレスによってεｔ４
図で示したように′ａ埋されている。
このように、ＣＰＵＢはデータエリアの内部溝成（アク
セスするデータエリアの種別及びポインタ）を意識せず
、単一のアドレス（Ｉ！１１ＬＥ：ベースアトレス）指
定だけでデータのアクセス７５”Ｑ能となる。すなわち
、本アドレッシング方式と用いることで、（１）データ
アクセスのための笑効アドレス計ｇ’ｉ＝舐めて単純化
できること、（Ｉｉ）更にはデータエリアの全てが外部
レジスタイメージで取り扱うことができ、（ｉｉ）従っ
て、処理の高速化７ｆ：図ることができる。
セスするデータエリアの種別及びポインタ）を意識せず
、単一のアドレス（Ｉ！１１ＬＥ：ベースアトレス）指
定だけでデータのアクセス７５”Ｑ能となる。すなわち
、本アドレッシング方式と用いることで、（１）データ
アクセスのための笑効アドレス計ｇ’ｉ＝舐めて単純化
できること、（Ｉｉ）更にはデータエリアの全てが外部
レジスタイメージで取り扱うことができ、（ｉｉ）従っ
て、処理の高速化７ｆ：図ることができる。
次に、本アドレッシング方式を用いた一笑〃■例を詳細
に説明する。
に説明する。
まず、第７図ケ用いて第１図のＦＩＦＯを用いたイアｐ
−フェイス部３の構Ｊ戊について述べる。
−フェイス部３の構Ｊ戊について述べる。
３１はＣＰＵＢに対して実行指示等の清報を通知するた
めの指示制御部、３２はＣＰＵＢが演算実行するための
データ及び演算の実行結果を相互に通知し合うための入
／出力データ部、３１０はＣＰＵＢに対して実行すべき
マクーロ命令の指示清報を通知するだめの実行指示部、
３１１ｕＣ１’ＵＢが実行するマクロ命令の演算に必要
となるデータを与えるための入力データ部、３１２はＣ
ＰＵＢが演算した結果をＣＰＵＡに通知するための出力
。
めの指示制御部、３２はＣＰＵＢが演算実行するための
データ及び演算の実行結果を相互に通知し合うための入
／出力データ部、３１０はＣＰＵＢに対して実行すべき
マクーロ命令の指示清報を通知するだめの実行指示部、
３１１ｕＣ１’ＵＢが実行するマクロ命令の演算に必要
となるデータを与えるための入力データ部、３１２はＣ
ＰＵＢが演算した結果をＣＰＵＡに通知するための出力
。
データ部、またｌＯはＣＰＵＢにおいてデー４夕の一時
記憶を行なうための内部−特記１意部でるる。
記憶を行なうための内部−特記１意部でるる。
この様な構成分とるインターフェイス部３を用いたＣＰ
ＵＡ−８間の動作の概要ｉ下記に示す。
ＵＡ−８間の動作の概要ｉ下記に示す。
（１） 実行マクロ命令の指示
ＣＰＵＢは、実行指示部３１により実行すべきマクロ命
令を判断する。例えば、ＣＰＵＡは、（ａ）の実行指示
部３１ＫＣＰＵＢ内部にめ６実行すべきマクロ命令の先
頭アドレスのみ全人力し、（ｂ） ＣＰ Ｕ Ｂは実行
指示部３１が示す内存（実行すべきマクロ命令の先頭）
へ制御を移す。すなわち、ＣＰＵＢは単に実行指示部３
１の内容を参照するだけで、実行すべきマクロ命令に制
御を移すことができる。いわゆる、インダイレクト命令
に相当する処理を行なうだけで良い。
令を判断する。例えば、ＣＰＵＡは、（ａ）の実行指示
部３１ＫＣＰＵＢ内部にめ６実行すべきマクロ命令の先
頭アドレスのみ全人力し、（ｂ） ＣＰ Ｕ Ｂは実行
指示部３１が示す内存（実行すべきマクロ命令の先頭）
へ制御を移す。すなわち、ＣＰＵＢは単に実行指示部３
１の内容を参照するだけで、実行すべきマクロ命令に制
御を移すことができる。いわゆる、インダイレクト命令
に相当する処理を行なうだけで良い。
（２）マクロ命令の実行
マクロ命令の実行には必ず演算に必要なデータのマクセ
ス処理が入る。第５図の例では、アクセスするデータの
エリアが、（ａ）入力データ部３１１、（ｂ）出力デー
タ部３１２、（Ｃ）内部一時記憶部の３種類を持つ。こ
れらのエリアの区別方法を以下に示す。
ス処理が入る。第５図の例では、アクセスするデータの
エリアが、（ａ）入力データ部３１１、（ｂ）出力デー
タ部３１２、（Ｃ）内部一時記憶部の３種類を持つ。こ
れらのエリアの区別方法を以下に示す。
（１）エリアの区別
前述の様に、エリアの区別は制御情報格納部６によって
ＣＰＵＡからのオフセットアドレスの支援で行なわれる
。
ＣＰＵＡからのオフセットアドレスの支援で行なわれる
。
（１１）データ入／出力の区別
区別された各エリアに対してのデータのアクセス（入／
出力）は、ＣＰＵＢから発行される几ｅａｄ／Ｗｒｊｔ
ｅ信号によシ容易に判断できる。
出力）は、ＣＰＵＢから発行される几ｅａｄ／Ｗｒｊｔ
ｅ信号によシ容易に判断できる。
従って、ＣＰＵＢは、どこのエリアのデータを用いて演
算を実行し、その結果をどのエリアに出力するか等の意
識を全くせずに、マクロ命令を実行することができる。
算を実行し、その結果をどのエリアに出力するか等の意
識を全くせずに、マクロ命令を実行することができる。
すなわち、マクロ命令内で持つアドレスは単一アドレス
となる。
となる。
なお、ＣＰＵＡとインターンエイス部３とのデータ転送
は、図示してはいないがＤＭＡ転送を用いて行なってい
る。このことによ、Ｃ１ＣＯＵＡは、ＣＰＵＢの動作状
態を意識せずに、例えば、制御対象機器に対する状態監
視、めるいは、観器からの入力データの更新を絶えず行
なうことができる。
は、図示してはいないがＤＭＡ転送を用いて行なってい
る。このことによ、Ｃ１ＣＯＵＡは、ＣＰＵＢの動作状
態を意識せずに、例えば、制御対象機器に対する状態監
視、めるいは、観器からの入力データの更新を絶えず行
なうことができる。
本発明によれは、データアクセスのための実効アドレス
計算が次のように１珀略化できる。
計算が次のように１珀略化できる。
（１）データエリアの全てケ外記レジスタイメージで使
用＝’Ｊ就である。
用＝’Ｊ就である。
（２）データアクセスのためのアドレスを単一化できる
。
。
第１図はマイクロコントローラの基本構成区、第２図は
データアドレツンング構成図、第３図は実効アドレス管
理系統図、第４図はノ１−ド支援フ。 ロック図、第５図はアドレス合成ブロック図、第６図は
アドレス合成のタイムチャート、第７図はＣＰ Ｕ Ａ
−Ｂ 間ｃ／） （ｙターフェイスブーツ２図である
。 ｌ・・・ＣＰＵＡ、２・・・ＣＰＵＢ、３・・・イノタ
ーフェイス郡、４・・・データエリア、５・・・アドレ
ス拡張部、６・・・制御情報格納部、９・・・デコーダ
、ｌＯ・・・内部一時記憶部、３１・・・指示制御部、
３２・・・入／出力データ部、３１Ｏ・・・実行指示部
。
データアドレツンング構成図、第３図は実効アドレス管
理系統図、第４図はノ１−ド支援フ。 ロック図、第５図はアドレス合成ブロック図、第６図は
アドレス合成のタイムチャート、第７図はＣＰ Ｕ Ａ
−Ｂ 間ｃ／） （ｙターフェイスブーツ２図である
。 ｌ・・・ＣＰＵＡ、２・・・ＣＰＵＢ、３・・・イノタ
ーフェイス郡、４・・・データエリア、５・・・アドレ
ス拡張部、６・・・制御情報格納部、９・・・デコーダ
、ｌＯ・・・内部一時記憶部、３１・・・指示制御部、
３２・・・入／出力データ部、３１Ｏ・・・実行指示部
。
Claims (1)
- １、制御系ブロック線図に対応した高級言語を先行的に
屏ｄする第１の処理装置と、この第１の処理装置からの
解読結果を得て前記制御系ブロック線図の演算要素に対
応したマクロ命令の実行処理を行ない、前記第ｌの処理
装置に前記マクロ命令の実行結果を通知す／）第２の処
理装置とで構成される制御用マイクロコントローラに２
いて、前記第２の処理装置におけるマクロ命令でアクセ
スナ；データエリアのアドレスを上位アドレスと下位ア
ドレスの二つのグループ構成とし、前記第２の処理装置
は前記上位アドレスのみｔ管理し、前記６ｇ１の処理装
置は前記第２の処理装置がＵ埋する上位アドレスに続く
前記下位アドレスを・Ｕ埋支援すりことを特徴とすなデ
ータアトレッジフグ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17622283A JPS6069745A (ja) | 1983-09-26 | 1983-09-26 | デ−タアドレツシング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17622283A JPS6069745A (ja) | 1983-09-26 | 1983-09-26 | デ−タアドレツシング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6069745A true JPS6069745A (ja) | 1985-04-20 |
Family
ID=16009757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17622283A Pending JPS6069745A (ja) | 1983-09-26 | 1983-09-26 | デ−タアドレツシング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6069745A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01243146A (ja) * | 1988-03-24 | 1989-09-27 | Hitachi Ltd | 共用メモリアクセス方式 |
| US7035860B2 (en) | 2003-01-17 | 2006-04-25 | International Business Machines Corporation | Trusted access by an extendible framework method, system, article of manufacture, and computer program product |
| JP2006327580A (ja) * | 2005-05-27 | 2006-12-07 | Crf Soc Consortile Per Azioni | 形状記憶駆動手段を持つ自動車用外部バックミラーユニット |
-
1983
- 1983-09-26 JP JP17622283A patent/JPS6069745A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01243146A (ja) * | 1988-03-24 | 1989-09-27 | Hitachi Ltd | 共用メモリアクセス方式 |
| US7035860B2 (en) | 2003-01-17 | 2006-04-25 | International Business Machines Corporation | Trusted access by an extendible framework method, system, article of manufacture, and computer program product |
| JP2006327580A (ja) * | 2005-05-27 | 2006-12-07 | Crf Soc Consortile Per Azioni | 形状記憶駆動手段を持つ自動車用外部バックミラーユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742450A (en) | Method to share copy on write segment for mapped files | |
| Fabry | Capability-based addressing | |
| TWI254861B (en) | Data processing system, method, and computer readable medium for sharing input/output facilities of a logical partition with another logical partition | |
| JPS60176143A (ja) | プログラム呼び出し装置 | |
| JPS61206043A (ja) | 仮想計算機システムにおける割込制御方法 | |
| WO2004079583A1 (ja) | データ転送制御装置およびdmaデータ転送制御方法 | |
| JPH0430053B2 (ja) | ||
| JPH0340868B2 (ja) | ||
| US5440708A (en) | Microprocessor and storage management system having said microprocessor | |
| JPS6069745A (ja) | デ−タアドレツシング方式 | |
| JPH0221616B2 (ja) | ||
| JPH0192856A (ja) | アクセス及び欠陥論理信号を用いて主メモリユニットを保護する装置及び方法 | |
| US20250190217A1 (en) | Technique for handling ordering constrained access operations | |
| JPH01145770A (ja) | ベクトル処理装置 | |
| JPH0548500B2 (ja) | ||
| JPS60134937A (ja) | アドレス拡張装置 | |
| JPH0721766B2 (ja) | Ｆｏｒｔｒａｎ入出力制御処理装置 | |
| JP6439887B1 (ja) | 情報処理装置 | |
| JP2769382B2 (ja) | 情報処理装置 | |
| JPS63286944A (ja) | アドレス変換バツフア無効化方式 | |
| JPS6255693A (ja) | グラフイツクデイスプレイ装置 | |
| JP2933569B2 (ja) | 中央演算処理装置 | |
| JPS6229813B2 (ja) | ||
| JPH03252856A (ja) | プログラムの処理方式 | |
| JPS61123937A (ja) | データ処理装置のデータ駆動型制御方式 |