JPS6069766A - プロセツサ間通信方式 - Google Patents
プロセツサ間通信方式Info
- Publication number
- JPS6069766A JPS6069766A JP17632583A JP17632583A JPS6069766A JP S6069766 A JPS6069766 A JP S6069766A JP 17632583 A JP17632583 A JP 17632583A JP 17632583 A JP17632583 A JP 17632583A JP S6069766 A JPS6069766 A JP S6069766A
- Authority
- JP
- Japan
- Prior art keywords
- tcp
- order
- arf
- control device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はプロセ、す間を低速パスで接続したゾロセッサ
間通信方式に関する。
間通信方式に関する。
（従来技術）
従来のゾロセッサ間通信方式は第１図に示す如く中央制
御装置ＣＣと複数の端末制御装置ＴＣＰとが低速パス５
ＰＢＵＳで接続され、前記端末制御装置ＴＣＰはプロセ
ッサＣＰＵと入出力装置Ｉ１０及びアンサデータを蓄積
するバッファレジスタＢＵＦで’Ｒ１）成される。中央
制御装置ＣＣと端末制御装置ｉＪ’ｒｃｐのゾロセッサ
間通信動作シーケンスを第２図に示す。
御装置ＣＣと複数の端末制御装置ＴＣＰとが低速パス５
ＰＢＵＳで接続され、前記端末制御装置ＴＣＰはプロセ
ッサＣＰＵと入出力装置Ｉ１０及びアンサデータを蓄積
するバッファレジスタＢＵＦで’Ｒ１）成される。中央
制御装置ＣＣと端末制御装置ｉＪ’ｒｃｐのゾロセッサ
間通信動作シーケンスを第２図に示す。
以下第１図と第２図を用いて動作を説明する。中央制御
装置ＣＣと端末制御装置ＴＣＰ間は前記中央制御装置Ｃ
Ｃが送出するオーダによりバイト数が定められておシ、
中央制御装置ＣＣから送出された所定のオーダを端末制
御装置ＴＣＰが受信すると、該端末制御装置ＴＣＰのプ
ロセッサＣＰＵは前記オーダを受信したことを中央制御
装置ＣＣに返送する。中央制御装置ＣＣは前記端末制御
装置ＴＣＰの応答で、送出したオーダが正しく受信され
たことを確認すると端末制御装置ＴＣＰ側のジョブ（Ｊ
ｏｂ）の大きさを認識し、該ジョブ実行に必要な時間の
計数を行う。
装置ＣＣと端末制御装置ＴＣＰ間は前記中央制御装置Ｃ
Ｃが送出するオーダによりバイト数が定められておシ、
中央制御装置ＣＣから送出された所定のオーダを端末制
御装置ＴＣＰが受信すると、該端末制御装置ＴＣＰのプ
ロセッサＣＰＵは前記オーダを受信したことを中央制御
装置ＣＣに返送する。中央制御装置ＣＣは前記端末制御
装置ＴＣＰの応答で、送出したオーダが正しく受信され
たことを確認すると端末制御装置ＴＣＰ側のジョブ（Ｊ
ｏｂ）の大きさを認識し、該ジョブ実行に必要な時間の
計数を行う。
−実端末制御装置ＴＣＰは前記オーダに従ってジョブを
選択、実行し、該ジョブの結果又は情報をアンサデータ
としてバッファレジスタＢＵＦに記憶する。該アンサデ
ータの記憶を完了したバッファレジスタＢＵＦは中央制
御装置ＣＣ側からのアンザデータ読取シ待状態に移行す
る。中央制御装置ＣＣは送出したオーダで予め規定され
ている一定時間経過後、端末制御装置ＴＣＰに対してア
ンサデータの読取りを開始する。中央制御装置ＣＣはオ
ーダを送出する時にアンサデータのバイト数を予め認識
しているため必要量のアンザデータ読取シ動作を繰返す
ことになる。前述のような方式では中央制御装置ＣＣは
送出オーダに対するアンサデータのバイト数及び前記オ
ーダに対する端末制御装置ＴＣＰ側のジョブ実行時間を
総て認識しておかねばならない。これは新しいサービス
によるコマンド増への対応が難かしいという点と、端末
制御装置ＴＣＰから中央制御装置ＣＣに対して処理要求
ができないため中央制御装置ＣＣと端末制御装置ＴＣＰ
との機能分担が限定されてしまうという欠点があった。
選択、実行し、該ジョブの結果又は情報をアンサデータ
としてバッファレジスタＢＵＦに記憶する。該アンサデ
ータの記憶を完了したバッファレジスタＢＵＦは中央制
御装置ＣＣ側からのアンザデータ読取シ待状態に移行す
る。中央制御装置ＣＣは送出したオーダで予め規定され
ている一定時間経過後、端末制御装置ＴＣＰに対してア
ンサデータの読取りを開始する。中央制御装置ＣＣはオ
ーダを送出する時にアンサデータのバイト数を予め認識
しているため必要量のアンザデータ読取シ動作を繰返す
ことになる。前述のような方式では中央制御装置ＣＣは
送出オーダに対するアンサデータのバイト数及び前記オ
ーダに対する端末制御装置ＴＣＰ側のジョブ実行時間を
総て認識しておかねばならない。これは新しいサービス
によるコマンド増への対応が難かしいという点と、端末
制御装置ＴＣＰから中央制御装置ＣＣに対して処理要求
ができないため中央制御装置ＣＣと端末制御装置ＴＣＰ
との機能分担が限定されてしまうという欠点があった。
（発明の目的）
本発明はかかる欠点に鑑みなされたもので、端末制御装
置にアンサリクエストフラグ・フリップフロップ（以下
ＡＲＰ回路という。）を設け、端末制御装置から中央制
御装置に対して処理要求を可能とし、才だアンサデータ
の中にコマンド及びバイト長定義情報を割付けることに
よりデータを可変長にし、更にクロスコマンド処理も可
能とするものである。以下図面を用いて発明の内容を詳
細に説明する。
置にアンサリクエストフラグ・フリップフロップ（以下
ＡＲＰ回路という。）を設け、端末制御装置から中央制
御装置に対して処理要求を可能とし、才だアンサデータ
の中にコマンド及びバイト長定義情報を割付けることに
よりデータを可変長にし、更にクロスコマンド処理も可
能とするものである。以下図面を用いて発明の内容を詳
細に説明する。
（発明の構成）
中央制御装置と複数の端末制御装置とを低速バスで接続
してデータの授受を行うゾロセ、す間通信において、要
求された処理の完了をアンサリクエストフラグを立てて
表示するＡＲＰ回路とアンサデータを蓄積するバッファ
レジスタを有する端末制御装置と、該端末制御装置の処
理完了を一定周期で走査することにより検出する中央制
御装置からなるプロセ、す間通信方式である。
してデータの授受を行うゾロセ、す間通信において、要
求された処理の完了をアンサリクエストフラグを立てて
表示するＡＲＰ回路とアンサデータを蓄積するバッファ
レジスタを有する端末制御装置と、該端末制御装置の処
理完了を一定周期で走査することにより検出する中央制
御装置からなるプロセ、す間通信方式である。
（実施例の説明）
第３図は本発明に係るプロセッサ間通信方式の回路（１
１′）成を示すブロック図である。端末制御装置ＴＣＰ
を一定周期で走査する機能を有する中央制御装置ＣＣと
複数の端末制御装置ＴＣＰとを低速パス５ＰＢＵＳで接
続し、前記端末制御装置ＴＣＰはプロセッサＣＰＵと、
入出力装置Ｉ１０と、アンサデータを蓄、債するバッフ
ァレジスタＢＵＦ及びアンサリクエストフラグを設定す
るＡＲＰ回路ＡＲＦ−ＦＦで構成する。
１′）成を示すブロック図である。端末制御装置ＴＣＰ
を一定周期で走査する機能を有する中央制御装置ＣＣと
複数の端末制御装置ＴＣＰとを低速パス５ＰＢＵＳで接
続し、前記端末制御装置ＴＣＰはプロセッサＣＰＵと、
入出力装置Ｉ１０と、アンサデータを蓄、債するバッフ
ァレジスタＢＵＦ及びアンサリクエストフラグを設定す
るＡＲＰ回路ＡＲＦ−ＦＦで構成する。
第４図は本発明のプロセッサ間通信方式の動作シーケン
スを示す第１の実施例である。以下第３図と第４図によ
シ本発明の詳細な説明する。先ず中央制御装置ＣＣから
端末制御装置ＴＣＰに対してオーダを送出すると端末制
御装置ＴＣＩ）のプロセッサＣＰＵはオーダを受信した
旨の応答を中央制御装置ＣＣに返送する。中火制御装置
ＣＣは前記オーダを端末ｉｔｉ制御装置ＴＣＰが正しく
受信したことを確認すると該端末制御装置ＴＣＰのＡＲ
Ｆ回路ＡＲＰ −ＦＦを一定周期で走査する。
スを示す第１の実施例である。以下第３図と第４図によ
シ本発明の詳細な説明する。先ず中央制御装置ＣＣから
端末制御装置ＴＣＰに対してオーダを送出すると端末制
御装置ＴＣＩ）のプロセッサＣＰＵはオーダを受信した
旨の応答を中央制御装置ＣＣに返送する。中火制御装置
ＣＣは前記オーダを端末ｉｔｉ制御装置ＴＣＰが正しく
受信したことを確認すると該端末制御装置ＴＣＰのＡＲ
Ｆ回路ＡＲＰ −ＦＦを一定周期で走査する。
一方端末制御装置ＴＣＰはオーダによって指定されたジ
ョブを実行し、該ジョブに従って入出力装置■１０を起
動する。前記ジョブの結果または情報に対しプロセッサ
ＣＰＵは前記オーダのコマンド及び情報量が何バイトあ
るかを読取シバイト長定義情報をデータに旬月しアンサ
データを作成する。
ョブを実行し、該ジョブに従って入出力装置■１０を起
動する。前記ジョブの結果または情報に対しプロセッサ
ＣＰＵは前記オーダのコマンド及び情報量が何バイトあ
るかを読取シバイト長定義情報をデータに旬月しアンサ
データを作成する。
該アンサデータはバッファレジスタＢＵＦに記１．すし
、ＡＲＰ回路ＡＲＰ−ＦＦはＡＲＰ ＝ １を設定し、
中央制御装置ＣＣからのアンザデータ読取シ待状態に移
行する。
、ＡＲＰ回路ＡＲＰ−ＦＦはＡＲＰ ＝ １を設定し、
中央制御装置ＣＣからのアンザデータ読取シ待状態に移
行する。
中央制御装置ＣＣばＡＲＰ回路ＡＲＰ−ＦＦを一定周期
で走査し、ＡＲＰ ＝ １を前記ＡＲＰ回路ＡＲＦ−Ｆ
Ｆから読Ｊ１ｖ、Ｚ） （！：バッファレジスクＢＵＦ
に記憶したアンサデータの読取りを行う。読取ったアン
サデータシこはコマンド情報が旬月されているので中央
２ｂＵ御装置ＣＣは前記オーダに対する応答であること
を知り、又コマンド・１青報の後に続くデータ量はデー
タに付加したバイト長定義情報に従って知ることができ
る。
で走査し、ＡＲＰ ＝ １を前記ＡＲＰ回路ＡＲＦ−Ｆ
Ｆから読Ｊ１ｖ、Ｚ） （！：バッファレジスクＢＵＦ
に記憶したアンサデータの読取りを行う。読取ったアン
サデータシこはコマンド情報が旬月されているので中央
２ｂＵ御装置ＣＣは前記オーダに対する応答であること
を知り、又コマンド・１青報の後に続くデータ量はデー
タに付加したバイト長定義情報に従って知ることができ
る。
第５図は本発明の第２の実施例である。端末制御装置Ｔ
ＣＰの入出力装置Ｉ１０より処理要求が発生した場合前
記端末制御装置ＴＣＰのプロセッサＣＰＵノ命令でバッ
ファレジスタＢＵＦに処理要求コマンド、データ及びバ
イト長定義情報から成るアンサデータを蓄積する。前記
バッファレジスタＢＵＦ Ｋ前記アンサデータを蓄積後
、ＡＲＦ回路ＡＲＦ −ＦＦはＡＲＦ ＝ １を設定す
る。中央制御装置ＣＣはＡＲＦ回路ＡＲＦ−ＦＦを一定
周期で走査し、ＡＲＰ ＝ １を検出し、端末制御装置
ＴＣＰのプロセッサＣＰＵから処理要求が発生したこと
を知る。
ＣＰの入出力装置Ｉ１０より処理要求が発生した場合前
記端末制御装置ＴＣＰのプロセッサＣＰＵノ命令でバッ
ファレジスタＢＵＦに処理要求コマンド、データ及びバ
イト長定義情報から成るアンサデータを蓄積する。前記
バッファレジスタＢＵＦ Ｋ前記アンサデータを蓄積後
、ＡＲＦ回路ＡＲＦ −ＦＦはＡＲＦ ＝ １を設定す
る。中央制御装置ＣＣはＡＲＦ回路ＡＲＦ−ＦＦを一定
周期で走査し、ＡＲＰ ＝ １を検出し、端末制御装置
ＴＣＰのプロセッサＣＰＵから処理要求が発生したこと
を知る。
（発明の効果）
以上説明した如く本発明によれば、中央制御装置は端末
制御装置を一定周期で走査し、ＡＲＰ ＝ １を検出し
てアンサデータを読取るのでオーダに対してバイト長及
び端末制御装置が行うジョブ実行時間の認識が不要とな
る。従ってコマンド増に対する融通性が良く、新サービ
スへの適用が容易となる。又端末制御装置から処理要求
が出せることにより前記端末制御装置への機能分担の制
限が緩和される。更にコマンド情報をデータに含寸ぜる
ことによシフロスコマンド処理か可能であるなど多くの
利点を有する。
制御装置を一定周期で走査し、ＡＲＰ ＝ １を検出し
てアンサデータを読取るのでオーダに対してバイト長及
び端末制御装置が行うジョブ実行時間の認識が不要とな
る。従ってコマンド増に対する融通性が良く、新サービ
スへの適用が容易となる。又端末制御装置から処理要求
が出せることにより前記端末制御装置への機能分担の制
限が緩和される。更にコマンド情報をデータに含寸ぜる
ことによシフロスコマンド処理か可能であるなど多くの
利点を有する。
第１図は従来のプロセッサ間通信方式のブ１コック図、
第２図は従来のプロセ、す間通信動作シーケンスの説明
図、第３図は本発明に係るプロセッサ間通信方式のブロ
ック図、第４図は本発明の第１の実施例を示すプロセッ
サ間通信動作シーケンスの説明図、第５図は本発明の第
２の実施例を示すプロセッサ間通信動作シーケンスの説
明図である。 ＣＣ・・中央制御装置、ＴＣＰ・・・端末制御装置、５
ＰＢＵＳ・・低速バス、ＣＰＵ・・・プロセッサ、Ｉｌ
ｏ −入出力装置、ＢＵＦ・・バッファレジスタ、ＡＲ
Ｆ−ＦＦ・・・アンザリクエストフラグフリッゾフロッ
ゾ。 第２図 第 ５図 （ＴＣＰ）
第２図は従来のプロセ、す間通信動作シーケンスの説明
図、第３図は本発明に係るプロセッサ間通信方式のブロ
ック図、第４図は本発明の第１の実施例を示すプロセッ
サ間通信動作シーケンスの説明図、第５図は本発明の第
２の実施例を示すプロセッサ間通信動作シーケンスの説
明図である。 ＣＣ・・中央制御装置、ＴＣＰ・・・端末制御装置、５
ＰＢＵＳ・・低速バス、ＣＰＵ・・・プロセッサ、Ｉｌ
ｏ −入出力装置、ＢＵＦ・・バッファレジスタ、ＡＲ
Ｆ−ＦＦ・・・アンザリクエストフラグフリッゾフロッ
ゾ。 第２図 第 ５図 （ＴＣＰ）
Claims (4)
- （１） 中央制御装置と複数の端末制御装置とを低速パ
スで接続してデータの授受を行うプロセッサ間通信にお
いて、要求された処理の完了を表示する手段とアンサデ
ータの蓄積手段を有する端末制御装置と、該端末制御装
置の処理完了を検出する検出手段を有する中央制御装置
からなることを特徴としたプロセッサ間通信方式。 - （２） アンサデータにコマンドとバイト長を定義した
ことを特徴とする特許請求の範囲第１項記載のプロセ、
す間通借方式。 - （３）中央制御装置から要求された処理の完了をアンサ
リクエストフラグで表示することを特徴とする特許請求
の範囲第１項記載のプロセッサ間通信方式。 - （４）端末制御装置からの処理要求をアンプリクエスト
フラグで表示することを特徴とする特許請求の範囲第１
項記載のプロセッサ間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17632583A JPS6069766A (ja) | 1983-09-26 | 1983-09-26 | プロセツサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17632583A JPS6069766A (ja) | 1983-09-26 | 1983-09-26 | プロセツサ間通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6069766A true JPS6069766A (ja) | 1985-04-20 |
| JPH0113140B2 JPH0113140B2 (ja) | 1989-03-03 |
Family
ID=16011607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17632583A Granted JPS6069766A (ja) | 1983-09-26 | 1983-09-26 | プロセツサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6069766A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007112156A (ja) * | 2005-10-17 | 2007-05-10 | Toyota Motor Corp | 制動制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5489455A (en) * | 1977-12-27 | 1979-07-16 | Toshiba Corp | Control system |
-
1983
- 1983-09-26 JP JP17632583A patent/JPS6069766A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5489455A (en) * | 1977-12-27 | 1979-07-16 | Toshiba Corp | Control system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007112156A (ja) * | 2005-10-17 | 2007-05-10 | Toyota Motor Corp | 制動制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0113140B2 (ja) | 1989-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS623362A (ja) | デ−タ受信方式 | |
| JPS6069766A (ja) | プロセツサ間通信方式 | |
| JPS6356737B2 (ja) | ||
| JPH01305461A (ja) | バス使用権制御方式 | |
| JPS6378257A (ja) | 入出力制御装置 | |
| JP2985268B2 (ja) | Ｈｄｌｃフレーム送信および受信制御方式 | |
| JPS5921051B2 (ja) | 通信制御装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JP2539517B2 (ja) | 通信制御方法 | |
| JP3028998B2 (ja) | Ｄｍａ転送回路 | |
| JP2752834B2 (ja) | データ転送装置 | |
| JP2870200B2 (ja) | データ処理装置 | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPS62286340A (ja) | 回線トレ−ス制御方式 | |
| JPH06149703A (ja) | メッセージ転送制御装置 | |
| JPH0346052A (ja) | プロセツサ間通信方法 | |
| JPS6356572B2 (ja) | ||
| JPS6245575B2 (ja) | ||
| JPS616754A (ja) | ダイレクト・メモリ・アクセス転送方式 | |
| JPS62140156A (ja) | ポ−リング方式 | |
| JPS62544B2 (ja) | ||
| JPH03163654A (ja) | データ通信方式 | |
| JPH0242587A (ja) | 画像処理装置 | |
| JP2000010899A (ja) | 入出力処理システム及びその周辺装置制御方法並びにその制御プログラムを記録した記録媒体 | |
| JPS61273659A (ja) | デ−タ処理方式 |