JPS607216A - Ａｇｃ回路 - Google Patents
Ａｇｃ回路Info
- Publication number
- JPS607216A JPS607216A JP11421983A JP11421983A JPS607216A JP S607216 A JPS607216 A JP S607216A JP 11421983 A JP11421983 A JP 11421983A JP 11421983 A JP11421983 A JP 11421983A JP S607216 A JPS607216 A JP S607216A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- attenuator
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、ＡＧＣ回路に関するものである。
（従来技術とその問題点）
従来２人力信号の信号電力を計算する回路を用いて人力
信号電力をルビノドのディジタル信号に変換してＡＧＣ
回路の利得岬御信号とするようなＡＧＣ回路は、第１図
に示す構成であった。
信号電力をルビノドのディジタル信号に変換してＡＧＣ
回路の利得岬御信号とするようなＡＧＣ回路は、第１図
に示す構成であった。
第１図において９人力信号の信号電力を割算する部分は
、整流回路１４．積分回路１５およびデシベル変換回路
１６である。この信号電力と出力に得ようとする電力に
応じて設定電力値を加算器３７で加える（３８は設定電
力値入力端子）。加算器３７の出力をｎビットのディジ
タル信号に変換する部分は。
、整流回路１４．積分回路１５およびデシベル変換回路
１６である。この信号電力と出力に得ようとする電力に
応じて設定電力値を加算器３７で加える（３８は設定電
力値入力端子）。加算器３７の出力をｎビットのディジ
タル信号に変換する部分は。
Ａ／Ｄ 変換器１３で、Ａ／Ｄ変換器１３のディジタル
出力１９〜２２が演算増幅器１．抵抗２〜８およびディ
ジタル信号で切替え可能なスイッチ９〜１２かも成る可
変利得増幅器３６の利得を制御する構成であった。
出力１９〜２２が演算増幅器１．抵抗２〜８およびディ
ジタル信号で切替え可能なスイッチ９〜１２かも成る可
変利得増幅器３６の利得を制御する構成であった。
しかしこの構成において人力信号電力を抵抗２〜６によ
って抵抗分割して人力信号電力を一度減衰させてから演
算増幅器１および抵抗７，８からなる増幅器で増幅する
ため、ＡＧＣ回路の入力端子１７に信号電力の低い信号
が人力された場合Ｓ ７”’ｌ”が悪化し、また制御信
号のビット数を？２とし、このビット数ルが大きくなっ
た場合、可変利得増幅器３６の最小の可変ステップを決
める抵抗６か２・Ｉ（で大きくなり演算増幅器Ｉの入力
インピーク”ンスの影響が顕著となるため良好なＡＧＣ
４９性を得ることができなくなる欠点がある。
って抵抗分割して人力信号電力を一度減衰させてから演
算増幅器１および抵抗７，８からなる増幅器で増幅する
ため、ＡＧＣ回路の入力端子１７に信号電力の低い信号
が人力された場合Ｓ ７”’ｌ”が悪化し、また制御信
号のビット数を？２とし、このビット数ルが大きくなっ
た場合、可変利得増幅器３６の最小の可変ステップを決
める抵抗６か２・Ｉ（で大きくなり演算増幅器Ｉの入力
インピーク”ンスの影響が顕著となるため良好なＡＧＣ
４９性を得ることができなくなる欠点がある。
（目的）
し７たがって本発明の目的は、上記した従来技術の欠点
を解決し、良好なＡＧＣ特性が得られるＡＧＣ回路てす
ることを目的とする。
を解決し、良好なＡＧＣ特性が得られるＡＧＣ回路てす
ることを目的とする。
以下１本発明の実施例を第２図および第３図により説明
する。
する。
信号の入力端子１７は、演算増幅器１の正相入力端子お
よび整流回路１４に接続されている。演算増幅器１は、
抵抗７．８によって負帰還増幅器を構成していて、その
出力は、減衰器２３に接続され出力に至る。また整流回
路１４の出力は、積分回路１５゜デシベル変換回路１６
および加算器３７を介して。
よび整流回路１４に接続されている。演算増幅器１は、
抵抗７．８によって負帰還増幅器を構成していて、その
出力は、減衰器２３に接続され出力に至る。また整流回
路１４の出力は、積分回路１５゜デシベル変換回路１６
および加算器３７を介して。
Ａ／Ｄ変換器１３に接続され、Ａ／Ｄ変換器１３の出力
は。
は。
減衰器２３の減衰量調節端子に接続されている。設定電
力値入力端子３８は、加算器３７に接続されている。
力値入力端子３８は、加算器３７に接続されている。
以下この動作について説明する。信号入力端子１７に加
えられた人力信号は、整流回路１４．積分回路１５およ
びデシベル変換回路１６によって、その信号電力値を計
算し、その信号電力値と設定電力値人力３８の信号とを
加算器３７で加算され、その値をＡ／Ｄ 変換器１３に
よってｎビットのディジタル信号１９〜２２に変換する
。一方人力信号は、演算増幅器１および抵抗７，８によ
って構成される負帰還増幅器によって一定利得分増幅さ
れ、減衰器２３の人力に入る。この減衰器２３に入った
信号は、上記のＡ／Ｄ 変換器１３のｎビットの出力信
号によって減衰量を調節される。
えられた人力信号は、整流回路１４．積分回路１５およ
びデシベル変換回路１６によって、その信号電力値を計
算し、その信号電力値と設定電力値人力３８の信号とを
加算器３７で加算され、その値をＡ／Ｄ 変換器１３に
よってｎビットのディジタル信号１９〜２２に変換する
。一方人力信号は、演算増幅器１および抵抗７，８によ
って構成される負帰還増幅器によって一定利得分増幅さ
れ、減衰器２３の人力に入る。この減衰器２３に入った
信号は、上記のＡ／Ｄ 変換器１３のｎビットの出力信
号によって減衰量を調節される。
ここで演算増幅器１および抵抗７．８から成る負帰還増
幅器は、信号入力端子１７の信号電力ＰｉとＡＧＣ出力
端子１８の信号電力Ｐ。とじ、減衰器２３の減衰量制御
信号１９〜２２がｎビットで調節ステップをｋｄＢ と
したとき。
幅器は、信号入力端子１７の信号電力ＰｉとＡＧＣ出力
端子１８の信号電力Ｐ。とじ、減衰器２３の減衰量制御
信号１９〜２２がｎビットで調節ステップをｋｄＢ と
したとき。
Ａ＝ｌ Ｐｏ： ｐｉｌ （２″ｌ）・ｋ≧０を満足す
る利１４ＡｄＢを持ち、また設定電力値入力端子３８に
は、ＡＧＣ出力電力Ｐ。）を定めるための設定電力値Ｐ
ｒｅｆを Ｐｒｅｆ−Ａ−Ｐ。
る利１４ＡｄＢを持ち、また設定電力値入力端子３８に
は、ＡＧＣ出力電力Ｐ。）を定めるための設定電力値Ｐ
ｒｅｆを Ｐｒｅｆ−Ａ−Ｐ。
を満足する値を人力すれば良い。また減衰器２３の減衰
量幅は、該ＡＧＣ回路が入力端子１７の信号電力Ｐ１の
変動に対してどれだけ追従動作するがで決定され、追従
範囲の人力信号電力をＰ１〜Ｐ２とすれば。
量幅は、該ＡＧＣ回路が入力端子１７の信号電力Ｐ１の
変動に対してどれだけ追従動作するがで決定され、追従
範囲の人力信号電力をＰ１〜Ｐ２とすれば。
Ｉ Ｐ＋ Ｐ２１−（２’ １）・ｋ
とすれば良い。
（効果）
本発明によれば、信号入力端子１７に入った信号を一度
増幅してから減衰する構成であるため２人力が信号電力
の低い信号であってもＳ／Ｎの悪化はなく、また減衰器
２３が演算増幅器１の後であるため、ＡＧＣｉ性におい
て演算増幅器１の人力インピーダンスの影響はなくなる
。
増幅してから減衰する構成であるため２人力が信号電力
の低い信号であってもＳ／Ｎの悪化はなく、また減衰器
２３が演算増幅器１の後であるため、ＡＧＣｉ性におい
て演算増幅器１の人力インピーダンスの影響はなくなる
。
第１図は、従来のＡＧＣ回路、第２図は１本発明の一実
施例の構成図、第３図は、第２図の減衰器２３の内部詳
細構成図である。第１図、第２図および第３図において
１：演算増幅器、２〜８：抵抗、９〜１２および２８〜
３５：アナログスイッチ、１３： Ａ／Ｄ変換器、１４
；整流回路、１５：積分回路。 １６二デシベル変換器、１７：信号入力端子、１８：Ａ
ＧＣ出力端子、１９〜２２：ＡＧＣの利得を制御するデ
ィジタル信号、２３：減衰器、２４〜２７：減衰素子。 ３６：可変利得増幅器、３７：加算器、３８：設定電力
値入力端子である。
施例の構成図、第３図は、第２図の減衰器２３の内部詳
細構成図である。第１図、第２図および第３図において
１：演算増幅器、２〜８：抵抗、９〜１２および２８〜
３５：アナログスイッチ、１３： Ａ／Ｄ変換器、１４
；整流回路、１５：積分回路。 １６二デシベル変換器、１７：信号入力端子、１８：Ａ
ＧＣ出力端子、１９〜２２：ＡＧＣの利得を制御するデ
ィジタル信号、２３：減衰器、２４〜２７：減衰素子。 ３６：可変利得増幅器、３７：加算器、３８：設定電力
値入力端子である。
Claims (1)
- 人力信号の信号電力をｎビットのディジタル信号に変換
し該ディジタル信号で上記入力信号の利得を制御するＡ
ＧＣ回路において、上記人力信号を増幅器にて増幅した
後減衰器に人力し、上記ディジタル信号は上記減衰器に
人力し該減衰器の減衰量を制御することにより上記人力
信号の利得を制御することを特徴とするＡＧＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11421983A JPS607216A (ja) | 1983-06-27 | 1983-06-27 | Ａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11421983A JPS607216A (ja) | 1983-06-27 | 1983-06-27 | Ａｇｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607216A true JPS607216A (ja) | 1985-01-16 |
Family
ID=14632202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11421983A Pending JPS607216A (ja) | 1983-06-27 | 1983-06-27 | Ａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607216A (ja) |
-
1983
- 1983-06-27 JP JP11421983A patent/JPS607216A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4466119A (en) | Audio loudness control system | |
| JP2891274B2 (ja) | 可変信号減衰装置 | |
| US7110557B2 (en) | Level adjustment circuit | |
| JP2827240B2 (ja) | ゲイン調節器 | |
| US5923767A (en) | Digital audio processing | |
| GB2052220A (en) | Information signal processing companding | |
| JPS607216A (ja) | Ａｇｃ回路 | |
| US4710962A (en) | Signal control apparatus | |
| US5241282A (en) | Wide dynamic range, low power, analog-to-digital receiver | |
| JPH0255428A (ja) | マイクロ波ａｇｃ回路 | |
| JPS63217809A (ja) | 自動利得制御回路 | |
| JPH04160912A (ja) | 電子ボリューム | |
| JPS6211170A (ja) | 自動利得制御回路 | |
| JPS6259928B2 (ja) | ||
| US4392114A (en) | Audio device having a tone control cancelling circuit | |
| JP2907847B2 (ja) | 音量制御回路 | |
| JPH054336Y2 (ja) | ||
| GB2310983A (en) | Digital audio processing | |
| JPS62178017A (ja) | 利得制御回路 | |
| JPH0326666Y2 (ja) | ||
| JP2797865B2 (ja) | 電圧可変減衰器 | |
| JPH062400Y2 (ja) | 音響付加装置 | |
| US4054844A (en) | Amplifying system | |
| JP2539210Y2 (ja) | 音場再生装置 | |
| JP2765879B2 (ja) | パイロット信号除去回路 |