JPS63217809A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS63217809A JPS63217809A JP5156387A JP5156387A JPS63217809A JP S63217809 A JPS63217809 A JP S63217809A JP 5156387 A JP5156387 A JP 5156387A JP 5156387 A JP5156387 A JP 5156387A JP S63217809 A JPS63217809 A JP S63217809A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- audio signal
- variable gain
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
入力信号を遅延させてから可変利得増幅器で増幅する主
信号経路に対し、遅延する前の入力信号から作成した制
御電圧でＡＧＣをかけ、大振幅信号入力時に過剰振幅出
力が発生することを防止する。
信号経路に対し、遅延する前の入力信号から作成した制
御電圧でＡＧＣをかけ、大振幅信号入力時に過剰振幅出
力が発生することを防止する。
本発明は、一定レベル以下の入力信号は所定の利得で増
幅し、該レベルを越える入力信号に対しては利得を制限
して出力レベルを一定に保つ自動利得制御（ＡＧＣ）回
路に関する。
幅し、該レベルを越える入力信号に対しては利得を制限
して出力レベルを一定に保つ自動利得制御（ＡＧＣ）回
路に関する。
マイクロホンや電話機の送話器で得られる音声信号は大
きなダイナミックレンジを有するので、例えば限られた
ダイナミックレンジの記録媒体に録音する音声録音機器
などでは、録音すべき音声信号のレベルを一定値以下に
保つＡＧＣ回路を用いるのが一般的である。特に、近年
のようにエレクトロニクスの発達に伴ない乾電池などの
低電圧で動作する増幅器が広く用いられるようになると
、大きな振幅の音声信号入力（これは低電圧動作の増幅
器では飽和してしまう）に対し不自然さを感じさせない
振幅制限が必要とされる。
きなダイナミックレンジを有するので、例えば限られた
ダイナミックレンジの記録媒体に録音する音声録音機器
などでは、録音すべき音声信号のレベルを一定値以下に
保つＡＧＣ回路を用いるのが一般的である。特に、近年
のようにエレクトロニクスの発達に伴ない乾電池などの
低電圧で動作する増幅器が広く用いられるようになると
、大きな振幅の音声信号入力（これは低電圧動作の増幅
器では飽和してしまう）に対し不自然さを感じさせない
振幅制限が必要とされる。
第５図は音声信号を対象とした従来のＡＧＣ回路の一例
で、１は音声信号入力端子、２は可変利４増幅器、３は
音声信号出力端子、４．５．および６はＡＧＣ回路を構
成する整流平滑回路、制御電圧発生回路、およびブリー
ダ回路である。第６図は各部の信号波形図で、（イ）は
入力音声信号、（ロ）は整流平滑出力、（ハ）は出力音
声信号である。
で、１は音声信号入力端子、２は可変利４増幅器、３は
音声信号出力端子、４．５．および６はＡＧＣ回路を構
成する整流平滑回路、制御電圧発生回路、およびブリー
ダ回路である。第６図は各部の信号波形図で、（イ）は
入力音声信号、（ロ）は整流平滑出力、（ハ）は出力音
声信号である。
整流平滑回路４は（ハ）の出力音声信号を直流に変換す
るためのもので、ダイオードＤ１で整流した出力をコン
デンサＣ１と抵抗Ｒ１で平滑する。
るためのもので、ダイオードＤ１で整流した出力をコン
デンサＣ１と抵抗Ｒ１で平滑する。
ブリーダ回路６は可変利得増幅器２の一定利得を設定す
るための基準電圧を抵抗Ｒ２，Ｒａにより発生する。制
御電圧設定回路５はこの基準電圧と（ロ）の整流電圧を
比較してＡＧＣ電圧を作成する。そして整流電圧が基準
電圧より高いときは増幅器２の利得を下げるように慟（
。逆に整流電圧が基準電圧より小さければ、増幅器２は
一定利得を保つ。
るための基準電圧を抵抗Ｒ２，Ｒａにより発生する。制
御電圧設定回路５はこの基準電圧と（ロ）の整流電圧を
比較してＡＧＣ電圧を作成する。そして整流電圧が基準
電圧より高いときは増幅器２の利得を下げるように慟（
。逆に整流電圧が基準電圧より小さければ、増幅器２は
一定利得を保つ。
ところで、入力音声信号が第６図（イ）のように急に大
振幅になると、それまで一定利得であった増幅器２の出
力（ハ）には過剰振幅となる部分Ａが現われる。これは
整流回路４の出力（ロ）が急上昇して増幅器２の利得を
低下させようとしても、その変化の出現が平滑回路Ｒ＋
Ｃ＋の時定数によって遅れ、最初の部分では利得が充分
下らないからである。
振幅になると、それまで一定利得であった増幅器２の出
力（ハ）には過剰振幅となる部分Ａが現われる。これは
整流回路４の出力（ロ）が急上昇して増幅器２の利得を
低下させようとしても、その変化の出現が平滑回路Ｒ＋
Ｃ＋の時定数によって遅れ、最初の部分では利得が充分
下らないからである。
本発明はＡＧＣ電圧の変化を相対的に先行させることで
、上述した問題点を解決しようとするものである。
、上述した問題点を解決しようとするものである。
本発明のＡＧＣ回路は、入力音声信号を所定時間遅延さ
せる遅延回路（７）とその出力を増幅する可変利得増幅
器（８）からなる主信号経路に対し、遅延させる前の入
力音声信号を増幅する可変利得増幅器（２）とその出力
からＡＧＣ電圧を発生する回路（４〜６）を設け、該Ａ
ＧＣ電圧で両可変利得増幅器（８，２）の利得を負帰還
制御するようにしてなるものである。
せる遅延回路（７）とその出力を増幅する可変利得増幅
器（８）からなる主信号経路に対し、遅延させる前の入
力音声信号を増幅する可変利得増幅器（２）とその出力
からＡＧＣ電圧を発生する回路（４〜６）を設け、該Ａ
ＧＣ電圧で両可変利得増幅器（８，２）の利得を負帰還
制御するようにしてなるものである。
可変利得増幅器（２）とその出力からＡＧＣ電圧を発生
する回路（４〜６）は第５図の回路そのままであるが、
本発明ではこの部分をＡＧＣ電圧の発生だけに用い、音
声信号の振幅を制限する主信号経路は別に設ける。入力
音声信号を遅延させる回路（７）とその出力を増幅する
可変利得増幅器（８）がそれである。そして、この可変
利得増幅器（８）の利得も同じＡＧＣ電圧で制御する。
する回路（４〜６）は第５図の回路そのままであるが、
本発明ではこの部分をＡＧＣ電圧の発生だけに用い、音
声信号の振幅を制限する主信号経路は別に設ける。入力
音声信号を遅延させる回路（７）とその出力を増幅する
可変利得増幅器（８）がそれである。そして、この可変
利得増幅器（８）の利得も同じＡＧＣ電圧で制御する。
このようにすると、回路（４〜６）で得られるＡＧＣ電
圧の応答遅れを、遅延回路（７）の遅延時間で吸収する
ことかできるので、大振幅の音声信号入力時でも出力振
幅を一定に保つことができる。
圧の応答遅れを、遅延回路（７）の遅延時間で吸収する
ことかできるので、大振幅の音声信号入力時でも出力振
幅を一定に保つことができる。
第１図は本発明の一実施例を示す構成図で、入力音声信
号を遅延させる遅延回路７とその出力を増幅する可変利
得増幅器８を第５図の構成に追加し、この増幅器８の利
得を増幅器２と同じＡＧＣ電圧で制御して、出力音声信
号を追加した増幅器８から取り出すようにしたものであ
る。
号を遅延させる遅延回路７とその出力を増幅する可変利
得増幅器８を第５図の構成に追加し、この増幅器８の利
得を増幅器２と同じＡＧＣ電圧で制御して、出力音声信
号を追加した増幅器８から取り出すようにしたものであ
る。
第２図は各部信号波形図で、（イ）の入力音声信号、（
ロ）の整流電圧、（ハ）の増幅出力は第６図と同じであ
る。これに対しく二）は（イ）の入力音声信号をｔｄだ
け遅延させた遅延回路７の出力であり、また（ホ）はそ
れを増幅器８で増幅した出力音声信号である。（ホ）の
出力音声信号を（ハ）の波形（従来の出力音声信号）と
比較すると、出力開始時の過剰振幅がないことが判る。
ロ）の整流電圧、（ハ）の増幅出力は第６図と同じであ
る。これに対しく二）は（イ）の入力音声信号をｔｄだ
け遅延させた遅延回路７の出力であり、また（ホ）はそ
れを増幅器８で増幅した出力音声信号である。（ホ）の
出力音声信号を（ハ）の波形（従来の出力音声信号）と
比較すると、出力開始時の過剰振幅がないことが判る。
これは（ニ）の遅延音声信号の立上り時までに（ロ）の
整流電圧が安定して、増幅器８の利得が一定になってい
るからである。
整流電圧が安定して、増幅器８の利得が一定になってい
るからである。
第３図は増幅器２．８に用いることのできる可変利得回
路の説明図で、＋ａ）は回路図である。この回路は、Ｍ
ＯＳ ＦＥＴ Ｑ ＋のドレイン・ソース間に固定抵抗
Ｒ４を並列に接続し、このＦＥＴＱ＋のドレイン・ソー
ス間抵抗ＲＤＳを可変抵抗として使用する可変減衰器Ａ
ＴＴの後段に、固定利得の増幅器ＡＭＰを接続し、たも
のである。（ｂｌはゲート・ソース間電圧ＶＧＳと総合
利得Ｇａ１ｎの関係を示す特性図、（Ｃ）はｖｃ、ｓ
ＲＤＳ特性図である。この回路を第１図に使用すると
きはゲート電圧ＶＧＳにＡＧＣ電圧を用いる。
路の説明図で、＋ａ）は回路図である。この回路は、Ｍ
ＯＳ ＦＥＴ Ｑ ＋のドレイン・ソース間に固定抵抗
Ｒ４を並列に接続し、このＦＥＴＱ＋のドレイン・ソー
ス間抵抗ＲＤＳを可変抵抗として使用する可変減衰器Ａ
ＴＴの後段に、固定利得の増幅器ＡＭＰを接続し、たも
のである。（ｂｌはゲート・ソース間電圧ＶＧＳと総合
利得Ｇａ１ｎの関係を示す特性図、（Ｃ）はｖｃ、ｓ
ＲＤＳ特性図である。この回路を第１図に使用すると
きはゲート電圧ＶＧＳにＡＧＣ電圧を用いる。
第４図は遅延回路７の具体例である。この回路は利得一
定で位相だけが変るアクティブフィルタを多段に接続し
たもので、各段の遅延時間（位相）は抵抗Ｒとコンデン
サＣの値で決定される。
定で位相だけが変るアクティブフィルタを多段に接続し
たもので、各段の遅延時間（位相）は抵抗Ｒとコンデン
サＣの値で決定される。
可変利得増幅器２と８は、同じ利得特性のものが望まし
い。
い。
以上述べたように本発明によれば、ＡＧＣ回路が持つ応
答時間の影響が排除され、急な大振幅音声入力時にも一
定振幅の良好な出力信号を得ることができる。
答時間の影響が排除され、急な大振幅音声入力時にも一
定振幅の良好な出力信号を得ることができる。
第１図は本発明の実施例を示す回路図、第２図はその各
部信号波形図、 第３図は可変利得回路の一例を示す説明図、第４図は遅
延回路の一例を示す構成図、第５図は従来のＡＧＣ回路
の構成図、 第６図はその各部信号波形図である。
部信号波形図、 第３図は可変利得回路の一例を示す説明図、第４図は遅
延回路の一例を示す構成図、第５図は従来のＡＧＣ回路
の構成図、 第６図はその各部信号波形図である。
Claims (1)
- 入力音声信号を所定時間遅延させる遅延回路（７）とそ
の出力を増幅する可変利得増幅器（８）からなる主信号
経路に対し、遅延させる前の入力音声信号を増幅する可
変利得増幅器（２）とその出力からＡＧＣ電圧を発生す
る回路（４〜６）を設け、該ＡＧＣ電圧で両可変利得増
幅器（８、２）の利得を負帰還制御するようにしてなる
ことを特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156387A JPS63217809A (ja) | 1987-03-06 | 1987-03-06 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156387A JPS63217809A (ja) | 1987-03-06 | 1987-03-06 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63217809A true JPS63217809A (ja) | 1988-09-09 |
Family
ID=12890441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5156387A Pending JPS63217809A (ja) | 1987-03-06 | 1987-03-06 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63217809A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04151907A (ja) * | 1990-10-16 | 1992-05-25 | Nec Eng Ltd | 自動利得制御装置 |
| WO1997028599A1 (fr) * | 1996-01-31 | 1997-08-07 | Asahi Kasei Microsystems Co., Ltd. | Circuit de commande automatique de gain |
| JP2012065068A (ja) * | 2010-09-15 | 2012-03-29 | Korg Inc | オーディオコンプレッサ |
-
1987
- 1987-03-06 JP JP5156387A patent/JPS63217809A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04151907A (ja) * | 1990-10-16 | 1992-05-25 | Nec Eng Ltd | 自動利得制御装置 |
| WO1997028599A1 (fr) * | 1996-01-31 | 1997-08-07 | Asahi Kasei Microsystems Co., Ltd. | Circuit de commande automatique de gain |
| JP2012065068A (ja) * | 2010-09-15 | 2012-03-29 | Korg Inc | オーディオコンプレッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556685B1 (en) | Companding noise reduction system with simultaneous encode and decode | |
| US4466119A (en) | Audio loudness control system | |
| US4471318A (en) | Circuit for noise reduction particularly useful with signal recording/reproducing apparatus | |
| GB2052220A (en) | Information signal processing companding | |
| JP3074231B2 (ja) | オーディオ機器のａｇｃ回路 | |
| JPH0584119B2 (ja) | ||
| JP2907847B2 (ja) | 音量制御回路 | |
| JPH0343804B2 (ja) | ||
| JPS61173508A (ja) | 自動利得制御回路 | |
| JP2522936B2 (ja) | 自動ラウドネス制御回路 | |
| JPS61239706A (ja) | 増幅回路 | |
| JPH03222508A (ja) | 増幅器回路 | |
| JPH0648980Y2 (ja) | Ａｌｃ回路 | |
| JPH0775103B2 (ja) | ノイズリダクシヨン回路 | |
| JPS6334341Y2 (ja) | ||
| JPS6259928B2 (ja) | ||
| JPS595919Y2 (ja) | エコ−マイクロホン | |
| JPH062400Y2 (ja) | 音響付加装置 | |
| JPS6214736Y2 (ja) | ||
| JPS595917Y2 (ja) | 残響付加装置 | |
| JPH0231377A (ja) | 音声録音再生装置のオートレベルコントロール装置 | |
| GB2068197A (en) | Noise reduction circtuits | |
| JPS6250002B2 (ja) | ||
| JPH05267965A (ja) | 時定数回路 | |
| JPS589412A (ja) | Ａｇｃ回路 |