JPS6072228A - 半導体基板への不純物ド−ピング方法 - Google Patents
半導体基板への不純物ド−ピング方法Info
- Publication number
- JPS6072228A JPS6072228A JP58178131A JP17813183A JPS6072228A JP S6072228 A JPS6072228 A JP S6072228A JP 58178131 A JP58178131 A JP 58178131A JP 17813183 A JP17813183 A JP 17813183A JP S6072228 A JPS6072228 A JP S6072228A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- semiconductor substrate
- neutral beam
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体基板への不純物ドーピング方法に係り、
特に単結晶半導体基板、あるいは半導体薄膜に電気的に
中性化した不純物粒子を注入し。
特に単結晶半導体基板、あるいは半導体薄膜に電気的に
中性化した不純物粒子を注入し。
アニール工程を経て、砒素、はう素、燐などの不純物を
電気的チャージ・アップを゛防ぎながらドーピングする
方法に関する。
電気的チャージ・アップを゛防ぎながらドーピングする
方法に関する。
周知の如（、半導体装置１例えばＭＯ８型電界効果トラ
ンジスタの製造においては、半導体基板（以下シリコン
基板を用いる）中に不純物おドーピングして、ンース、
ドレイン領域を形成する工程が不可欠である。またダイ
オードやバイポーラトランジスタ等素子の製造において
も不純物ドーピングによりｐ−Ｎ接合を形成することが
不可欠である。
ンジスタの製造においては、半導体基板（以下シリコン
基板を用いる）中に不純物おドーピングして、ンース、
ドレイン領域を形成する工程が不可欠である。またダイ
オードやバイポーラトランジスタ等素子の製造において
も不純物ドーピングによりｐ−Ｎ接合を形成することが
不可欠である。
従来、これらの不純物ドーピング法としてはイオン注入
法、不純物を含有したガラス層またはシリコン層による
添加法（いわゆるドープド会オキサイド法またはドープ
ド魯シリコン法）、あるいは高温熱処理炉中のガス相よ
りの拡散法１等が知られている。これらのうち、素子の
高集積化、高速化の観点や、プロセス制御の容易さ、１
辻産化の観点からすれば不純物のドーピング法としては
、イオン注入法が最適であると考えらｎる。
法、不純物を含有したガラス層またはシリコン層による
添加法（いわゆるドープド会オキサイド法またはドープ
ド魯シリコン法）、あるいは高温熱処理炉中のガス相よ
りの拡散法１等が知られている。これらのうち、素子の
高集積化、高速化の観点や、プロセス制御の容易さ、１
辻産化の観点からすれば不純物のドーピング法としては
、イオン注入法が最適であると考えらｎる。
ところが、イオン注入法においては、イオンが電荷を持
った粒子であるため、イオン注入特に試料表面でチャー
ジ・アップや絶縁破壊などが起こる。特に素子の集積度
が向上し、高速化されてくると１例えばＭＯ８１−ラン
ジスタのゲート絶縁膜などは２００Å以下となり、絶縁
破壊が起こり易４、 くなっている。また平面的なゲート長寸法も１μｍより
小さくなっており、この点からも絶縁破壊は非常に起こ
り易（なっていると言える。この様な状況下では、高ド
ースのイオン注入は細心の注意をして行なう必要があり
、今後ますます素子の寸法が縮小化されて（ると、チャ
ージ・アップ、絶縁破壊１等の問題は深刻になるものと
予想される。
った粒子であるため、イオン注入特に試料表面でチャー
ジ・アップや絶縁破壊などが起こる。特に素子の集積度
が向上し、高速化されてくると１例えばＭＯ８１−ラン
ジスタのゲート絶縁膜などは２００Å以下となり、絶縁
破壊が起こり易４、 くなっている。また平面的なゲート長寸法も１μｍより
小さくなっており、この点からも絶縁破壊は非常に起こ
り易（なっていると言える。この様な状況下では、高ド
ースのイオン注入は細心の注意をして行なう必要があり
、今後ますます素子の寸法が縮小化されて（ると、チャ
ージ・アップ、絶縁破壊１等の問題は深刻になるものと
予想される。
本発明は、この様を点に鑑みてなされたもので。
不純物を電荷を帯びてない中性ビームとし、これを半導
体基板中に注入することにより、チャージ・アノ・プノ
゛や素子の絶縁破壊を起こさせず−こ不純物をドーピン
グする方法を提供することを目的とする。
体基板中に注入することにより、チャージ・アノ・プノ
゛や素子の絶縁破壊を起こさせず−こ不純物をドーピン
グする方法を提供することを目的とする。
〔発明の概要〕
本発明では、まずあらかじめ不純物をイオン化し、電界
によってこれを加速することによって運動エネルギーを
与えたのち、電子流（ｅ１６ｃｔｒｏｎ・ｓｈｏｗｅｒ
）にてイオンを中性化してやり、この中性ビームを半
導体基板に注入して、その後高温処理、ビームアニーζ
等でアニールすることｌこより不純物のドーピングを行
うもので、’Ｐ−Ｎ接合、たとえばＭＯＳトランジスタ
のソース、ドレイン領域などを形成するものである。
によってこれを加速することによって運動エネルギーを
与えたのち、電子流（ｅ１６ｃｔｒｏｎ・ｓｈｏｗｅｒ
）にてイオンを中性化してやり、この中性ビームを半
導体基板に注入して、その後高温処理、ビームアニーζ
等でアニールすることｌこより不純物のドーピングを行
うもので、’Ｐ−Ｎ接合、たとえばＭＯＳトランジスタ
のソース、ドレイン領域などを形成するものである。
本発明により、超微細パターンのトランジスタダイオー
ド、キャパシター、等の素子を再現性よ（、精度よく形
成し、これらを配線パターンにより結合させることによ
り超高密集積回路を製作することが可能となった。特に
ＳＯＳデバイスのように個々の素子が電気的に完全ｌこ
絶縁分離されている様な構造のデバイスには本発明の効
果が顕著に現われる。
ド、キャパシター、等の素子を再現性よ（、精度よく形
成し、これらを配線パターンにより結合させることによ
り超高密集積回路を製作することが可能となった。特に
ＳＯＳデバイスのように個々の素子が電気的に完全ｌこ
絶縁分離されている様な構造のデバイスには本発明の効
果が顕著に現われる。
以下、本発明の実施例について述べるが、まずシリコン
集積回路製造工程に於ける砒素不純物による浅いｐ、ｎ
、ｑ５合を形成する方法を図面を用いて説明する。
集積回路製造工程に於ける砒素不純物による浅いｐ、ｎ
、ｑ５合を形成する方法を図面を用いて説明する。
〔実施例１〕
第１図（ａｌは１例えば、比抵抗約１０Ω−ｃｍのｐ型
シリコン基体１の−１面上に酸化膜２を、例えば厚さ約
３０００Ｘに形成し１周知の写真蝕刻法を用いてレジス
ト３をマスクとし、所定のｎ 形成領域ｌこ開口部４′
−ａ 、 ４ ｂを穿設したものである。次に第１図（
ｂ）に示す如く、開口部４ａ、４ｂによって露呈させた
シリコン基体中に本発明１こよる中性ビームにより、不
純物注入層５ ａ 、、５ ｂを形成する。この中性ビ
ームは、あらかじめ砒素イオンを４０Ｋｅｖで加速した
ものをシリコン基板まで導く途中で電子流によって中性
化するもので、その飛程距離は、４０ＫｅＶのイオン注
入の場合とほぼ同等であった。中性ビームのドー、＜ｌ
ｉｔはイオンビームの一部をシリコン基板以外のターゲ
ットに導き。
シリコン基体１の−１面上に酸化膜２を、例えば厚さ約
３０００Ｘに形成し１周知の写真蝕刻法を用いてレジス
ト３をマスクとし、所定のｎ 形成領域ｌこ開口部４′
−ａ 、 ４ ｂを穿設したものである。次に第１図（
ｂ）に示す如く、開口部４ａ、４ｂによって露呈させた
シリコン基体中に本発明１こよる中性ビームにより、不
純物注入層５ ａ 、、５ ｂを形成する。この中性ビ
ームは、あらかじめ砒素イオンを４０Ｋｅｖで加速した
ものをシリコン基板まで導く途中で電子流によって中性
化するもので、その飛程距離は、４０ＫｅＶのイオン注
入の場合とほぼ同等であった。中性ビームのドー、＜ｌ
ｉｔはイオンビームの一部をシリコン基板以外のターゲ
ットに導き。
この電流値よりモニターすることによって決定できる。
また中性ビーム照射時の注入マスクとしては酸化膜２だ
けでも十分であるが、レジスト３もマスクとして同時に
使用することもできる。次いでレジスト３を剥離した後
、第１図（Ｃ）に示す様周知（７）ＣＶＤ法等を用いて
、約３００ＯＡ（７）ＳｉＯｔ膜６及びリンガラス膜７
を重ねて堆積する。そして、これら全体を８００〜１０
００℃の温度下で熱処理すると、第１図（ｄｌに示す様
に、浅く高濃度のｎ 層８ａ、８ｂが得られる。このｎ
層は以後の工程（図示セス）＃こより、例えばＭＯＳ
トランジスタのソース、ドレインとして使用する。
けでも十分であるが、レジスト３もマスクとして同時に
使用することもできる。次いでレジスト３を剥離した後
、第１図（Ｃ）に示す様周知（７）ＣＶＤ法等を用いて
、約３００ＯＡ（７）ＳｉＯｔ膜６及びリンガラス膜７
を重ねて堆積する。そして、これら全体を８００〜１０
００℃の温度下で熱処理すると、第１図（ｄｌに示す様
に、浅く高濃度のｎ 層８ａ、８ｂが得られる。このｎ
層は以後の工程（図示セス）＃こより、例えばＭＯＳ
トランジスタのソース、ドレインとして使用する。
本発明の重要な特徴は、イオン注入法の利点を生かしな
がらチャージアップ、素子絶縁破壊を防いだ不純物ドー
ピング法である。従って、不純物導入には方向性があり
、不純物導入後の高温熱処理時に基体表面に沿った横方
向の拡散床がり（上記実施例の第１図に於ける酸化膜マ
スク下への不純物のまわり込み）がかなり抑制される。
がらチャージアップ、素子絶縁破壊を防いだ不純物ドー
ピング法である。従って、不純物導入には方向性があり
、不純物導入後の高温熱処理時に基体表面に沿った横方
向の拡散床がり（上記実施例の第１図に於ける酸化膜マ
スク下への不純物のまわり込み）がかなり抑制される。
このことは集積回路の素子の微細化、高密度化を指向す
る際に極めて都合が良い、。また不純物濃度の制御性、
均一性はイオン注入の特徴がそのまま活かされて良好で
あることは言うまでもない。
る際に極めて都合が良い、。また不純物濃度の制御性、
均一性はイオン注入の特徴がそのまま活かされて良好で
あることは言うまでもない。
また、中性ビーム照射後の熱処理を酸化性雰囲気にて行
なえば、シリーン中の砒素を拡散する場合等は、オキサ
イド−シリコン基体界面に於ける砒素不純物の偏析効果
を活用できる。
なえば、シリーン中の砒素を拡散する場合等は、オキサ
イド−シリコン基体界面に於ける砒素不純物の偏析効果
を活用できる。
さらζζ本発明の他の実相例として、ｎｐｎｌ−ランジ
スタの製造方法を取り上げ５％に、ｎ 砒素埋め込み層
の形成方法に本発明の特徴が活かされる態様を１図面を
用いて説明する。
スタの製造方法を取り上げ５％に、ｎ 砒素埋め込み層
の形成方法に本発明の特徴が活かされる態様を１図面を
用いて説明する。
〔実施例２〕
第２図に於いて、先ず、鏡面研磨された、例えば比抵抗
〜２０Ω−ｃｍの、ｐ型シリコン基体２１の一生面に拡
散防止マスクとして作用する酸化シリコン膜２２を厚さ
２０００〜５０００Ａ程度に形成し、周知の写真蝕刻法
を用いてレジスト２３をマスクとし、所定の拡散領域に
開口部２４を穿設する。次に、開口部２４によって露呈
させたシリコン基板表面に浅（（例えば、４００Ａ以下
〕高濃度（例えば３ Ｘ １０ ” ７ｃｍ”以上ンの
砒素によるｎ＋）Ａ２５を形成する＋ａ＋。この時中性
ビームは前述の実施例と同じ＜、４０ＫｅＶに加速した
イオンビームを電子流で中性化したものを用いる。また
中性ビーム注入に際してレジスト２３はなくてもよい。
〜２０Ω−ｃｍの、ｐ型シリコン基体２１の一生面に拡
散防止マスクとして作用する酸化シリコン膜２２を厚さ
２０００〜５０００Ａ程度に形成し、周知の写真蝕刻法
を用いてレジスト２３をマスクとし、所定の拡散領域に
開口部２４を穿設する。次に、開口部２４によって露呈
させたシリコン基板表面に浅（（例えば、４００Ａ以下
〕高濃度（例えば３ Ｘ １０ ” ７ｃｍ”以上ンの
砒素によるｎ＋）Ａ２５を形成する＋ａ＋。この時中性
ビームは前述の実施例と同じ＜、４０ＫｅＶに加速した
イオンビームを電子流で中性化したものを用いる。また
中性ビーム注入に際してレジスト２３はなくてもよい。
次いでレジスト２３を剥離後、砒素不純物の外への拡散
ｏｕｔ−ｄｌｆｆｕｓｉｏｎを防止する等の目的で酸化
シリコン膜２４を厚さ１００ＯＡ程度形成し、醸化性雰
囲気中で加熱処理してｎ＋コレクタ埋め込み層２７を形
成するＦｂｌ。続いて、前記シリコン酸化膜２６及び２
２、等を全て除去して清浄、平滑な被エピタキシャル表
面２８を露呈させる（Ｃ１゜次ζこ、前記被エピタキシ
ャル表面２８上ｎ型シリコンエピタキシャル層２９を形
成する（ｄｉ。この際、前記埋め込み層２７はエピタキ
シャル層中にも浸透拡散し、改めて埋め込み層３０を構
成する。
ｏｕｔ−ｄｌｆｆｕｓｉｏｎを防止する等の目的で酸化
シリコン膜２４を厚さ１００ＯＡ程度形成し、醸化性雰
囲気中で加熱処理してｎ＋コレクタ埋め込み層２７を形
成するＦｂｌ。続いて、前記シリコン酸化膜２６及び２
２、等を全て除去して清浄、平滑な被エピタキシャル表
面２８を露呈させる（Ｃ１゜次ζこ、前記被エピタキシ
ャル表面２８上ｎ型シリコンエピタキシャル層２９を形
成する（ｄｉ。この際、前記埋め込み層２７はエピタキ
シャル層中にも浸透拡散し、改めて埋め込み層３０を構
成する。
以後は、トランジスタをエピタキシャル層内の他の素子
又は回路から電気的絶縁する為のｐ＋＋拡散分離層３１
ａ〜３１ｂ、コレクタ引き出しｎ＋型型数散層３２ｐ型
ベース領域３３、ｎ＋＋エミッタ領域３４．拡散マスク
としても使用されるシリコン表面保護絶縁膜３５．電極
３６ａ〜３６ｄτ 等を具備したｎｐｎトランジスタを形成するｔｅｌ。
又は回路から電気的絶縁する為のｐ＋＋拡散分離層３１
ａ〜３１ｂ、コレクタ引き出しｎ＋型型数散層３２ｐ型
ベース領域３３、ｎ＋＋エミッタ領域３４．拡散マスク
としても使用されるシリコン表面保護絶縁膜３５．電極
３６ａ〜３６ｄτ 等を具備したｎｐｎトランジスタを形成するｔｅｌ。
上記実施例では、シリコン中へ砒素不純物をこよるｎ
コレクタ形成の場合ζこ就いて述べたが、砒素と同様、
シリコン中での熱拡散係数が小さいアンチモン不純物を
用いたｎ 埋め込み層を形成する場合にも１本発明を適
用できる。又、上記実施例では１選択領域への埋め込み
層形成に就いて述べたが１例えば基板上の一生面全体へ
ｎ＋層を形成する工程を含む半導体装置の製造に於いて
も。
コレクタ形成の場合ζこ就いて述べたが、砒素と同様、
シリコン中での熱拡散係数が小さいアンチモン不純物を
用いたｎ 埋め込み層を形成する場合にも１本発明を適
用できる。又、上記実施例では１選択領域への埋め込み
層形成に就いて述べたが１例えば基板上の一生面全体へ
ｎ＋層を形成する工程を含む半導体装置の製造に於いて
も。
本発明を適用できる。さら擾こ、ｎｐｎ トランジスタ
の−ｐ 埋め込み層の形成や、基板の一生面全体へｐ＋
層を形成し、その上に半導体膜を設ける工程を含む半導
体装置の製造に際しても、上記実施例を変形応用できる
。又、実施例の如（、基体に対して逆導電型となる様な
不純物のみならず、基体と同じ導電型を与える様な不純
物を、基体主面の所定領域若しくは基体主面全体へ中性
ビーム注入し、然る後、この主面上へ半導体膜を設ける
工程を含む半導体装置を製造する場合等にも１本発明を
適宜変形応用できる。
の−ｐ 埋め込み層の形成や、基板の一生面全体へｐ＋
層を形成し、その上に半導体膜を設ける工程を含む半導
体装置の製造に際しても、上記実施例を変形応用できる
。又、実施例の如（、基体に対して逆導電型となる様な
不純物のみならず、基体と同じ導電型を与える様な不純
物を、基体主面の所定領域若しくは基体主面全体へ中性
ビーム注入し、然る後、この主面上へ半導体膜を設ける
工程を含む半導体装置を製造する場合等にも１本発明を
適宜変形応用できる。
第１図（ａｌ〜（ｄｌはこの発明の一実施例の製造工程
断面図、第２図（ａｌ〜（ｅｌはこの発明の他の実施例
の製造工程断面図である。 図において。 １．２１・・・シリコン基板、２．２２・・・シリコン
酸化膜、５ａ、５ｂ、２５・・・不純物注入層、６゜２
６・・・シリコン酸化膜、７・・・リンガラス層、８ａ
。 ８ｂ・・・ｎ 層、２９・・・エピタキシャル層、３０
・・・ｎ＋埋め込み層、３１ａ、３１ｂ・・・ｐ＋＋散
分離層、３２・・・ｎ コレクタ領域、３３・・・ｐ
ペース領域、３４・−・ｎ＋エミッタ領域、３５・・・
表面保護絶縁膜、３６ａ〜３６ｄ・・・電極。 代理人弁理士 則 近 憲 佑（ほか１名）第１図 （−Ｊ） ＣＣ） （ｄ） 第 ２ 図 （θ７）
断面図、第２図（ａｌ〜（ｅｌはこの発明の他の実施例
の製造工程断面図である。 図において。 １．２１・・・シリコン基板、２．２２・・・シリコン
酸化膜、５ａ、５ｂ、２５・・・不純物注入層、６゜２
６・・・シリコン酸化膜、７・・・リンガラス層、８ａ
。 ８ｂ・・・ｎ 層、２９・・・エピタキシャル層、３０
・・・ｎ＋埋め込み層、３１ａ、３１ｂ・・・ｐ＋＋散
分離層、３２・・・ｎ コレクタ領域、３３・・・ｐ
ペース領域、３４・−・ｎ＋エミッタ領域、３５・・・
表面保護絶縁膜、３６ａ〜３６ｄ・・・電極。 代理人弁理士 則 近 憲 佑（ほか１名）第１図 （−Ｊ） ＣＣ） （ｄ） 第 ２ 図 （θ７）
Claims (1)
- 電気的に加速したイオンを電子流をこより中性化したの
ち半導体基板に注入し、その後高温炉、高エネルギービ
ーム照射、ランプ加熱などによりアニールする工程を伴
なったことを特徴とする半導体基板への不純物ドーピン
グ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58178131A JPS6072228A (ja) | 1983-09-28 | 1983-09-28 | 半導体基板への不純物ド−ピング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58178131A JPS6072228A (ja) | 1983-09-28 | 1983-09-28 | 半導体基板への不純物ド−ピング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6072228A true JPS6072228A (ja) | 1985-04-24 |
Family
ID=16043188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58178131A Pending JPS6072228A (ja) | 1983-09-28 | 1983-09-28 | 半導体基板への不純物ド−ピング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072228A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126220A (ja) * | 1986-11-14 | 1988-05-30 | Mitsubishi Electric Corp | 不純物添加方法 |
| US5079609A (en) * | 1988-12-28 | 1992-01-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having dielectric breakdown protection element and method of fabricating same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5787056A (en) * | 1980-09-24 | 1982-05-31 | Varian Associates | Method and device for strengthening neutralization of ion beam of positive charge |
-
1983
- 1983-09-28 JP JP58178131A patent/JPS6072228A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5787056A (en) * | 1980-09-24 | 1982-05-31 | Varian Associates | Method and device for strengthening neutralization of ion beam of positive charge |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126220A (ja) * | 1986-11-14 | 1988-05-30 | Mitsubishi Electric Corp | 不純物添加方法 |
| US5079609A (en) * | 1988-12-28 | 1992-01-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having dielectric breakdown protection element and method of fabricating same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900652A (en) | Apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
| KR930010121B1 (ko) | 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정 | |
| US4422885A (en) | Polysilicon-doped-first CMOS process | |
| US4922315A (en) | Control gate lateral silicon-on-insulator bipolar transistor | |
| JPH05347383A (ja) | 集積回路の製法 | |
| JPH0361337B2 (ja) | ||
| US4797372A (en) | Method of making a merge bipolar and complementary metal oxide semiconductor transistor device | |
| US4343080A (en) | Method of producing a semiconductor device | |
| US4502894A (en) | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion | |
| EP0519592B1 (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| EP0078725B1 (en) | Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure | |
| US5151378A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| JPH0235460B2 (ja) | ||
| US3729811A (en) | Methods of manufacturing a semiconductor device | |
| US4247343A (en) | Method of making semiconductor integrated circuits | |
| JP3792930B2 (ja) | 超薄型ｓｏｉ静電気放電保護素子の形成方法 | |
| JP2002359373A (ja) | 半導体装置及びその製造方法 | |
| JPS6072228A (ja) | 半導体基板への不純物ド−ピング方法 | |
| EP0193992A2 (en) | Method of manufacturing an insulated gate field effect device | |
| EP0224712A2 (en) | Integrated device comprising bipolar and complementary metal oxide semiconductor transistors | |
| JPS5854502B2 (ja) | 半導体装置の製造方法 | |
| JP2565161B2 (ja) | 半導体装置の製造方法 | |
| KR950012742B1 (ko) | 2극성 및 상보 전계효과 트랜지스터들(BiCMOS)을 동시에 제조하는 방법 | |
| KR19980057870A (ko) | 정전기 보호용 다이오드 및 이의 제조 방법 | |
| JPH0567623A (ja) | 半導体装置の製造方法 |