JPS607246A - 変換装置 - Google Patents
変換装置Info
- Publication number
- JPS607246A JPS607246A JP11423583A JP11423583A JPS607246A JP S607246 A JPS607246 A JP S607246A JP 11423583 A JP11423583 A JP 11423583A JP 11423583 A JP11423583 A JP 11423583A JP S607246 A JPS607246 A JP S607246A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- transmission
- network
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔怜明の技術分野〕
本発明はＬｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ（ＬＡ
Ｎ）の信号を他の網又は端末に供給する装置に関する。
Ｎ）の信号を他の網又は端末に供給する装置に関する。
Ｃ’ｉｈ明の技術的背景とその問題点〕最近いわゆる０
ｆｆｉｃｅ Ａｕｔｏｌｌａｔｉｏｎ （ＯＡ）の時代
を迎えて、（１ユ内網に対するいろいろな要求があり、
七れに応じて各種のＬＡＮが提案されている。太きなオ
フィスでは一つの形式のＬＡＮですべての端末を扱かう
ことは難かしく１例えば端末は各階層に配線された複数
の低速のＬＡＮ （例えば］ ００Ｍｂｐｓ ）Ｋ接続
し、更に複数の低速のＬＡＮは」二位レベルの高速のＬ
ＡＮ （例えば１００Ｍｂｐｓ）に接続さねているとい
うような階層構造をとったシ、又、電話系を中心とした
ＰＢＸによる星状ネットワークとデータ系のバス又はリ
ング状のネットワークのように形態の異ったネットワー
クを設け、二つのネットワーク間はケートウェイと呼ば
わる変換装置で接続する方式をとったり、いろいろの形
式が考えらねる。第１図（ａ）は二つのバス状網１ａと
１ｂを変換装置２を介して接続している例である。端末
３ａ、３ｂ、３ｃは網１ａにつながっており、端末４ａ
、４ｂ。
ｆｆｉｃｅ Ａｕｔｏｌｌａｔｉｏｎ （ＯＡ）の時代
を迎えて、（１ユ内網に対するいろいろな要求があり、
七れに応じて各種のＬＡＮが提案されている。太きなオ
フィスでは一つの形式のＬＡＮですべての端末を扱かう
ことは難かしく１例えば端末は各階層に配線された複数
の低速のＬＡＮ （例えば］ ００Ｍｂｐｓ ）Ｋ接続
し、更に複数の低速のＬＡＮは」二位レベルの高速のＬ
ＡＮ （例えば１００Ｍｂｐｓ）に接続さねているとい
うような階層構造をとったシ、又、電話系を中心とした
ＰＢＸによる星状ネットワークとデータ系のバス又はリ
ング状のネットワークのように形態の異ったネットワー
クを設け、二つのネットワーク間はケートウェイと呼ば
わる変換装置で接続する方式をとったり、いろいろの形
式が考えらねる。第１図（ａ）は二つのバス状網１ａと
１ｂを変換装置２を介して接続している例である。端末
３ａ、３ｂ、３ｃは網１ａにつながっており、端末４ａ
、４ｂ。
は網１ｂにつながっている。第１図（＋））はバス状網
５と交換機６による星状網を変換装置４７を介して接続
している例である。端末８ａ、８１）、８ｃは網１＆こ
つながっており、端末９ａ、９ｂ、９ｃは交換様６につ
ながっている。二つの網を接続するとき、二つの網の信
号伝送速度が異なったり、又使用状況（頻度）が異なっ
たシしており、二つの網を接続する変換装置はこの違い
を吸収しなければならない。この変換装置の構成を第２
図に示す。１０は網入に接続されるモデムで網入から受
けた信号を受信し、伝送制御回路１１に送るとともに、
伝送制御回路Ｊ１からの信号を網Ａへ送信する。同様に
モデム１２は網Ｂと送信・受信をし、伝送制御回路１３
と接続されている。伝送制御回路は例えば、伝送制御手
順にのっとって信号の送・受を管理し、誤り制御なども
行なうところである。１４はバッファ・メモリで、伝送
制御回路１１および１３から受信信号を受けとって一時
記憶しておき、送信信号として伝送制御回路Ｊ３および
１１に送る。１５は制御回路で、伝送制御回路Ｊ１およ
び１３、バッファ・メモリ１４を管理・制御し７て、網
Ａからの信号が網Ｂへ出て行き、＃１１］ Ｂからの信
号が網Ｂへ出て行くようにする。
５と交換機６による星状網を変換装置４７を介して接続
している例である。端末８ａ、８１）、８ｃは網１＆こ
つながっており、端末９ａ、９ｂ、９ｃは交換様６につ
ながっている。二つの網を接続するとき、二つの網の信
号伝送速度が異なったり、又使用状況（頻度）が異なっ
たシしており、二つの網を接続する変換装置はこの違い
を吸収しなければならない。この変換装置の構成を第２
図に示す。１０は網入に接続されるモデムで網入から受
けた信号を受信し、伝送制御回路１１に送るとともに、
伝送制御回路Ｊ１からの信号を網Ａへ送信する。同様に
モデム１２は網Ｂと送信・受信をし、伝送制御回路１３
と接続されている。伝送制御回路は例えば、伝送制御手
順にのっとって信号の送・受を管理し、誤り制御なども
行なうところである。１４はバッファ・メモリで、伝送
制御回路１１および１３から受信信号を受けとって一時
記憶しておき、送信信号として伝送制御回路Ｊ３および
１１に送る。１５は制御回路で、伝送制御回路Ｊ１およ
び１３、バッファ・メモリ１４を管理・制御し７て、網
Ａからの信号が網Ｂへ出て行き、＃１１］ Ｂからの信
号が網Ｂへ出て行くようにする。
さて、にで、網Ｎがよく知ら釣ているＣ８ＭＡ／’Ｃ１
） （Ｃａｒ ｒ ｉ ｅ ｒ ８ｅｎｓｅ Ｍｕｌ
ｔ ｉｐ ｌｅ Ａｃｃｅｓｓ／Ｃｏｌ Ｉ １ｓｉｏ
ｎＤｅｔｅｃｔｉｏｎ ）である場合を考えて見る。こ
の場合。
） （Ｃａｒ ｒ ｉ ｅ ｒ ８ｅｎｓｅ Ｍｕｌ
ｔ ｉｐ ｌｅ Ａｃｃｅｓｓ／Ｃｏｌ Ｉ １ｓｉｏ
ｎＤｅｔｅｃｔｉｏｎ ）である場合を考えて見る。こ
の場合。
上の端末から同時に信号を送出したことを検出する衝突
検出機構も持っていて、その結果を伝送制御回路１】に
送る。伝送制御回路１１は制御回路１５よりバッファ・
メモリ１４の内容をモデム１０を通して網Ａを送った時
に、もしモデム１０から衝突検出を知らされた時には、
送信をやめである時間後に杓び送信を開始する。網Ａを
伝送さｆＬる信号は誤り検出・角送要求によって正しく
伝えられるように１２でいる。つまり送られるべき情報
信号はブロック分けされて、各ブロック毎にｉ厖り梓出
のためのチェック番ビットが附加婆れて伝Ｔ法される。
検出機構も持っていて、その結果を伝送制御回路１】に
送る。伝送制御回路１１は制御回路１５よりバッファ・
メモリ１４の内容をモデム１０を通して網Ａを送った時
に、もしモデム１０から衝突検出を知らされた時には、
送信をやめである時間後に杓び送信を開始する。網Ａを
伝送さｆＬる信号は誤り検出・角送要求によって正しく
伝えられるように１２でいる。つまり送られるべき情報
信号はブロック分けされて、各ブロック毎にｉ厖り梓出
のためのチェック番ビットが附加婆れて伝Ｔ法される。
受信装置ではチェック・ヒツトにより、受信したブロッ
クが正しく受信されたことをチェックし、正しく受信さ
れたことを示すＡ ＣＩ（（ＡＣｌ（ｎ −□ｗｌｄｇ
ｅ）信号を送信装置４に返す。正しく受信さノ１゜なか
った時はＡｃｋ信号を返送しないか、又は止し２〈受信
されなかったことを示すＮ ＡＫ （ＮＣ）ｎ −Ａｃ
ｋ ｎｎ −Ｉｄｇｅ）信号を送信装置に返す。送信装
Ｆ、ではＮＡＫ＜ｇ号を受けるかＡＣＫ信号を受けなか
ったことによって受信装置に正しく伝わらなかった旨を
知り。
クが正しく受信されたことをチェックし、正しく受信さ
れたことを示すＡ ＣＩ（（ＡＣｌ（ｎ −□ｗｌｄｇ
ｅ）信号を送信装置４に返す。正しく受信さノ１゜なか
った時はＡｃｋ信号を返送しないか、又は止し２〈受信
されなかったことを示すＮ ＡＫ （ＮＣ）ｎ −Ａｃ
ｋ ｎｎ −Ｉｄｇｅ）信号を送信装置に返す。送信装
Ｆ、ではＮＡＫ＜ｇ号を受けるかＡＣＫ信号を受けなか
ったことによって受信装置に正しく伝わらなかった旨を
知り。
そのブロックを再送する。このような誤り検出による再
送稜能も伝送制御回路１１は持っている。
送稜能も伝送制御回路１１は持っている。
さて、網への装置ａから網Ｂ内の装置すへ信号を送る場
合を考える。装置ａからの信号はモデム１０、伝送制御
回路１」を通して正しく受信された信号のみバッファ・
メモリ１４に取９人れられ記憶される。バッファ・メモ
リ１４に記憶された情報は随時伝送制御回路１３、モデ
ム１２を通じて網Ｂ内の装置すへ送られる。網Ａと網Ｂ
の内の信号の伝送速度は必らずしも同じでない。また、
閉塞状況も違う。網が空いていればすぐに送れるし、塞
っていれば待たされる。装置ａからの信号がバッファ・
メモリ１４へ取り込まれる速度よりもバッファ・メモリ
１４から装置すへ信号が送出される速度が速ければバッ
ファ・メモＩＪ １４ Ｋオーバー・フローが起ること
はない。
合を考える。装置ａからの信号はモデム１０、伝送制御
回路１」を通して正しく受信された信号のみバッファ・
メモリ１４に取９人れられ記憶される。バッファ・メモ
リ１４に記憶された情報は随時伝送制御回路１３、モデ
ム１２を通じて網Ｂ内の装置すへ送られる。網Ａと網Ｂ
の内の信号の伝送速度は必らずしも同じでない。また、
閉塞状況も違う。網が空いていればすぐに送れるし、塞
っていれば待たされる。装置ａからの信号がバッファ・
メモリ１４へ取り込まれる速度よりもバッファ・メモリ
１４から装置すへ信号が送出される速度が速ければバッ
ファ・メモＩＪ １４ Ｋオーバー・フローが起ること
はない。
しかし、この速度の関係が逆であればノ（ツファ・メモ
リ１４にオーバーゆフローが起る。オーツく−・ノロ−
が起きると、装置ａからの信号は伝送制御回路１１捷で
は正しく受信されても、バッファ・メモりｊ４に正しく
記憶されたことにならない。
リ１４にオーバーゆフローが起る。オーツく−・ノロ−
が起きると、装置ａからの信号は伝送制御回路１１捷で
は正しく受信されても、バッファ・メモりｊ４に正しく
記憶されたことにならない。
制御回路１５はバッフーア自メモリ１４の劃−バー７０
−を検出して又はオーバーフローしそうなことを検出し
てその旨を伝送制御回路１１に知らぜる。こ１ｔにより
伝送制御回路１１は信号が＋Ｅ、 Ｌ ＜バッファ・メ
モリに記憶されなかったことを知り、装置ａにＡＣＫ信
号を返送し々いか、 ＮＡＫ信号′５ｆ：返送すること
によって、装置ａに信号の、Ｐ］送を吸求する。
−を検出して又はオーバーフローしそうなことを検出し
てその旨を伝送制御回路１１に知らぜる。こ１ｔにより
伝送制御回路１１は信号が＋Ｅ、 Ｌ ＜バッファ・メ
モリに記憶されなかったことを知り、装置ａにＡＣＫ信
号を返送し々いか、 ＮＡＫ信号′５ｆ：返送すること
によって、装置ａに信号の、Ｐ］送を吸求する。
伝送制御回路の一例を第３図に示す。モデムからの信号
２０は伝送手順検出回路２１に工り、正常な手順であっ
たことを確かめられ、誤り検出回路２２に送られる。伝
送手順検出回路２１ｉ１１．またどの端末から来た（ｉ
ｔ号か等を検出して、その情報２３を制御回路に送る。
２０は伝送手順検出回路２１に工り、正常な手順であっ
たことを確かめられ、誤り検出回路２２に送られる。伝
送手順検出回路２１ｉ１１．またどの端末から来た（ｉ
ｔ号か等を検出して、その情報２３を制御回路に送る。
一方、誤り検出回路２２で、誤りがあったかどうかが判
定される。１百号の情報信号部分２４はバッファ・メモ
リに送られる。
定される。１百号の情報信号部分２４はバッファ・メモ
リに送られる。
誤りがあったかどうかの判定信号２５は制が１１回路へ
送られるとともに、ＡＣＫ信号発生回路２６に込られる
。誤りが検出されたなら制御回路Ｊ５に今記憶【また信
号が正しくなかった旨を教え、ノくツファ・メモリ内の
その１百報侶刊を消去してもらう。
送られるとともに、ＡＣＫ信号発生回路２６に込られる
。誤りが検出されたなら制御回路Ｊ５に今記憶【また信
号が正しくなかった旨を教え、ノくツファ・メモリ内の
その１百報侶刊を消去してもらう。
誤りが検出されなかったら、その旨を制御回路１５へ伝
え、バッファ・メモリ１４内の情報信号を記憶しておい
てもらうとともに、ＡＣＫ要求回路２６をセットする。
え、バッファ・メモリ１４内の情報信号を記憶しておい
てもらうとともに、ＡＣＫ要求回路２６をセットする。
もし、制御回路１５より、ノ（ツファ・メモＩＪ ］
４のオーバーフロー信号３６を受ケていたら、とのＡＣ
Ｋ要求回路２６のセットは禁止され、ＡＣＫ信号は送出
されなくなる。これにより杓送安求をすることができる
。ＡＣＫ決求回路２６がセットされると、ＡＣＫ要求回
路２６より送信要求が送出タイミング制御回路２７に出
され、ＡＣＫ信号がワード組立回路２８に送られる。送
出タイミング制御回路２７がモデムよりキャリア・セン
スイ、１号３７ （（１４上にキャリアかの−っている
ことを示すイ１１号ンがなくな−〕て送出しでもよいと
判断すると、その旨を伝送手順送出回路２９とワード組
立回路２８に送り、伝送手順送出回路２９は、プリアン
プル幅対や、制御回路から指示される宛先信号３０にワ
ード組立回路で組立てられたＡＣＫ信号をつけて送信信
号３１としてモデムへ送り出す。
４のオーバーフロー信号３６を受ケていたら、とのＡＣ
Ｋ要求回路２６のセットは禁止され、ＡＣＫ信号は送出
されなくなる。これにより杓送安求をすることができる
。ＡＣＫ決求回路２６がセットされると、ＡＣＫ要求回
路２６より送信要求が送出タイミング制御回路２７に出
され、ＡＣＫ信号がワード組立回路２８に送られる。送
出タイミング制御回路２７がモデムよりキャリア・セン
スイ、１号３７ （（１４上にキャリアかの−っている
ことを示すイ１１号ンがなくな−〕て送出しでもよいと
判断すると、その旨を伝送手順送出回路２９とワード組
立回路２８に送り、伝送手順送出回路２９は、プリアン
プル幅対や、制御回路から指示される宛先信号３０にワ
ード組立回路で組立てられたＡＣＫ信号をつけて送信信
号３１としてモデムへ送り出す。
一方、制御回路１５から送信要求３２を送出タイミング
制御回路２７に送り、適当なタイミングで送信可信号３
３を制御回路１５に返すことにより、網Ｂからバッファ
・メモリに記憶された信号は網Ａへの送出信号３４とな
ってワード組立回路２８にとり込まれ、ブロックに分け
られ、誤り検出のためのチェックピットをつけられ、伝
送手順送出回路２９を通してモデムに送られる。モデム
よりの衝突検出信号３５は送出タイミング制御回路２７
と制御回路１５に与えられ、衝突検出により、送出タイ
ミング制御回路２７は送信信号３２の送出を止めるとと
もに、ある時間′ｆ：過ぎた後、再び送信可信号３３を
出して、再送を開始する。以上により、オーバーフロー
が起きた時の信号のやりとりは第４図のようになる。第
４１閤（ａ）は紅１Ａ内の端末から送られてくる信号で
、ブロック化されている。この（ｍ号ブロックｎの内容
が正しく受付され、バッファ・メモリに記憶されたなら
入換装置から端末へ第４図（ｃ）のようにＡＣＫ信号を
返す。すると端末は次の信号ブロック（ｎ＋１）を送る
。このとキｔ 変４’Ａ ４％ ｌｉｔのバッファ・メ
モりがメーノ（−フローするか又はオーバーフローしそ
うになるとオーバーフロー信号が第４図（１））のよう
に変換装置内の伝送制御回路に送られ、端末にＡＣＫ信
号を送るのをやめさせる。端末は一定時間内にＡＣＫ信
号を受けとらないことによって、もう一度信号ブロック
（＋＋＋１）を送る。第５図は第４図とは別の例で１、
Ａ−バー７「ｊ−によってＡＣＫ信号を送らなくするば
かりでなく、積極的にＮＡＫ信号を送っている。
制御回路２７に送り、適当なタイミングで送信可信号３
３を制御回路１５に返すことにより、網Ｂからバッファ
・メモリに記憶された信号は網Ａへの送出信号３４とな
ってワード組立回路２８にとり込まれ、ブロックに分け
られ、誤り検出のためのチェックピットをつけられ、伝
送手順送出回路２９を通してモデムに送られる。モデム
よりの衝突検出信号３５は送出タイミング制御回路２７
と制御回路１５に与えられ、衝突検出により、送出タイ
ミング制御回路２７は送信信号３２の送出を止めるとと
もに、ある時間′ｆ：過ぎた後、再び送信可信号３３を
出して、再送を開始する。以上により、オーバーフロー
が起きた時の信号のやりとりは第４図のようになる。第
４１閤（ａ）は紅１Ａ内の端末から送られてくる信号で
、ブロック化されている。この（ｍ号ブロックｎの内容
が正しく受付され、バッファ・メモリに記憶されたなら
入換装置から端末へ第４図（ｃ）のようにＡＣＫ信号を
返す。すると端末は次の信号ブロック（ｎ＋１）を送る
。このとキｔ 変４’Ａ ４％ ｌｉｔのバッファ・メ
モりがメーノ（−フローするか又はオーバーフローしそ
うになるとオーバーフロー信号が第４図（１））のよう
に変換装置内の伝送制御回路に送られ、端末にＡＣＫ信
号を送るのをやめさせる。端末は一定時間内にＡＣＫ信
号を受けとらないことによって、もう一度信号ブロック
（＋＋＋１）を送る。第５図は第４図とは別の例で１、
Ａ−バー７「ｊ−によってＡＣＫ信号を送らなくするば
かりでなく、積極的にＮＡＫ信号を送っている。
端末はＮＡＫ信号を受けとることにより、もう一度信号
ブロック（＋＋＋１）を送ることになる。
ブロック（＋＋＋１）を送ることになる。
さて、以上のよう々方法ではオーツ（−フローが起きて
（ｉ号が正し７〈バッファ・メモリに入れられなくなっ
てもその信号ブｒＪ ｙりが終わるまで、端末より信号
が送られ続けるので、この間、無駄に回線を使用してい
ることになり、他の端末が回線を使用するのを妨けるこ
とになる。
（ｉ号が正し７〈バッファ・メモリに入れられなくなっ
てもその信号ブｒＪ ｙりが終わるまで、端末より信号
が送られ続けるので、この間、無駄に回線を使用してい
ることになり、他の端末が回線を使用するのを妨けるこ
とになる。
〔つａ明の目的」
本発明は、以上の欠点を除去して回線を有効に使用せし
めることを目的とする。
めることを目的とする。
Ｃ８ＭＡ／ＣＤ方式のＡｌ−３Ａ内の装置ａから発生す
る信号を他の網Ｂ内のある装置２ｉ １）又は直接的に
装置すへ送る変換装置において、前記信号を一時記憶す
る記憶手段と、この記憶手段への前記信号が記憶手段の
記憶容量を超えるか超えそうなことを検出する手段と、
この検出結果により網Ａに他の信号を送出する手段を持
つことにより、装置ａで発生する信号と変換装置から送
出される前記信号を衝突せしめることによりすみやかに
装置ａからの信号の発生を止めさせることに本発明の特
ぜｋがある。
る信号を他の網Ｂ内のある装置２ｉ １）又は直接的に
装置すへ送る変換装置において、前記信号を一時記憶す
る記憶手段と、この記憶手段への前記信号が記憶手段の
記憶容量を超えるか超えそうなことを検出する手段と、
この検出結果により網Ａに他の信号を送出する手段を持
つことにより、装置ａで発生する信号と変換装置から送
出される前記信号を衝突せしめることによりすみやかに
装置ａからの信号の発生を止めさせることに本発明の特
ぜｋがある。
第６図は本発明の変換回路の一実施例である。
モデムからの信号４０は伝送手Ｊｌｆｕ検出回路４１に
より、正常な手順であったことを確かめられ、誤り検出
回路４２に送られる。伝送手順検出回路４１はまたどの
端末から来た信号か等を検出して、その情報４３ｆ：制
御回路に送る。一方誤り検出回路４２で誤りがあったか
と−うかを判定される。信号の１ｎ報信号部分４４はバ
ッファ・メモリに送られる。一方、誤りがあったかどう
かの判定信号５５は制御回路に送るとともに、ＡＣＫ信
月発生回路４６に送られる。誤りが検出されたなら、制
御回路にその旨を教え、バッファ・メモリ内の情報信号
を消去する。一方、誤りが検出されなかったら、その旨
を制御１回路へ教え、バッファ・メモリ内のその情報信
月を記憶しておくとともに、 ＡＣＫ要求回路４６をセ
ットする。ＡＣＫ ｉ水回路がセットされると、Ａ（、
’に要求回路４６より送信要求が送出タイミング制御回
路４７に送られＡＣＫ信号がワード組立回路４８に送ら
れる。送出タイミング制御回路４７がキャリア中センス
信号５７がなくなって送出してもよいと判断すると、そ
の旨を伝送手順送出回路４９とワード組立回路４８に送
り、伝送手順送出回路４９は、プリアンプル信号や、制
御回路から指示される宛先信号５０に、ワード組立回路
で組立てられたＡＣＫ信号をつけて、送１ご信号５１と
してモデムへ送シ出ず。一方、制御回路から送信要求５
２を送出タイミング制御回路４７に送り適当なタイミン
グで送信可信号５３を制御回路に返すことにより、網Ｂ
からバッファ・メモリに記憶された信号は網Ａへの送出
信号５４となってワード組立回路４８にとシ込まれ、ブ
ロックに分けられ、誤り検出のためのチェックピットを
つけられ、伝送手順送出回路２９を通してモデムに送ら
れる。モデムよりの衝突検出信号５５は送出タイミング
制御回路４７と制御回路に与えられ、衝突検出によシ、
送出タイミング制御回路４７は送信信号の送出を止める
とともに、ある時間を過ぎた後、再び送信可信号５３を
出して、再送を開始する。一方、制御回路よりバッファ
・メモリのＡ−バーフロー信号５６が来ると衝突強制信
号発生回路５８がセットされる。衝突強制信号発生回路
５８はセットされるとすぐに送出タイミング制御回路２
７に送信要求を出すとともに衝突強制信号をワード組立
回路４８に送る。衝突強制信号は今、受信している信号
と衝突を起こさせるための信号であり、ランダムパター
ン又は固定パターン等どのような信号でもよい。送出タ
イミング制御回路４７は衝突強制信号発生回路５８より
送信要求を受けるとキャリア・センスイｈ号を受けてい
ても、すぐに送イ１１することをワード組立回路４８お
よび伝送子１１（ｉ送出回路４９に命じる。衝突強制信
号は単に衝突を起こさせることが目的であるので誤り検
出のだめのチェック・ビットもアト【／スもプリアンプ
ルも必要でない（勿論つけてもか１わないが）ので、ワ
ード組Δを回路４８と伝送子＋１！１．ｉ送出回路４９
ｔよイ萌突強制信号発生回路５８より受けた６１ Ｍを
そｃ７）ｔ’５５９ｊ：リモデノ、へ送れば良い。この
時の信号時間図をＦｌ’Ｃ７図に示す。第７図（ａｃｉ
ｄ網Ａ内網端内ａより送られて来た信号でブロック化さ
れている。ブロックｎはｊＥ、 Ｌ ＜受信できて、変
換装置は第７図（ｅ）のようにＡＣＫ信号を返す。ブロ
ック（ｎ−４−Ｊ ）を受けている時に８１￥７図（ｂ
ｌのようにオーバーフローが起きたとする。すると柿１
突強制信号が第７図（Ｃ）のように発生され、衝突が第
７図（ｄ）のようｒ姻きる。端末ａのモデムはこの衝突
を検出して、送信をやめる。従ってブロック（ｎ＋１）
の送信は途中で中止されることＫなるので、第４図のよ
うにオーバーフロー後も無駄な信号を送り続けることは
ない。バックオフの時間後ブ１コック（ｎ＋１）は再送
信される。
より、正常な手順であったことを確かめられ、誤り検出
回路４２に送られる。伝送手順検出回路４１はまたどの
端末から来た信号か等を検出して、その情報４３ｆ：制
御回路に送る。一方誤り検出回路４２で誤りがあったか
と−うかを判定される。信号の１ｎ報信号部分４４はバ
ッファ・メモリに送られる。一方、誤りがあったかどう
かの判定信号５５は制御回路に送るとともに、ＡＣＫ信
月発生回路４６に送られる。誤りが検出されたなら、制
御回路にその旨を教え、バッファ・メモリ内の情報信号
を消去する。一方、誤りが検出されなかったら、その旨
を制御１回路へ教え、バッファ・メモリ内のその情報信
月を記憶しておくとともに、 ＡＣＫ要求回路４６をセ
ットする。ＡＣＫ ｉ水回路がセットされると、Ａ（、
’に要求回路４６より送信要求が送出タイミング制御回
路４７に送られＡＣＫ信号がワード組立回路４８に送ら
れる。送出タイミング制御回路４７がキャリア中センス
信号５７がなくなって送出してもよいと判断すると、そ
の旨を伝送手順送出回路４９とワード組立回路４８に送
り、伝送手順送出回路４９は、プリアンプル信号や、制
御回路から指示される宛先信号５０に、ワード組立回路
で組立てられたＡＣＫ信号をつけて、送１ご信号５１と
してモデムへ送シ出ず。一方、制御回路から送信要求５
２を送出タイミング制御回路４７に送り適当なタイミン
グで送信可信号５３を制御回路に返すことにより、網Ｂ
からバッファ・メモリに記憶された信号は網Ａへの送出
信号５４となってワード組立回路４８にとシ込まれ、ブ
ロックに分けられ、誤り検出のためのチェックピットを
つけられ、伝送手順送出回路２９を通してモデムに送ら
れる。モデムよりの衝突検出信号５５は送出タイミング
制御回路４７と制御回路に与えられ、衝突検出によシ、
送出タイミング制御回路４７は送信信号の送出を止める
とともに、ある時間を過ぎた後、再び送信可信号５３を
出して、再送を開始する。一方、制御回路よりバッファ
・メモリのＡ−バーフロー信号５６が来ると衝突強制信
号発生回路５８がセットされる。衝突強制信号発生回路
５８はセットされるとすぐに送出タイミング制御回路２
７に送信要求を出すとともに衝突強制信号をワード組立
回路４８に送る。衝突強制信号は今、受信している信号
と衝突を起こさせるための信号であり、ランダムパター
ン又は固定パターン等どのような信号でもよい。送出タ
イミング制御回路４７は衝突強制信号発生回路５８より
送信要求を受けるとキャリア・センスイｈ号を受けてい
ても、すぐに送イ１１することをワード組立回路４８お
よび伝送子１１（ｉ送出回路４９に命じる。衝突強制信
号は単に衝突を起こさせることが目的であるので誤り検
出のだめのチェック・ビットもアト【／スもプリアンプ
ルも必要でない（勿論つけてもか１わないが）ので、ワ
ード組Δを回路４８と伝送子＋１！１．ｉ送出回路４９
ｔよイ萌突強制信号発生回路５８より受けた６１ Ｍを
そｃ７）ｔ’５５９ｊ：リモデノ、へ送れば良い。この
時の信号時間図をＦｌ’Ｃ７図に示す。第７図（ａｃｉ
ｄ網Ａ内網端内ａより送られて来た信号でブロック化さ
れている。ブロックｎはｊＥ、 Ｌ ＜受信できて、変
換装置は第７図（ｅ）のようにＡＣＫ信号を返す。ブロ
ック（ｎ−４−Ｊ ）を受けている時に８１￥７図（ｂ
ｌのようにオーバーフローが起きたとする。すると柿１
突強制信号が第７図（Ｃ）のように発生され、衝突が第
７図（ｄ）のようｒ姻きる。端末ａのモデムはこの衝突
を検出して、送信をやめる。従ってブロック（ｎ＋１）
の送信は途中で中止されることＫなるので、第４図のよ
うにオーバーフロー後も無駄な信号を送り続けることは
ない。バックオフの時間後ブ１コック（ｎ＋１）は再送
信される。
なお、変換回路より網Ｂへ送出する場合に限らず、端末
に直接出て行ってもよい。又、この場合は変換回路が端
末に含まれていると言ってもよい。
に直接出て行ってもよい。又、この場合は変換回路が端
末に含まれていると言ってもよい。
又、特許請求の範囲において、記憶手段の所定の容量と
して、全配憶客月を選んでもよいし、前述のよう建全記
憶容量を越えそうなことを検出′するために、この全記
憶容量の９０％という値を、沢んでもよい。又、このと
きに記憶手段に４ｎ １！？が記１．音されていく速度
を用いて検出を行ってもよい。
して、全配憶客月を選んでもよいし、前述のよう建全記
憶容量を越えそうなことを検出′するために、この全記
憶容量の９０％という値を、沢んでもよい。又、このと
きに記憶手段に４ｎ １！？が記１．音されていく速度
を用いて検出を行ってもよい。
第１図は本発明を使用する網ランダムの一例を示す図、
第２図は本発明を説明するための変換装置６の構成例を
示す図、 第３図は従来の変換装置に使用する回路例を示す図、 貴１４図・第５図ｔよ従来例を説明するだめの信号の時
間図１ 、第６図は本発明の一実施例に係る変換装置における回
路を示す図、 第７図は本発明を説明するだめの信号を示す図である。 ５８・・−街突検５＠目す号液生回踏 代理人 弁理士 則 近 勉 佑 （ほか１名ン第１図 ９１Ｌ３１：＞３Ｃ２″ く〜え ｑム第 ２ 図 第８図 へニア“々丈モ１）へ
示す図、 第３図は従来の変換装置に使用する回路例を示す図、 貴１４図・第５図ｔよ従来例を説明するだめの信号の時
間図１ 、第６図は本発明の一実施例に係る変換装置における回
路を示す図、 第７図は本発明を説明するだめの信号を示す図である。 ５８・・−街突検５＠目す号液生回踏 代理人 弁理士 則 近 勉 佑 （ほか１名ン第１図 ９１Ｌ３１：＞３Ｃ２″ く〜え ｑム第 ２ 図 第８図 へニア“々丈モ１）へ
Claims (1)
- （１１ＣＳ ＭＡ／ＣＪ）方式の網Ａ内の第１の装置か
ら発生する信号を他の網を通して又は直接的に第２の装
置に送る変換装置で、前記前記信号を一時的に記憶する
記憶手段と該記憶手段への前記信号の入力が前記記憶手
段の所定の容量を超えることを検出する手段と、この検
出結果により前記第１の装置からの信号に衝突させる信
号を送出する手段を持つことを特徴とした変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11423583A JPS607246A (ja) | 1983-06-27 | 1983-06-27 | 変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11423583A JPS607246A (ja) | 1983-06-27 | 1983-06-27 | 変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607246A true JPS607246A (ja) | 1985-01-16 |
Family
ID=14632636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11423583A Pending JPS607246A (ja) | 1983-06-27 | 1983-06-27 | 変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607246A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125545A (ja) * | 1988-11-02 | 1990-05-14 | Nec Corp | Ｌａｎにおけるデータ受信制御方法 |
| JPH07135509A (ja) * | 1993-11-10 | 1995-05-23 | Nec Corp | Ｌａｎコントローラ |
-
1983
- 1983-06-27 JP JP11423583A patent/JPS607246A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125545A (ja) * | 1988-11-02 | 1990-05-14 | Nec Corp | Ｌａｎにおけるデータ受信制御方法 |
| JPH07135509A (ja) * | 1993-11-10 | 1995-05-23 | Nec Corp | Ｌａｎコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0638600B2 (ja) | ローカルエリアネットワークシステム | |
| JP2700843B2 (ja) | 多重通信制御装置 | |
| JPH02283142A (ja) | リング状ネットワークにおけるメッセージ制御方法 | |
| JPS59188256A (ja) | ル−プ伝送システムの伝送方法 | |
| JPH0380381B2 (ja) | ||
| JPS60501484A (ja) | 通信ネツトワ−ク内での伝送の衝突に続く伝送遅延を減少するための方法及び装置 | |
| US4516204A (en) | Optical passive bus control system | |
| JPS607246A (ja) | 変換装置 | |
| EP0125095A1 (en) | Packet communication system | |
| JPH0564384B2 (ja) | ||
| JPS6245246A (ja) | 通信制御装置 | |
| JP2536656B2 (ja) | 端末インタフェイス装置 | |
| JPS61200733A (ja) | フロ−制御方式 | |
| JP2933039B2 (ja) | 通信用コントローラ | |
| JPH03243038A (ja) | パケット同報通信方式 | |
| JPS59125137A (ja) | デ−タ通信装置 | |
| JPS6018038A (ja) | デ−タ転送方式 | |
| JPS59172859A (ja) | 再送方式 | |
| JPH01105632A (ja) | 同報通信方法 | |
| JPH02192340A (ja) | 多元接続装置 | |
| JPS6188629A (ja) | 伝送路アクセス方法切換方式 | |
| JPH01151848A (ja) | 優先データ転送方式 | |
| JPH01117537A (ja) | データの送受信方式 | |
| JPH01261042A (ja) | ループ伝送路アクセス方式 | |
| JPS60229547A (ja) | バス型通信システムにおけるフロ−制御方式 |