JPS6073680A - 面塗りパタ−ン発生方式 - Google Patents
面塗りパタ−ン発生方式Info
- Publication number
- JPS6073680A JPS6073680A JP58181929A JP18192983A JPS6073680A JP S6073680 A JPS6073680 A JP S6073680A JP 58181929 A JP58181929 A JP 58181929A JP 18192983 A JP18192983 A JP 18192983A JP S6073680 A JPS6073680 A JP S6073680A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- painting
- cyclic shift
- register
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本尭明は面塗りパターン発生方式に係り、特に面塗りパ
ターンの巧みなシフト操作により直線、図形等の面塗り
を行なえるようにした面塗りパターン発生方式に関する
。
ターンの巧みなシフト操作により直線、図形等の面塗り
を行なえるようにした面塗りパターン発生方式に関する
。
（２）技術の背景
グラフィックディスプレイ、プリンタ等でグラフィック
パターンを発生する場合に、そのパターン内を面塗りす
ることが要求されることがある。
パターンを発生する場合に、そのパターン内を面塗りす
ることが要求されることがある。
このような面塗りはグラフィックパターンが単純なもの
であろうと、複雑なものであろうと、その区別なくその
処“理を遂行し得ることが望ましい。
であろうと、複雑なものであろうと、その区別なくその
処“理を遂行し得ることが望ましい。
しかしながら、従来の面塗り処理手段による制約から上
述のような要望を十分に満たし得そいないこと、から、
上記要望に応え得る技術手段の開発が一請されている。
述のような要望を十分に満たし得そいないこと、から、
上記要望に応え得る技術手段の開発が一請されている。
（ハ）従来技術と問題点
従来の面塗り処理手段はカウンタを用いて面塗り処理を
行なっているが、この技法では限られたパターンの面塗
りしか遂行出来ないばかりでなく、その処理に時間を要
する等、改善しなければならない点が残されたままにあ
る。
行なっているが、この技法では限られたパターンの面塗
りしか遂行出来ないばかりでなく、その処理に時間を要
する等、改善しなければならない点が残されたままにあ
る。
（１）発明の目的
本発明は上述したような従来方式の有する欠点に鑑みて
創案されたもので、その目的は単純なパターンの面塗り
は云うに及ばず、複雑なパターンの面塗りも比較的短時
間のうちに遂行し得る面塗りパターン発生方式を提供す
ることにある。
創案されたもので、その目的は単純なパターンの面塗り
は云うに及ばず、複雑なパターンの面塗りも比較的短時
間のうちに遂行し得る面塗りパターン発生方式を提供す
ることにある。
（ト）発明の構成
そして、この目的達成のため、本発明方式はビットマツ
プメモリに面塗りパターンを発生させる方式において、
セットされた面塗りパターンをシフトさせ得るサイクリ
ックシフトレジスタと、面塗り開始アドレスのうちの下
位アドレス部分に応じ１て決まる値だけ上記面塗りパタ
ーンの全部又は−ｍをシフトさせて上記サイクリックシ
フトレジスタにセットすやパターンセント手段とを備え
、上記セット毎に上記サイクリックシフトレジスタに面
塗りされんとする破面塗すパターンビット数だけのシフ
ト動作を生じさせ、そのサイクリックシフトレジスタか
らシフトアウトされるビットを上記面塗り開始アドレス
から順次に上記ビットマツプメモリに書き込んでそこに
面塗りパターンを発生させるようにしたものである。
プメモリに面塗りパターンを発生させる方式において、
セットされた面塗りパターンをシフトさせ得るサイクリ
ックシフトレジスタと、面塗り開始アドレスのうちの下
位アドレス部分に応じ１て決まる値だけ上記面塗りパタ
ーンの全部又は−ｍをシフトさせて上記サイクリックシ
フトレジスタにセットすやパターンセント手段とを備え
、上記セット毎に上記サイクリックシフトレジスタに面
塗りされんとする破面塗すパターンビット数だけのシフ
ト動作を生じさせ、そのサイクリックシフトレジスタか
らシフトアウトされるビットを上記面塗り開始アドレス
から順次に上記ビットマツプメモリに書き込んでそこに
面塗りパターンを発生させるようにしたものである。
（つ発明の実施例
以下、添付図面を参照しながら本発明の詳細な説明する
。
。
第１図は本発明の一実施例を示す。この実施例はグラフ
ィックディスプレイ装置を例とする場合である。この図
において、ｌはマイクロプロセッサユニット（ＭＰＵ）
で、これにはバス２が接続され、そのバス２にインター
フェース３、メモリ、、、４、面塗りパターン発生器、
５、及びＣＲＴコントローラ（ＣＲＴＣ，） ６カで接
続さ些ている。インターフェース３はグラツブ下！を一
生する図示しない計算機をバス２に接続するためψもの
である。
ィックディスプレイ装置を例とする場合である。この図
において、ｌはマイクロプロセッサユニット（ＭＰＵ）
で、これにはバス２が接続され、そのバス２にインター
フェース３、メモリ、、、４、面塗りパターン発生器、
５、及びＣＲＴコントローラ（ＣＲＴＣ，） ６カで接
続さ些ている。インターフェース３はグラツブ下！を一
生する図示しない計算機をバス２に接続するためψもの
である。
面塗リパターン発生器５の出力はＣＲＴＣ６の制御の下
にある賢ット、マンプメモリ７へ接続され、メモリ７の
出力はＣＲＴＣ６の制御の下にあるビデオコントローラ
（ＶＣ）８を経て陰極線管表示装置（ＣＲＴ）９へ接続
される。
にある賢ット、マンプメモリ７へ接続され、メモリ７の
出力はＣＲＴＣ６の制御の下にあるビデオコントローラ
（ＶＣ）８を経て陰極線管表示装置（ＣＲＴ）９へ接続
される。
面塗りパターン発生器５は第２図に示すように、バス２
に接続されるΔＸレジスタ１０１ΔＹ、レジスタ１１、
ＸＹアドレスレジスタ１２及びサイクリックシフトレジ
スタ（ＤＲ）１３、△Ｘレジスタ１０及び△Ｙレジスタ
１１へ接続されてＸＹアドレスレジスタ１２及びサイク
リックシフトレジスタ１３の更新動、作を生じさせる描
画回路１４から成り、ＸＹアドレスレジスタ１２の出力
はビットマツプメモリ７のＸＹアドレッシング部へ接続
され、サイクリックシフトレジスタ１３の０位置出力が
ビットマツプメモリ７の書き込み入力へ接続されて構成
されており、そのサイクリックシフトレジスタ１３ヘセ
ツトされる面塗りパターンのセットの仕方に本発明の特
徴部分がある。即ち、それはセット後の破面塗りパター
ンビット数のシフト動作で面塗りパターンの所定のビッ
トが上記サイクリックシフトレジスタ１３からシフトア
ウトされるように面塗り開始アドレスのうちの、基本面
塗りパターンをアクセスし得る下位アドレス部分に応じ
て決まる値だけ基本面塗りパターンをシフトさせてサイ
クリックシフトレジスタ１３にセットすることである。
に接続されるΔＸレジスタ１０１ΔＹ、レジスタ１１、
ＸＹアドレスレジスタ１２及びサイクリックシフトレジ
スタ（ＤＲ）１３、△Ｘレジスタ１０及び△Ｙレジスタ
１１へ接続されてＸＹアドレスレジスタ１２及びサイク
リックシフトレジスタ１３の更新動、作を生じさせる描
画回路１４から成り、ＸＹアドレスレジスタ１２の出力
はビットマツプメモリ７のＸＹアドレッシング部へ接続
され、サイクリックシフトレジスタ１３の０位置出力が
ビットマツプメモリ７の書き込み入力へ接続されて構成
されており、そのサイクリックシフトレジスタ１３ヘセ
ツトされる面塗りパターンのセットの仕方に本発明の特
徴部分がある。即ち、それはセット後の破面塗りパター
ンビット数のシフト動作で面塗りパターンの所定のビッ
トが上記サイクリックシフトレジスタ１３からシフトア
ウトされるように面塗り開始アドレスのうちの、基本面
塗りパターンをアクセスし得る下位アドレス部分に応じ
て決まる値だけ基本面塗りパターンをシフトさせてサイ
クリックシフトレジスタ１３にセットすることである。
次に、上述のような特徴を備えた上述構成装置の動作を
説明する。
説明する。
先ず、第１図構成装置全体の概略動作を説明すると、計
算機から送られて来たグラフデータはＭＰＵＩの制御の
下にインターフェース３、バス２を経て一旦メモリ４に
記憶される。然る後に、ＭＰＵＩの制御の下に記憶され
たデータはバス２を経て面塗りパターン発生器５へ供給
され、そこにおいてドツトパターン化されてビットマッ
プメモ＋７７にドツト展開される。ビットマツプメモリ
の容量は例えば５１２ｘ５１２ドツトであり、その各ド
ツトはＣＲＴ９の１ドツトと１対１の対応を有する。
算機から送られて来たグラフデータはＭＰＵＩの制御の
下にインターフェース３、バス２を経て一旦メモリ４に
記憶される。然る後に、ＭＰＵＩの制御の下に記憶され
たデータはバス２を経て面塗りパターン発生器５へ供給
され、そこにおいてドツトパターン化されてビットマッ
プメモ＋７７にドツト展開される。ビットマツプメモリ
の容量は例えば５１２ｘ５１２ドツトであり、その各ド
ツトはＣＲＴ９の１ドツトと１対１の対応を有する。
ビットマツプメモリ７にドツト展開されて発生された面
塗りパターンはＣＲＴＣ６の制御の下にＣＲＴ９の表示
に同期して１ビツトずつ読み出され、ＶＣ８を通してＣ
ＲＴ９に表示される。
塗りパターンはＣＲＴＣ６の制御の下にＣＲＴ９の表示
に同期して１ビツトずつ読み出され、ＶＣ８を通してＣ
ＲＴ９に表示される。
次に、上述のようにビットマツプメモリ７ヘドツト展開
されて発生される面塗りパターンの発生過程を説明する
。
されて発生される面塗りパターンの発生過程を説明する
。
説明の都合上、上述のような５１２Ｘ５１２ドツトのビ
ットマツプメモリに対し、第３図に示されるような１６
Ｘ１６ドソトの基本面塗りパターン（これは１つの例で
ある。）を繰り返し用いて第４図の破面塗り域Ａを面塗
りし、その面塗りパターンをビットマツプメモリ７に発
生させる場合について説明する。
ットマツプメモリに対し、第３図に示されるような１６
Ｘ１６ドソトの基本面塗りパターン（これは１つの例で
ある。）を繰り返し用いて第４図の破面塗り域Ａを面塗
りし、その面塗りパターンをビットマツプメモリ７に発
生させる場合について説明する。
その−例として、破面塗り域Ａを第３図に示すような基
本面塗りパターンＳｉｊ内の太線内側の面塗りパターン
部分で面塗りする場合を例にとる。
本面塗りパターンＳｉｊ内の太線内側の面塗りパターン
部分で面塗りする場合を例にとる。
又、上述の基本面塗りパターンはメモリ４に記憶済みで
あるとする。
あるとする。
ＭＰＬＪＩの制御の下に、面塗り開始アドレス即ち基本
面塗りパターンＳｉｊが面塗りされるべき領域の左上隅
からその第１行であって９ビツト目のアドレスがＸＹア
ドレスレジスタ１２に書き込まれ、且つ△Ｘレジスタ１
０にも又△Ｙレジスタ１１にも零が書き込まれると共に
、ＤＲ１３には、第３図の基本面塗りパターンの第１行
■のデータが８ビツトだけ左ヘシフトしてＤＲ１３にセ
ットされ、そのＤＲ１３のＯビット位置（最左端ビット
位置）のビットがＤＲ１３から出力され、そのビットが
ＸＹアドレスレジスタ１２の面塗り開始アドレスで指定
されるビットマツプメモリ７の記憶位置、即ち第３図で
云えば基本面塗りパターンＳｉｊの第１行の左から数え
て９ビツト目に書き込まれる。
面塗りパターンＳｉｊが面塗りされるべき領域の左上隅
からその第１行であって９ビツト目のアドレスがＸＹア
ドレスレジスタ１２に書き込まれ、且つ△Ｘレジスタ１
０にも又△Ｙレジスタ１１にも零が書き込まれると共に
、ＤＲ１３には、第３図の基本面塗りパターンの第１行
■のデータが８ビツトだけ左ヘシフトしてＤＲ１３にセ
ットされ、そのＤＲ１３のＯビット位置（最左端ビット
位置）のビットがＤＲ１３から出力され、そのビットが
ＸＹアドレスレジスタ１２の面塗り開始アドレスで指定
されるビットマツプメモリ７の記憶位置、即ち第３図で
云えば基本面塗りパターンＳｉｊの第１行の左から数え
て９ビツト目に書き込まれる。
基本面塗りパターンＳｉｊの第２行の面塗りも、△Ｘレ
ジスタ１０に２がセットされ、そして、基本面塗リパタ
ーンの第２行が７ビツト左シフトさされてＤＲ１３にセ
ットされた後、描画回路１４によりＤＲ１３の更新を２
回生じさせ、且つＸＹレジスタ１２のＸアドレス部の更
新を２回生じさせて、ＤＲ１３の３ビツトつまり基本面
塗りパターン第２行の３ビツトを面塗り開始アドレスか
ら順次にビットマツプメモリ７に書き込んで上述基本面
塗りパターンＳｉｊの第２行の面塗りを行なう。
ジスタ１０に２がセットされ、そして、基本面塗リパタ
ーンの第２行が７ビツト左シフトさされてＤＲ１３にセ
ットされた後、描画回路１４によりＤＲ１３の更新を２
回生じさせ、且つＸＹレジスタ１２のＸアドレス部の更
新を２回生じさせて、ＤＲ１３の３ビツトつまり基本面
塗りパターン第２行の３ビツトを面塗り開始アドレスか
ら順次にビットマツプメモリ７に書き込んで上述基本面
塗りパターンＳｉｊの第２行の面塗りを行なう。
以下、同様にして基本面塗りパターンＳｉｊの各行の面
塗りを行なう。
塗りを行なう。
そして、第４図の基本面塗りパターンｓｔ４．。
Ｊ−１：５１４１・ Ｊ ；Ｓ＋＋ １１ ｊ＋ ＊
；Ｓｔ＋２＋ Ｊ−ｔ ；ＳＩ＋ａ、Ｊ−ｉ’ｓｉ＋２
＋ Ｊ÷、１に対しても、Ｓｉｊと同様の面塗り処理を
行なうことにより、破面塗り域Ａの面塗りを完了する。
；Ｓｔ＋２＋ Ｊ−ｔ ；ＳＩ＋ａ、Ｊ−ｉ’ｓｉ＋２
＋ Ｊ÷、１に対しても、Ｓｉｊと同様の面塗り処理を
行なうことにより、破面塗り域Ａの面塗りを完了する。
次に、第５図の面塗りパターンを用いて第６図のような
斜線の面塗りを行なう場合について説明する。
斜線の面塗りを行なう場合について説明する。
第５図の面塗りパターンで第７図のような面塗りパター
ンを発生させるには、第５ＦｇＪの面塗りパターンを面
塗り開始アドレスのＸ、Ｙアドレス値間の予め決められ
た関係、即ち斜線がＸ軸に対して右上から左下へ４５度
をなす場合には（Ｘ−Ｙ）の下位４ビット分だけ第５図
の面塗りパターンを左へサイクリックシフトしてＤＲ１
３にセットして上記と同様の処理をすればよい。
ンを発生させるには、第５ＦｇＪの面塗りパターンを面
塗り開始アドレスのＸ、Ｙアドレス値間の予め決められ
た関係、即ち斜線がＸ軸に対して右上から左下へ４５度
をなす場合には（Ｘ−Ｙ）の下位４ビット分だけ第５図
の面塗りパターンを左へサイクリックシフトしてＤＲ１
３にセットして上記と同様の処理をすればよい。
これを具体的に説明すると、第７図における行■の面塗
り開始アドレスはＸ＝４．Ｙ＝１１であるから、（Ｘ−
Ｙ）＝７で、下位４ビツトは“１００１”となるから、
第５図の面塗りパターンを左へ９ビツトだけサイクリッ
クシフトさせてＤＲ１３にセットしてＤＲ１３にシフト
を生じさせながら、セントされた先頭より１０ビツトだ
けビットマツプメモリ７の第７図に示すような面塗り域
に書き込む。
り開始アドレスはＸ＝４．Ｙ＝１１であるから、（Ｘ−
Ｙ）＝７で、下位４ビツトは“１００１”となるから、
第５図の面塗りパターンを左へ９ビツトだけサイクリッ
クシフトさせてＤＲ１３にセットしてＤＲ１３にシフト
を生じさせながら、セントされた先頭より１０ビツトだ
けビットマツプメモリ７の第７図に示すような面塗り域
に書き込む。
次いで、その面塗り域の第２行の面塗りを行なうのであ
るが、この場合には面塗り開始アドレスのＸは４であり
、Ｙは１０であるから、（Ｘ−Ｙ）−一６となり、下位
４ビツトは“１０１０”となるから、第５図中面塗りパ
ターンを左へ１０ビツトだけサイクリックシフトさせて
ＤＲ１３にセットして上述と同様の処理を行なう。
るが、この場合には面塗り開始アドレスのＸは４であり
、Ｙは１０であるから、（Ｘ−Ｙ）−一６となり、下位
４ビツトは“１０１０”となるから、第５図中面塗りパ
ターンを左へ１０ビツトだけサイクリックシフトさせて
ＤＲ１３にセットして上述と同様の処理を行なう。
上述のような処理を各行毎に生じさせて第７図に示すよ
うな斜線の面塗りを面塗り域に行なう。
うな斜線の面塗りを面塗り域に行なう。
第７図に示す面塗りはＸ軸に対して右上から左下への４
５度の斜線によるものであったが、（Ｘ−Ｙ）を（Ｘ
−ａ Ｙ）とし、Ｑ＜ａ＜１とすることにより面塗りさ
れた斜線の勾配を４５度より急勾配にすることが出来る
一方、ａｌｌとすることにより４５度より緩勾配にする
ことも出来る。又、（Ｘ−Ｙ）を（Ｘ ＋ ａ Ｙ）と
することにより、斜線の傾きを左上から右下へ向かうよ
うにすることも出来る。
５度の斜線によるものであったが、（Ｘ−Ｙ）を（Ｘ
−ａ Ｙ）とし、Ｑ＜ａ＜１とすることにより面塗りさ
れた斜線の勾配を４５度より急勾配にすることが出来る
一方、ａｌｌとすることにより４５度より緩勾配にする
ことも出来る。又、（Ｘ−Ｙ）を（Ｘ ＋ ａ Ｙ）と
することにより、斜線の傾きを左上から右下へ向かうよ
うにすることも出来る。
（ト）発明の効果
以上述べたように、本発明によれば、
■破面塗すパターンによる制約を受けることなく、その
面塗りを行なうことが出来る、■面塗りに要する時間を
短縮することが出来る、■これら効果を比較的に簡単な
回路で享受出来１す る、等の効果が得られる。
面塗りを行なうことが出来る、■面塗りに要する時間を
短縮することが出来る、■これら効果を比較的に簡単な
回路で享受出来１す る、等の効果が得られる。
第１図は本発明の一実施例を示す図、第２図は第１図中
の面塗りパターン発生器の詳細図、第３図は面塗りパタ
ーンの一例を示す図、第４図は第３図等の基本面塗りパ
ターンで面塗りされる破面塗すパターンを示す図、第５
図は斜線の面塗りに用いられる面塗りパターンの一例を
示す図、第６図は斜線で面塗りしたパターンを示す図、
第７図は第５図面塗りパターンで面塗りした面塗りパタ
ーンを示す図である。 図中、ｌはマイクロプロセッサユニット、１０は△Ｘレ
ジスタ、１１はΔＹレジスタ、１２はＸＹアドレスレジ
スタ、１３はサイクリックシフトレジスタ、１４は描画
回路、７はビットマツプレジスタである。 特許出願人 富士通株式会社 代理人 弁 理 士 検問 宏四部 ２ 第３図 第４図 第６図 第５図 第７図 ■ １： ：： ０ ｌ −
の面塗りパターン発生器の詳細図、第３図は面塗りパタ
ーンの一例を示す図、第４図は第３図等の基本面塗りパ
ターンで面塗りされる破面塗すパターンを示す図、第５
図は斜線の面塗りに用いられる面塗りパターンの一例を
示す図、第６図は斜線で面塗りしたパターンを示す図、
第７図は第５図面塗りパターンで面塗りした面塗りパタ
ーンを示す図である。 図中、ｌはマイクロプロセッサユニット、１０は△Ｘレ
ジスタ、１１はΔＹレジスタ、１２はＸＹアドレスレジ
スタ、１３はサイクリックシフトレジスタ、１４は描画
回路、７はビットマツプレジスタである。 特許出願人 富士通株式会社 代理人 弁 理 士 検問 宏四部 ２ 第３図 第４図 第６図 第５図 第７図 ■ １： ：： ０ ｌ −
Claims (3)
- （１） ビットマツプメモリに面塗りパターンを発生さ
せる方式において、セットされた面塗りパターンをシフ
トさせ得るサイクリ少々シフトレジスタと、面塗り開始
アドレスのうちの下位アドレス部分に応じて決まる値だ
け上記面塗りパターンの全部又は一部をシフトさせて上
記サイクリックシフトレジスタにセットするパターンセ
ット手段とを備え、上記セット毎に上記サイクリックシ
フトレジスタに面塗りされんとする被面塗すパターンビ
ット数だけのシフト動作を生じさせ、そのサイクリック
シフトレジスタからシフトアウトされるビットを上記面
塗り開始アドレスから順次に上記ビットマツプメモリに
書き込んでそこに面塗りパターンを発生させることを特
徴とする面塗りパターン発生方式。 - （２） 上記値は面塗り開始アドレスのうちのＸ座標下
位アドレス部分であることを特徴とする特許請求の範囲
第１項記載の面塗りパターン発生方式。 - （３） 上記値は上記面塗り開始アドレスのうちのＸ及
びＹ座□標の下位アドレス間の予め決められた関数関係
からめられた値であることを特徴とする特許請□求の範
囲第１項記載の面塗りパターン発生方式、 ゛
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181929A JPS6073680A (ja) | 1983-09-30 | 1983-09-30 | 面塗りパタ−ン発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181929A JPS6073680A (ja) | 1983-09-30 | 1983-09-30 | 面塗りパタ−ン発生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6073680A true JPS6073680A (ja) | 1985-04-25 |
| JPH056198B2 JPH056198B2 (ja) | 1993-01-26 |
Family
ID=16109363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181929A Granted JPS6073680A (ja) | 1983-09-30 | 1983-09-30 | 面塗りパタ−ン発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6073680A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4918534A (ja) * | 1972-06-14 | 1974-02-19 | ||
| JPS4918535A (ja) * | 1972-06-14 | 1974-02-19 |
-
1983
- 1983-09-30 JP JP58181929A patent/JPS6073680A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4918534A (ja) * | 1972-06-14 | 1974-02-19 | ||
| JPS4918535A (ja) * | 1972-06-14 | 1974-02-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH056198B2 (ja) | 1993-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751930A (en) | Graphic processing system | |
| EP0149188A2 (en) | Display control system | |
| JPS6073680A (ja) | 面塗りパタ−ン発生方式 | |
| EP0357076B1 (en) | Inclined rectangular pattern generating system | |
| JPS6155677B2 (ja) | ||
| JPH0544063B2 (ja) | ||
| JPS6042790A (ja) | 面塗りパタ−ン発生方式 | |
| JPS642953B2 (ja) | ||
| JPH0112309Y2 (ja) | ||
| JPH0315193B2 (ja) | ||
| JPS62204389A (ja) | 任意多角形によるクリツピング・シ−ルデイング方法 | |
| JPS59143194A (ja) | 画像表示装置 | |
| JP2621410B2 (ja) | 情報処理装置 | |
| JP3085299B2 (ja) | 情報処理システム | |
| JPH0553755A (ja) | 画像処理装置のビツトマツプメモリへの書き込み方法及び装置 | |
| JPH01189753A (ja) | データ通信方法 | |
| JPS6155689A (ja) | 画像メモリ書込読出制御装置 | |
| JPH05205070A (ja) | 図形描画方法 | |
| JPH0378794A (ja) | アウトラインフォント処理装置 | |
| JPH0581182A (ja) | Ｌｓｉのインターフエース方式 | |
| JPH0335675B2 (ja) | ||
| JPH10334251A (ja) | 高速描画装置 | |
| JPH05290175A (ja) | 画像描画装置 | |
| JPS5981691A (ja) | 塗りつぶし処理方式 | |
| JPS60245085A (ja) | 塗潰し処理方式 |