JPH10334251A - 高速描画装置 - Google Patents

Abstract

(57)【要約】 【課題】 グラフィック画面の描画を高速化する。 【解決手段】 中央演算処理装置と画像メモリとを有
し、画像メモリに記憶した画素データを読み出して表示
器に画像を描画する画像描画装置において、中央演算処
理装置と画像メモリとの間に画素データ生成手段を設
け、中央演算処理装置はこの画素データ生成装置に画素
データの一部を与えることにより、画素データ生成手段
は不足の画素データを生成し、この不足の画素データと
中央演算処理装置から送られて来た画素データを画素メ
モリに書き込む動作を繰り返し画像を高速に描画する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は例えばＣＡＤ等と
呼ばれる自動製図装置の分野或いはコンピュータグラフ
ィック等の分野に用いて好適な高速描画装置に関する。

【０００２】

【従来の技術】図３を用いて従来の描画装置について説
明する。図中１０は描画装置本体、２０は表示器（陰極
線型表示器、液晶型表示器の何れでもよい）を示す。描
画装置本体１０は一般にコンピュータで構成される。コ
ンピュータの概略の構成を図示すると、中央演算処理装
置１１と、読出専用メモリ１２と、書替え可能なメモリ
１３と、入力ポート１４，出力ポート１５とによって構
成される。

【０００３】コンピュータを描画装置として機能させる
ために、ここではＸ−Ｙアドレス発生器１６と画像メモ
リ１７を設けた例を示す。画像メモリ１７は表示器２０
の表示画面上の全ての画素に対応する記憶アドレスを有
し、Ｘ−Ｙアドレス発生器１６が発生するＸ−Ｙアドレ
ス信号に従って任意のアドレスに任意の色と輝度を持つ
画素データを書き込むことができる。

【０００４】画像メモリ１７に書き込まれた画素データ
は読み出されて表示器２０に転送され、表示器２０に画
像メモリ１７に記憶された画素データが画像として表示
される。ここで、画像を入力する一例を説明する。図３
に示す例では表示器２０の画面上の点Ｐ１とＰ２の間に
線Ｌを描く例を示す。入力ポート１４には、例えばマウ
スと呼ばれる入力手段３０が接続される。入力手段３０
を操作して表示器２０にカーソルＫを表示させる。カー
ソルＫの位置は中央演算処理装置１１がＸ−Ｙアドレス
発生器１６が発生するＸ−Ｙアドレスに従って管理す
る。つまり、カーソルＫを位置Ｐ１に合わせ、クリック
操作（マウスに付されているスイッチを操作すること）
して、その位置Ｐ１のＸ−Ｙアドレスを中央演算処理装
置１１に読み込ませる。

【０００５】カーソルＫを位置Ｐ２に移動させ、再びク
リック操作し、位置Ｐ２のＸ−Ｙアドレスを中央演算処
理装置１１に読み込ませる。中央演算処理装置１１は位
置Ｐ１とＰ２を結ぶ線上に対応する画像メモリ１７のア
ドレスを算出し、そのアドレスに指定された色と輝度を
持つ画素データを順次書き込む。

【０００６】図４は画像メモリ１７の各アドレスに画素
データを書き込む様子を示す。Ａ１，Ａ２，Ａ３…は画
素データを書き込むべきアドレス、またＷは描くべき線
Ｌの線の幅（オペレータが予め設定する）に対応するパ
ラメータを示す。中央演算処理装置１１は位置Ｐ１とＰ
２のＸ−Ｙアドレスを読み込むことにより、このＸ−Ｙ
アドレスを結ぶ線上のアドレス、例えばＡ１，Ａ４，Ａ
７，Ａ１０…を算出する。これと共にオペレータが予め
設定した線の幅Ｗに従ってＡ１に対してはＡ２，Ａ３を
付加し、Ａ４に対してはＡ５，Ａ６を付加して各アドレ
スに画素データを書き込む。

【０００７】

【発明が解決しようとする課題】従来は画像メモリ１７
の各アドレスＡ１，Ａ２，Ａ３…に画素データを書き込
む動作を全て中央演算処理装置１１が介在して実行して
いる。このため中央演算処理装置１１は、例えば画像上
の位置Ｐ１とＰ２を結ぶ線上に対応するアドレスを算出
する等の演算処理の他に、画像メモリ１７の各アドレス
に対する画素データの書込み処理も実行しなくてはなら
ないため処理量が多く、処理速度の速いプロセッサ（中
央演算処理装置）を用いたとしてもグラフィック画面上
の描画速度には限界が生じ、高速化が達せられない要因
の一つになっている。

【０００８】この発明の目的は中央演算処理装置の画像
メモリへの書込み処理に要する処理量を少なくし、これ
によって高速描画を可能とした高速描画装置を提供しよ
うとするものである。

【０００９】

【課題を解決するための手段】この発明では中央演算処
理装置と画像メモリとの間に画素データ生成手段を介挿
し、中央演算処理装置はこの画素データ生成手段に所定
個（バッファメモリの容量で決まる数）の初期アドレス
（図４に示す例えばＡ１，Ａ４，Ａ７，１０…に相当す
る）と、線幅データ及び色データ、輝度データを与え
る。画素データ生成手段は各初期アドレスに続く線幅に
必要なアドレス（Ａ１に対してはＡ２，Ａ３に相当）を
算出し、この各アドレスに書き込むべき画素データを生
成し、この画素データを画像メモリに書き込む。

【００１０】画素データ生成手段が画素データを生成
し、画像メモリに書き込んでいる間、中央演算処理装置
１１は他の処理を実行することができる。画素データ生
成手段が画像メモリに画素データを書込み、バッファメ
モリが空になると、再び中央演算処理装置はバッファの
容量で決まる数の初期アドレスと、色データ、輝度デー
タを画素データ生成手段に転送し、画素データを生成さ
せる。これと共に、その画素データを画像メモリに書き
込む動作を繰り返し実行する。

【００１１】従って、この発明よれば中央演算処理装置
は初期アドレスと、この初期アドレスに記憶させる画素
データを画素データ生成手段に送り込めばよい。画素デ
ータ生成手段が画像メモリに画素データを書き込んでい
る最中、中央演算処理装置１１は他の仕事、例えば画像
の描画に必要な他の仕事を実行することができる。この
結果、画像の表示速度を高速化できる利点が得られる。

【００１２】

【発明の実施の形態】図１にこの発明による高速描画装
置の概略の構成を示す。この発明の特徴とする構成は、
中央演算処理装置１１と画像メモリ１７との間に画素デ
ータ生成手段１８を設けた点である。この画素データ生
成手段１８は中央演算処理装置１１から送られて来る初
期アドレスと、線幅データに従って初期アドレスに続
く、線幅を与えるアドレスを算出する。中央演算処理装
置１１から送られて来る初期アドレスとは図４に示した
Ａ１，Ａ４，Ａ７，Ａ１０…またはＡ２，Ａ５，Ａ８，
Ａ１１…またはＡ３，Ａ６，Ａ９，Ａ１２…の何れかの
並びを指す。このアドレスの並びは図１に示した位置Ｐ
１とＰ２を結ぶ線Ｌを描く場合に、位置Ｐ１とＰ２が与
えられることにより中央演算処理装置１１が算出する。

【００１３】ここではアドレスＡ１，Ａ４，Ａ７，Ａ１
０…の並びを初期アドレスとして説明する。各初期アド
レスＡ１，Ａ４，Ａ７，Ａ１０…が与えられることによ
り、画素データ生成手段１８は初期アドレスＡ１，Ａ
４，Ａ７，Ａ１０…に続く線幅Ｗ（図４参照）に合致す
るアドレスを算出する。線幅として、例えば図４に示し
たように３画素分の線幅Ｗが与えられると、画素データ
生成手段１８は初期アドレスＡ１からその真上のアドレ
スＡ２とＡ３を算出する。また初期アドレスＡ４に関し
てはＡ５とＡ６を、更に初期アドレスＡ７に関してはＡ
８とＡ９を、初期アドレスＡ１０に関してはＡ１１とＡ
１２をそれぞれ算出する。なお、初期アドレスとして線
幅方向の中心に相当するアドレスを初期アドレスとして
採った場合には、その中心になる初期アドレスの上下の
アドレスＡ１とＡ３またはＡ４とＡ６，Ａ７とＡ９…を
算出する。

【００１４】初期アドレスＡ１に続くアドレスＡ２，Ａ
３を算出すると、画素データ生成手段１８は画素メモリ
１７の指定されたアドレスに色データと輝度データとか
ら成る画素データを書き込む。画素データ生成手段１８
は中央演算処理装置１１から送られて来た初期アドレス
に関して線幅を与えるアドレスを算出する動作と、その
算出したアドレスに画素データを書き込む動作を繰り返
す。

【００１５】図２は画素データ生成手段１８の内部構成
の一例を示す。図中ＢＦはバッファメモリを示す。この
バッファメモリＢＦに中央演算処理装置１１から描画す
べき例えば線Ｌの画素の配列を与える初期アドレスと、
描画すべき線Ｌに付す色と輝度データを送り込む。バッ
ファメモリＢＦとしては、例えばＦＩＦＯ等と呼ばれる
シフトレジスタ型式のバッファメモリを用いることがで
きる。ＦＩＦＯ型式のバッファメモリによれば、書き込
んだ順番に従って読出が実行される。バッファメモリＢ
Ｆが満杯になると、中央演算処理装置１１はその状態を
検出し、データの発送を一時中断する。バッファメモリ
ＢＦの容量としては一度に例えば初期アドレスを２５６
アドレス分と、それに付加する色データと輝度データと
を受け取る容量を持たせることができる。

【００１６】バッファメモリＢＦに送り込まれた初期ア
ドレスはシーケンスコントローラＳＱに転送され、シー
ケンスコントローラＳＱにおいて初期アドレスに隣接す
る線幅Ｗを与えるアドレスを算出する。シーケンスコン
トローラＳＱにおいて算出した線幅を与えるアドレスは
初期アドレスと共に、画像メモリ１７に送り込まれ、画
像メモリ１７をアクセスする。

【００１７】ＩＴは輝度データ生成器を示す。この輝度
データ生成器ＩＴはシーケンスコントローラＳＱからの
初期アドレスと共に、これに続く線幅を与えるアドレス
の生成タイミングと、バッファメモリＢＦから各初期ア
ドレスに付加された色データと輝度データの中から輝度
データを取込み、初期アドレスと、これに続く線幅を与
えるアドレスの各タイミングごとに輝度データを生成す
る。この輝度データとしては、例えば線幅方向の中央の
画素に最高輝度を与える重み付けを付加することができ
る。

【００１８】ＣＯＬは色データ生成器を示す。この色デ
ータ生成器ＣＯＬはシーケンスコントローラＳＱから初
期アドレスと、これに続く線幅を規定するアドレスの発
生タイミングを取り込むと共に、各アドレスの発生タイ
ミングごとにバッファメモリＢＦから初期アドレスに付
されて送り込まれるている色データを取り込む。従っ
て、この色データ生成器ＣＯＬでも初期アドレスの発生
タイミング及びこの初期アドレス発生タイミングと、こ
れに続く線幅を与えるアドレスの発生タイミングごとに
色データを生成し出力する。

【００１９】輝度データ生成器ＩＴ及び色データ生成器
ＣＯＬは画像データ生成器ＶＲＤに輝度データと、色デ
ータとを入力し、各アドレスの発生タイミングごとに画
素データを生成する。この画素データを画像メモリ１７
のデータ入力端子に与え、シーケンスコントローラＳＱ
から与えられるアドレス信号に従って画像メモリ１７に
書き込む。

【００２０】なお、この実施例では画像メモリ１７に画
素データを書き込む際に、シーケンスコントローラＳＱ
はその書き込むアドレスの記憶（画像メモリ１７の記
憶）を一旦読み出し、その読み出した画素データＡＶＭ
と、これから書込みしようとしている画素データＡＶＮ
とを比較し、これから書込みしようとしている画素デー
タＡＶＮが記憶されている画像データＡＶＭより輝度が
明るい場合にだけ書込みを許すように構成した場合を示
す。このように構成することにより、元の画面に次の画
面を重ね描きすることができる。

【００２１】

【発明の効果】以上説明したように、この発明によれば
画素データ生成手段１８を設けたことにより、この画素
データ生成手段１８は中央演算処理装置１１に代わって
画像メモリ１７への画素データの書込み動作を実行する
から、中央演算処理装置１１は画像メモリ１７への書込
みに係わる処理を実行しなくて済むことになる。その分
他のグラフィックに係わる処理を実行できるから全体と
して画像表示動作を高速化できる利点が得られる。

【図面の簡単な説明】

【図１】この発明の概要を説明するためのブロック図。

【図２】この発明の要部となる画素データ生成手段の内
部構成の一例を説明するためのブロック図。

【図３】従来の技術を説明するためのブロック図。

【図４】従来の図形入力の方法を説明するための図。

【符号の説明】

１０ 描画装置本体 １１ 中央演算処理装置 １２ 読出専用メモリ １３ 書替え可能なメモリ １４ 入力ポート １５ 出力ポート １６ Ｘ−Ｙアドレス発生器 １７ 画像メモリ １８ 画素データ生成手段 ２０ 表示器 ３０ 入力手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】 中央演算処理装置から出力される指示に
   従って画像メモリに画素データを書込み、この画像メモ
   リに記憶した画素データを読み出して表示器に与え、表
   示器に上記画像メモリに記憶した画像を表示させる画像
   描画装置において、 上記中央演算処理装置と上記画像メモリとの間に画素デ
   ータ生成手段を設け、上記中央演算処理装置から上記画
   素データ生成手段に初期アドレスと、線幅データ、輝度
   データ、色データを与え、上記画素データ生成装置は上
   記初期アドレスと線幅データに従って上記初期アドレス
   に隣接し、上記線幅に対応する画素のアドレスを算出
   し、その各アドレスに書き込むべき画素データを上記輝
   度データと色データに従って生成し、この画素データを
   上記画像メモリのアドレスに書き込むことを特徴とする
   画像描画装置。