JPS6073734A - 高速イベント処理装置 - Google Patents
高速イベント処理装置Info
- Publication number
- JPS6073734A JPS6073734A JP58180382A JP18038283A JPS6073734A JP S6073734 A JPS6073734 A JP S6073734A JP 58180382 A JP58180382 A JP 58180382A JP 18038283 A JP18038283 A JP 18038283A JP S6073734 A JPS6073734 A JP S6073734A
- Authority
- JP
- Japan
- Prior art keywords
- event
- information
- simulation
- time
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明はイベント処理装置に関し、特に高速のイベン
ト処理装置に関するものである。
ト処理装置に関するものである。
従来のイベント処理装置におけるソフトウェア論理シミ
ュレーションでは、シミュレーション対象回路の大規模
化に比例して処理しなくてはならないシミュレーション
事象即チイベント数は増大し、イベント処理に要する時
間がソフトウェア・シミュレーション処理時間の大部分
を占めるようになっている。
ュレーションでは、シミュレーション対象回路の大規模
化に比例して処理しなくてはならないシミュレーション
事象即チイベント数は増大し、イベント処理に要する時
間がソフトウェア・シミュレーション処理時間の大部分
を占めるようになっている。
第１図は上記のソフトウェア論理シミュレーションのイ
ベント処理手順の概略を示す図である。第１図において
、ステップＳ１で初期設定を行ない、Ｓ２ステツプで現
在時刻のイベントを１つ抽出し、ステップＳ６でそのイ
ベントを演算し、ステップＳ４で将来イベントを該当時
刻に登録する。次にステップＳ５で現在時刻の全イベン
トを処理したかどうかをチェックし、処理が終了してい
ない場合はステップＳ２に戻り。
ベント処理手順の概略を示す図である。第１図において
、ステップＳ１で初期設定を行ない、Ｓ２ステツプで現
在時刻のイベントを１つ抽出し、ステップＳ６でそのイ
ベントを演算し、ステップＳ４で将来イベントを該当時
刻に登録する。次にステップＳ５で現在時刻の全イベン
トを処理したかどうかをチェックし、処理が終了してい
ない場合はステップＳ２に戻り。
終了した場合はステップＳ６でシミュレーション終了時
刻となったかどうかをチェックし、終了時刻になってい
ない場合はステップＳ７で時刻を＋１してステップＳ２
に戻り、終了時刻になった場合は終了となる。この処理
においては、イベント抽出、イベント登録及びシミュレ
ーション時刻の管理が処理の大部分である。
刻となったかどうかをチェックし、終了時刻になってい
ない場合はステップＳ７で時刻を＋１してステップＳ２
に戻り、終了時刻になった場合は終了となる。この処理
においては、イベント抽出、イベント登録及びシミュレ
ーション時刻の管理が処理の大部分である。
第２図はソフトウェア論理シミュレーションで広く用い
られているシミュレーション時刻とイベント処理方法を
図示しだもので１時刻の経過は時刻輪］０が回転するこ
とにより表現され。
られているシミュレーション時刻とイベント処理方法を
図示しだもので１時刻の経過は時刻輪］０が回転するこ
とにより表現され。
イベント・メモリ２０に記録される。
このため従来のイベント処理装置におけるソフトウェア
論理シミュレーションでは、先に説明したようにシミー
レーション対象回路が大規模化するとイベント処理に要
する時間が犬とがってくる。
論理シミュレーションでは、先に説明したようにシミー
レーション対象回路が大規模化するとイベント処理に要
する時間が犬とがってくる。
従って本発明の目的は上述のイベント処理に要する時間
が少なくて済むイベント処理装置を得ようとするもので
ある。
が少なくて済むイベント処理装置を得ようとするもので
ある。
この発明は上記の目的を達成するために、論理シミュレ
ーション処理の大部分を占めるイベント処理部分をハー
ドウェア化するようにしたものである。
ーション処理の大部分を占めるイベント処理部分をハー
ドウェア化するようにしたものである。
すなわち本発明によれば、ゲート、フリップフロップな
どのような構成要素単位すなわちノード単位で記述され
た論理シミュレーション対象回路の論理情報、接続関係
情報、状態値情報。
どのような構成要素単位すなわちノード単位で記述され
た論理シミュレーション対象回路の論理情報、接続関係
情報、状態値情報。
およびイベント時刻情報を含んで構成されているシミュ
レーション・テーブルト、シミュレーション時刻の管理
を行なうシミュレーション時刻管理機構と、前記シミュ
レーション・テーブルのイベント時刻情報を逐次精査し
シミーレー ３− ジョン時刻に合致するノードを抽出するイベント抽出機
構と、抽出されたノードの論理情報と入力状態値情報で
出力状態値を計算するイベント演算機構と、計算された
出力状態値の変化するノードに関して前記接続関係情報
を参照し遅延時間を考慮して出力光に出力状態値を伝え
。
レーション・テーブルト、シミュレーション時刻の管理
を行なうシミュレーション時刻管理機構と、前記シミュ
レーション・テーブルのイベント時刻情報を逐次精査し
シミーレー ３− ジョン時刻に合致するノードを抽出するイベント抽出機
構と、抽出されたノードの論理情報と入力状態値情報で
出力状態値を計算するイベント演算機構と、計算された
出力状態値の変化するノードに関して前記接続関係情報
を参照し遅延時間を考慮して出力光に出力状態値を伝え
。
将来イベントとしてイベント時刻情報にセットするイベ
ント登録機構と、前記各機構の制御を行う制御回路とか
ら構成され、これによシ高速な論理シミュレーションを
可能とするイベント処理装置が得られる。
ント登録機構と、前記各機構の制御を行う制御回路とか
ら構成され、これによシ高速な論理シミュレーションを
可能とするイベント処理装置が得られる。
第６図は本発明の一実施例の構成を示す図である。第３
図において９本発明の高速イベント処理装置はシミュレ
ーション・テーブル２００と。
図において９本発明の高速イベント処理装置はシミュレ
ーション・テーブル２００と。
シミュレーション時刻管理機構３００と、イベント抽出
機構４００と、イベント演算機構５００と。
機構４００と、イベント演算機構５００と。
イベント登録機構６００と、６００〜６００の各機構の
制御を行なう制御回路７００とから構成されている。
制御を行なう制御回路７００とから構成されている。
４−
各ノード対応にシミーレーション情報が記述されるシミ
ュレーション・テーブル２００は、イベントとして処理
される時刻が記述されるイベント時刻情報２１０と、ノ
ードの論理的な情報（例えばＡＮＤ、 ＮＡＮＤ々と）
が記述される論理情報２２０と、ノードの入力および出
力の状態値が記述される状態値情報２６０と、ノードの
入力および出力の接続関係が記述される接続関係情報２
４０とから構成されている。
ュレーション・テーブル２００は、イベントとして処理
される時刻が記述されるイベント時刻情報２１０と、ノ
ードの論理的な情報（例えばＡＮＤ、 ＮＡＮＤ々と）
が記述される論理情報２２０と、ノードの入力および出
力の状態値が記述される状態値情報２６０と、ノードの
入力および出力の接続関係が記述される接続関係情報２
４０とから構成されている。
シミュレーション時刻管理機構３００はシミュレーショ
ンＲ了時刻レジスタ３１０とシミュレーション現在時刻
カウンタ３２０とから構成され。
ンＲ了時刻レジスタ３１０とシミュレーション現在時刻
カウンタ３２０とから構成され。
シミュレーション現在時刻はイベント抽出機構４００が
シミュレーション・テーブル全体を精査する毎に＋１時
刻だけ増加することによってシミュレーション時刻の経
過を表現する。シミュレーション現在時刻が終了時刻に
達するとシミュレーションは終了し、入力端子３０１を
経てシミュレーション時刻が設定され、出力端子３０２
からシミュレーション現在時刻を出力する。
シミュレーション・テーブル全体を精査する毎に＋１時
刻だけ増加することによってシミュレーション時刻の経
過を表現する。シミュレーション現在時刻が終了時刻に
達するとシミュレーションは終了し、入力端子３０１を
経てシミュレーション時刻が設定され、出力端子３０２
からシミュレーション現在時刻を出力する。
イベント抽出機構４００は入力端子４０１から得だシミ
ュレーション現在時刻でイベント時刻情報２１０をノー
ド番号す０から≠ｎｉで入力端子４０２を経て精査し１
等しいものについて現在イベントとしてノード番号を出
力端子４０３を経てイベント処理機構５００に伝える。
ュレーション現在時刻でイベント時刻情報２１０をノー
ド番号す０から≠ｎｉで入力端子４０２を経て精査し１
等しいものについて現在イベントとしてノード番号を出
力端子４０３を経てイベント処理機構５００に伝える。
イベント処理機構５０Ｇは入力端子５０１から得だノー
ド番号で入出力端子５０２を経て論理情報２２０を参照
して該ノードの論理情報を得る。まだ入出力端子５０６
を経て状態値情報２３０を参照し、該ノードの入力状態
値を得た後、論理演算を行って出力期待値を計算し、出
力端子５０４を経てノード番号と出力期待値をイベント
登録機構６００に伝える。
ド番号で入出力端子５０２を経て論理情報２２０を参照
して該ノードの論理情報を得る。まだ入出力端子５０６
を経て状態値情報２３０を参照し、該ノードの入力状態
値を得た後、論理演算を行って出力期待値を計算し、出
力端子５０４を経てノード番号と出力期待値をイベント
登録機構６００に伝える。
イベント登録機構６００は入力端子６０１からノード番
号と出力期待値を受け取り、入出力端子６０３を経て状
態値情報２６０を参照して出力状態値を得る。そして出
力期待値と出力状態値を比較１等しく々ければ該ノード
の出力光の情報と遅延時間情報を入出力端子６０４を経
て接続情報２４０を参照することにより得、入力端子６
０２からのシミュレーション現在時刻に該ノードの遅延
時間を加えたところの将来イベント処理時間を計算し、
該ノードの全量刃先ノードについて出力端子６０５を経
てイベント処理時間情報２１０に将来イベント処理時間
をセットするとともに。
号と出力期待値を受け取り、入出力端子６０３を経て状
態値情報２６０を参照して出力状態値を得る。そして出
力期待値と出力状態値を比較１等しく々ければ該ノード
の出力光の情報と遅延時間情報を入出力端子６０４を経
て接続情報２４０を参照することにより得、入力端子６
０２からのシミュレーション現在時刻に該ノードの遅延
時間を加えたところの将来イベント処理時間を計算し、
該ノードの全量刃先ノードについて出力端子６０５を経
てイベント処理時間情報２１０に将来イベント処理時間
をセットするとともに。
状態情報２６０の入力状態値に出力期待値をセットする
。
。
本発明は以上説明したように、ソフトウェア論理シミュ
レーションで処理時間を多く必要とするイベント処理部
をハードウェア化することにより、高速な論理シミュレ
ーションを可能にする。
レーションで処理時間を多く必要とするイベント処理部
をハードウェア化することにより、高速な論理シミュレ
ーションを可能にする。
第１図はソフトウェア論理シミュレーションの手順の概
略を示す流れ図、第２図はソフトウェア論理シミュレー
ションのシミュレーション時刻とイベント処理方法とを
例示する図、第６図はこの発明の一実施例を示すブロッ
ク図である。 記号の説明：１０は時刻輪、２０はイベント・メモＩＪ
、２００＆−ｊ：シミュレーション・テーブル、２１０
はイベント処理時刻情報、２２０は論理情報。 ２３０は状態値情報、２４０は接続関係情報、６００は
シミーレーション時刻管理機構、３１０はレジスタ、６
２０はカウンタ、４００はイベント抽出機構、５００は
イベント演算機構、６００はイベント登録機構、７００
は制御回路をそれぞれあられしている。
略を示す流れ図、第２図はソフトウェア論理シミュレー
ションのシミュレーション時刻とイベント処理方法とを
例示する図、第６図はこの発明の一実施例を示すブロッ
ク図である。 記号の説明：１０は時刻輪、２０はイベント・メモＩＪ
、２００＆−ｊ：シミュレーション・テーブル、２１０
はイベント処理時刻情報、２２０は論理情報。 ２３０は状態値情報、２４０は接続関係情報、６００は
シミーレーション時刻管理機構、３１０はレジスタ、６
２０はカウンタ、４００はイベント抽出機構、５００は
イベント演算機構、６００はイベント登録機構、７００
は制御回路をそれぞれあられしている。
Claims (1)
- 【特許請求の範囲】 １、基本素子（以下ノードと言う）単位で記述された論
理シミュレーション対象回路の論理情報。 接続関係情報、状態値情報、およびイベント時刻情報を
含んで構成されているシミュレーション・テーブルと、
シミュレーション時刻の管理を行なうシミュレーション
時刻管理機構と、前記シミュレーション・テーブルのイ
ベント時刻情報を逐次精査しシミュレーション時刻に合
致するノードを抽出するイベント抽出機構と、抽出され
たノードの論理情報と入力状態値情報で出力状態値を計
算するイベント演算機構と、計算された出力状態値の変
化するノードに関して前記接続関係情報を参照し遅延時
間を考慮して出力光に出力状態値を伝え、将来イベント
としてイベント時刻情報にセットするイベント登録機構
と、前記各機構の制御を行う制御回路とから構成される
高速イベント処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180382A JPS6073734A (ja) | 1983-09-30 | 1983-09-30 | 高速イベント処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180382A JPS6073734A (ja) | 1983-09-30 | 1983-09-30 | 高速イベント処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6073734A true JPS6073734A (ja) | 1985-04-25 |
Family
ID=16082255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58180382A Pending JPS6073734A (ja) | 1983-09-30 | 1983-09-30 | 高速イベント処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6073734A (ja) |
-
1983
- 1983-09-30 JP JP58180382A patent/JPS6073734A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68920560T2 (de) | Restprüfungsvorrichtung zur Fehlerkennung in Additions-, Substraktions-, Multiplikations-, Divisions- und Quadratwurzel-Operationen. | |
| CN112347733A (zh) | 集成电路布局初始化与优化方法、装置、存储介质及设备 | |
| JPS6073734A (ja) | 高速イベント処理装置 | |
| CN114239296A (zh) | 一种数据处理方法、装置及电子设备 | |
| CN115455668B (zh) | 针对表格数据的仿真数据生成方法、装置及电子设备 | |
| CN111260358A (zh) | 时间段划分方法、系统、电子设备及可读存储介质 | |
| DE112018006405T5 (de) | Verfahren und Vorrichtung zur Berechnung der Hashfunktion | |
| CN113992193A (zh) | 电路调整方法、装置、电子设备、存储介质及电路 | |
| JPH0195368A (ja) | 論理回路接続情報生成装置 | |
| JP3127838B2 (ja) | 信号処理方法および信号処理装置 | |
| JP3441315B2 (ja) | テストデータの作成方法および装置 | |
| JP3727217B2 (ja) | Ｌｓｉ設計支援システムおよびｌｓｉ設計方法 | |
| HK40061861A (en) | Circuit adjustment method, device, electronic device, storage medium and circuit | |
| JP2781081B2 (ja) | 並列演算機構による論理演算方法 | |
| JP3135357B2 (ja) | 遅延シミュレーション装置 | |
| JPH01109600A (ja) | 検査回路 | |
| JPS63300353A (ja) | 事象駆動型システムの模擬方法 | |
| EP0446449A2 (de) | Zum Selbsttest geeigneter Dual-Port Speicher und Verfahren zu seiner Prüfung | |
| JPH0195365A (ja) | クリティカルパスの解析処理方式 | |
| JPH0195366A (ja) | 論理回路接続情報生成装置 | |
| JP2583631B2 (ja) | 回路モデル生成方法 | |
| JP2605853B2 (ja) | スイッチレベルシミュレーション方法 | |
| JPH03188514A (ja) | 計数回路 | |
| JP2530916B2 (ja) | 演算回路 | |
| JPS6310272A (ja) | 等負荷論理回路処理方式 |