JPS6074065A - 制御装置使用中待ち行列を用いる指令処理方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は中央計算機複合体と周辺サブ／ステムとの間の
通信を取扱う入出力処理装置に関するものである。さら
に詳しくいえば、本発明は処理装置が周辺サブ／ステム
と通信しようと試るがそのザブシステムが使用中である
とき命令処理装置に必要な割込みの数を低減する方法と
装置に関するものである。

従来の技術 スベリ−・コーポレー／ヨン製の１１００／９０データ
処理装置において、一つ以上の命令処理装置が一つ以上
の’］［０６７−００型入出力処理装置（ＩＯＰ）を介
して複数のディスクにあるデータのアクセスを制御する
一つ以上の記憶制御装置を備えた周辺サブシステムに接
続される。この装置においては、サブ／ステムと通信し
ようと思う命令処理装置がまず二つのチャネル　アクセ
ス・ワード（ＣＡＷ）とチャネル　コマンド・ワード（
ＣＣＷ）を含むチャネル・プログラムと全壕ス発生する
。ＣＡＷの一つは、チャネル・プログラムの最初のＣＣ
Ｗへのポインタを含み、一方、他方のＣＡＷは、機能コ
ードと物理的サブチャネル・アドレスを１旨定する。Ｃ
ＡＷとチャネル・フ゛ログラムは、指定されたアドレス
すなわち「メイルボックス」に記憶されているＣＡＷと
一諸に記憶装置に記憶される。次に命令処理装置は、ユ
ニバーサル　プロセツサ・インクラブド（’ＵＰ工）ｉ
入出カプロセッサに発する。ＵＰＩに応答して、入出力
処理装置は、ＣＡＷをメイルボックスから読取る。ＣＡ
Ｗの一方は、スタートＩ１０ンアース）（Ｓ工ＯＦ　）
　機能コードを含み、このコードに応答して入出力処理
装置は、物理的サブチャネル・アドレスを適尚なチャネ
ルに関連づけ、そのチャネル用の５ＩＯＦスタツクＫＳ
　Ｉ　ＯＦ’ｉ送る。そのＳ工ＯＦスタックに他のＳ工
○Ｆがある場合、入出力処理装置は、新しい５ＩＯＦを
そのスタックに前におかれたＳＩＯＰに連結する。各チ
ャイルに対して別々の５ＩＯＦスタツクがある。

入出力処理装置があるチャネルのスタックにＳＩＯＰを
おくとき、そのチャネルがそれの他の物理的ザブチャネ
ルにっ−ての要求を処理するのに使用中であることがあ
る。ＳＩＯＰが生じたとき、そのチャネルが使用中であ
れは、入出力処理装置は、そのチャネルに対してＳ工Ｏ
Ｆ保留フラッグをセントする。そのチャネルが空きにな
ると、そのチャネルは、それのスタックからの次の（最
も古ｌ／１）Ｓ工ＯＦｉ処理しようとする試みを、その
ＳＩＯＰをスタックから除いて、それの対応するＣＣＷ
を指定された制御装置に送ることによって行う。

一つのｉｌｉ制御装置を二つ以上の親／ステムチャネル
に接続してもよ−レ、一つのチャネルを二つ以上の！Ｉ
ｊｌＪ御装置ｔｔｒｃ４１続してもよｌ／’１０一つの
チャネルの上の一つ以上の制御装置を他のシステムと共
用してもよい。従って、あるチャネルがそのｆｌｊｌＪ
　ｎＱ波装置をスタックの中の最も古１．−．Ｓ　、Ｔ
　ＯＦでアクセスできないことがあるが、チャネルのデ
ィジーチェインだある別の制御装置をアクセスできるこ
とかある。しかし、本発明がないとき、前述の装置の入
出力処理装置け、ＳＩＯＰのＣＣＷに応答して制御装置
使用中状態を受けると、この状態を報告するために命令
処理装置に割込みをかけ、その制御装置が使用できるこ
とを示す状態を引続すて受取ると、再び状態を報告する
ために命令処理装置に割込みをかける。この時点で命令
処理装置は、ＳＩＯＰの実行を再び試みるために別のＵ
ＰＴ−を入出力処理装置に発する。

ｊ副じ白た夾し、Ｌツ２する間厭虞 従って、本発明が解決しようとする技術的問題は　ある
制御装置が使用中であるために５ＩＯＦを実行できない
とき、命令処理装置に２度割込みをかける必要をなくす
ことである。

問題、Ｊを角決するだめの手段− 問題点解決手段の一つは、命令処理装置、ｉ’１ｉｌＪ
御装置及び入出力処理装置を備えておシ、前記入出力処
理装置が命令処理装置によって発せられた人出力要求を
使用中である制何１装置に向けるとき、命令処理装置に
割込みをかけずに入出力要求を待合わせできるデータ処
理装置（ｉ−提供することである。

もう一つの手段は、使用中であるチャネルに対する保留
Ｓ工ＯＦ要求の第１の待ち行列と、そのチャネルが接続
されている制御装置が使用中であるために実行できない
Ｓ工ＯＦ要求の第２の待ち行列とを維持するものであっ
て、制御装置がもはや使用中でないことを示す状態を七
の制御装置が入出力処理装置へ与えるとき、第１の待ち
行列の先頭へ沃２の待ち行列を連結する手段を備えた入
出力処理装置を提供することである。

さらに別の手段は、使用中であるチャネルに対する保留
Ｓ工ＯＦ要求のＳ　ＩＯＦ待ち行列を確立し、七のチャ
ネルに接続された制御装置が使用中であるために開始で
きないＳ工ＯＦ要求の制御装置使用中待ち行列を確立し
、ｔｌｊＵ御装置が空きになったとき、制御装置使用中
待ち行列内の５ＩＯＦ要求がそのＳ工ＯＦ（，７も行列
内の任意の要求を実行する前にその制御装置に送られる
ように二つの待ち行列を連結することによって一つの命
令処理装置からのＳ工ＯＦ要求を処理する方法と装置を
提供することである。

さらにもう一つの手段は、Ｓ工ＯＦ待ち行列と制御装置
使用中待ち行列を各チャネルに対して与える前記の方法
と装置を提供することである。

本発明の他の手段とその動作の態様は、以下の説明と誰
何図面を考慮して明らかとなるであろう。

実施例 第１図は命令処理装置（工Ｆ）１Ｑ○と主記憶装置（Ｍ
　Ｓ　Ｕ　）　ｊ、　０１４を備えた中央計算機複合体
、入出力制御装置（工ｏ１？）ｉｏ２及び二つの記憶制
御装置１０６．１０６　＆とキャッシュ・メモリＬｏｇ
と複数のディスク駆動装置１１０とを備えた周辺大容量
記憶サブシステム１０５を含むデータ処理装置を示す。

最小のスベリ−・コーポレーション］、　ｌ　００　／
　ｇ　ｏシステムが第１図に示されている。このシステ
ムは、複数の工Ｆ、複数のＭＳＵ１複数の工ＯＰ及び複
数の周辺サブシステム全備えていてもよい。制御装置１
０６また１ｄ１０６ａを一つ以上の入出力処理装置１０
２を介（、て同数捷たは異なる数の命令処ｇｌｉｆｉ装
裔１００に接続できる。主記１．ヒ装置１０１ＪＵ、そ
のシステム内のすべての命令処Ｊ」装置及び入出力処理
装置によって共有され、複数の記憶装置を含んでいても
よい。

なお、ファイルを共有するためには、第１図に示したシ
ステムを第１図に示したと同様の別のシステムに接続し
２てもよい。

スベリ−・コーポレーションのＴ２Ｏ６７−００２！ｌ
！２ＩＯＰであってもよい入出力処理装置１０２は、中
央制御モジュール（ＣＣＭ　）　Ｊ、　Ｊ　２と複数の
チャネル・モジュール（ＣＭ）Ｌ１１＋ｒ會んでいる。

中央制御モジュール内のノ・−ドウエアは、八つのチャ
ネル・モジュールを支援するであろう。

二つのブロック・マルチプレクサ・チャネル・モジュー
ル１１１１１．か示されていないが、一つの入出力処理
装置が４ブロツク１でのマルチプレクサ・チャネル・モ
ジュール、六つ１でのワード・チャネル・モジュールま
たはその処理能力を超えずに二つの組合わせを備えてい
てもよ−。しかし、本発明はブロック・マルチプレクサ
・チャネル・モジュールだけで動作できる。これらのモ
ビュールハ、入出力チャネル　インターフェース用の連
邦情報処理規格６０ＣＦ′工ＰＳ６０）Ｋ従ってもよい
。例えば周辺サブシステム］、　０５は、ロバ−トイ−
・スウエンソン（Ｒｏｂｅｒｔ　ＦＪ、Ｓｗｅｎｅｏｎ
）の米国特許第１１．３９　’ｌ、　７３３に開示され
た形のものであってもよい。

上記１意装置１０１Ｉｉｌ″ｔ１多重リード１１８及び
１２０によって命令処理装［１００及び入出力処理装置
１０１１の主記憶装置インターフェース１２２へ接続さ
れる。命令処理装置１００は１だ、その入出力処理装置
の汎用処理装置割込み（ＵＰ工）インターフェース１２
１１へ接続される。

第１図に示したシステムにおいては、サブシステム１０
５は、１回に数チャネル・プログラムについて、アクテ
ィブで、ディスク駆動被監】１０の各ヘッドを位置決め
するだめのシーク動作を行うことができる。これはソフ
トウェア（すなわち命令処理装置のソフトウェア）が各
アクティブ・チャネル・プログラムに対して異なる物理
的サブチャネルを用いるから可能になる。一つの物理的
ザブチャネルが中央制御架＠Ｊ１２の中の記憶装置に１
組のレジスタを備えている。

簡単にいえば、俯１図の／ステムは、入出力動作を以下
のように取扱う。命令処理装置１００は、複数のチャネ
ル・コントロール・ワードｒｃｃｗ）と第８Ｋ及び８Ｌ
図に示［７たフォーマツトラ有する二つのチャネル・ア
クセス・ワード（ＣＡ　Ｗ　Ｏ及びｃＡｗｌ）とを含む
チャネル・プログラムを用意する。命令処理装＠は、Ｃ
ＣＷとＣＡＷを主記憶装置１０４に指定されたアドレス
「メールボックス」に記憶されて因るＣＡＷと一緒に記
憶する。一つのテーブルを含む四つのメールボックスが
ある。各命令処理装置インターフェースに対して一つの
メールボックスがあシ、各命令処理装置は四つ１でのイ
ンターフェースをもっている。

ＣＡＷ及びＣＣＷを主記憶装置１ｏ１４に記憶したのち
に、命令処理装置は、ＵＰ工要求をＵＰＩインターフェ
ース１２＋１を介して入出力処理装置１０２へ発する。

この入出力処理装置には、四つのＵＰエインターンエー
スがある。

ＣＡ　Ｗ　Ｏは、この場合に：Ｓ　１：　ＯＦ命令コー
トテある入出力命令コードとプログラムを処Ｊ８！すべ
きである中央制御モジュール３．１２内のサブチャネル
を定めるサブチャネル・アドレス指定ム。ＣＡＷｌは、
実行されるべきプログラムの第１のｃｃＷのアドレスを
含む。

ＵＰ工９求が中央制御モジュールによって受けられて因
る最優先要求であるとき、それはＣＡＷＯとＣＡＷｌが
記憶されているメールボックスのアドレスを発生する。

二つのワードは、主記憶装置Ｌｏｌｌから中央制御モジ
ュールに読込１れてＣＡＷｌからのサブチャネル・アド
レスが中央制御モジュール内に記憶さｈだチャネル記述
子テーブルをアクセスするのに用いられる。本発明に関
する限９このチャネル記述子は、サブチャネル・モード
欄、チャネル・タイプ欄、チャネル・モジュール番号と
インク−フェース番号との欄、サブチャネル・イネーブ
ル・ビット及び第８０図に示したような透過制御装置使
用中ビラトラ備えている。

入出力処理装置が初期設立される時点で、チャネル・タ
イプ（ブロック・マルチプレクサ、ワードナト）、チャ
ネル・モジュール番号とインターフェース番号との欄を
適当な値と共にロードし、制御装置使用中％徴が作用す
べき場合、透過制御ユニット使用中（ＴＣＵＢ）ビット
をセットする。

なお、サブチャネル・イネーブル・ビットは、サブチャ
ネルを通して動作を可能にするために命令処理装置から
の指令によってセットされていなければならない。ザブ
チャネル・モード梱だけがその値を中央制御モジュール
の動作中に変更する。

前に指摘したように、・・−ドウエアは、各モジュール
が同じ制御架Ｍ１０６．１０６ａに接続するための四つ
のブロック・マルチプレクサ・インターフェース筐たは
八つのワード・インターフェースをもつ最大穴つのチャ
ネル・モジュールに対して設計されている。初期設立時
には、記述子テーブル・エントリーは、チャネル番号（
すなわち物理的サブチャネルを動作させるのに用いるチ
ャネル・モジュール番号及びインターフェース番号）を
ロードさり、る。

Ｓ工ＯＦ要求は、一つの待ち行列（各チャネルに一つの
Ｓ工ＯＦ待ち行列がある）Ｋおかれ、第３Ｍ図に示され
たフォーマットを有するワードがＳ工ＯＦが利用できる
ことをそれに知らせるためにチャネル・モジュールに送
られる。その指令がチャネル・モジュール内のチャネル
に対するフラッグ全セラトスる。そのチャネルが空きに
なると、そｉ″Ｌは中央Ｈ３ＩＪ御モジュールにＳ工Ｏ
Ｆ要求を発する。Ｓ工ＯＦが要求チャネルに対するＳ工
ＯＦ待ち行列の先頭から取去られる（引続き説明する制
御装置使用中特徴を除く）。ＣＡＷＩは、中央制御モジ
ュール内のレジスタから検索されて、主記憶装置をアド
レス指定１−１第１のＣＣＷを中央ｆｌｊＵ御モジュー
ルに読込むために使用される。ＣＣＷは、中央制御モジ
ュール及びチャネル・モジュールを通過して周辺サブシ
ステムを制御するために制御装置へ通され、５ＩＯＦが
それの待ち行列から取除かれる。しかし、ＣＣＷが送ら
力、る先の制御装置が使用中のことがある。本発明の原
理に従えば、その制御装置は、使用中状態付き状態要求
をチャネル・モジュール全通して中央制御モジュールへ
送る。中央制Ｔｈ＋モジュールは、各チャネルに対して
制御装置使用中待ち行列を保ち、使用中状態付き状態要
求に応じてそｉｔが制御装置使用中待ち行列内の使用中
状態に入る。制御装置使用中待ち行列は、使用中であっ
た制御装ゐ、がそれが別の指令を受けるのに使用できる
ことを示す制御装置終了状態付き状態要求を行う丑でビ
ルトアップする。この時点で、中央制御モジュールはそ
のチャネルに対する制御装置使用中待ち行列を同じチャ
ネルに対するＳ工ＯＦ待ち行列の先頭に連結して、その
制御装置が使用中であったために実行できなかった５Ｉ
ＯＦがチャネル・モジュールが５ＩＯＦ要求をするとき
、そのチャネルに送られるべき最初のものであるように
する。

第２Ａ図は、Ｓ工ＯＦ待ち行列−１＋たはスタックを示
し、一方、第２Ｂ図は、制御１ｌｌ−１１装置使用中待
ち行列丑たはスタックを示す。Ｓ工ＯＦスタックを考え
ると、これらのスタックは、そのスタックから処理され
るべき次の要求（最も古ｂエントリー）をさすポインタ
２００及びそのスタック内の最後（最新）の要求をさす
ポインタ２０２をもつ普通の機構である。スタック内の
各エントリーは、処理されるべき次のエントリーへのポ
インタ２０１１及びそのスタック内の前のエン）　ＩＪ
−へのポインタ２０６を含む。次のポインタ及び前のポ
インタは、複数のサブチャネル・アドレスであって、そ
の各々を物理的サブチャネルを中央制御モジュール内に
含む１組のレジスタをアクセスするのに用いることがで
きる。

各チャネルに一つずつ６キまでのＳ工ＯＦ″スタックが
あってもよい。すべてのスタックに対する次の要求ポイ
ンタは、第１のテーブルに記憶され、最後の要求ポイン
タは、第２のテーブルに記憶され、両テーブル（第１０
図参照）Ｉ′ｉ中央制御モジュール内のアドレス可能記
憶装置におかれる。

第２Ｂ図は、制御装置使用中スタックを示し、説明を容
易にするために各Ｓ工ＯＦスタックに対して一つの制御
装置使用中スタックがあると仮定してもよい。制御装置
使用中スタックは、５ＩＯＦスタツクと正確に同じ方法
で実現されている。

第２Ａ及び２Ｂ図は、単一チャネルに対して当てられた
七つのＳ工ＯＦ要求を受取った状況を示している。要求
１．２．６及び７は、保留で、すなわちチャネル・モジ
ュールはそわ−らが利用できるが、それらのどれかに対
する中央制御モジュールへＳ工ＯＦ要求を行わなかった
ことを知らされた。要求う、ｎ及び５は、８１０Ｆが利
用できることをチャネル・モジュールに既に知らせてお
り、チャネル・モジュールがそれらを要求済みで、中央
制御モジュールがＣＣＷをチャネル・モジュールを介し
て制御装置に送ってし寸っており、制御装置がチャネル
モジュールを介して中央Ｒ７１Ｊ御モノニールへ使用中
状態を戻し終っている。

第２Ｃ図は、スタックの先頭、すなわちそのスタック内
の最も古いエントリーとして連結された制御装置使用中
スタックからのエフトリーを有するＳ工ＯＦスタックを
作るために第２Ｂ図の制御装置使用中スタックと連結さ
れた第２Ａ図の５ＩＯＦスタツクを示す。本発明によれ
ば、これは制御装置使用中及びＳ工ＯＦの両スタックが
関連しているチャネルが制御装置終了状態を中央制御モ
ジュールに与えるとき起る。

中央制御モジュール 第３〜７図は、第９図に示すように配置されると、中央
制御モジュール１１２におけるデータ流れ経路を示すブ
ロック図を構成する。制御記憶装置（Ｃ８）３’ｏｏが
中央制御モジュールの動作を制御する指令を記憶する。

ＣＢ５００は、ＣＳアドレスレジスタう０２によってア
ドレス指定され、指令は、ｃｓ５ｏｏから１度に一つ読
取られて１組のラッチろ０ヰに入れられる。ｃｓ５ｏｏ
は、６６ビソトヲもつワードを記憶する４に記憶装置４
である。

ＣＢ５００から読取られた指令は、ラッチ３０１）の配
置によって表わされたフォーマツトラもっている。命令
のビット０〜２は、命令の種類を指定する。８種類の命
令があって、それらは諸動作を制御するために中央制御
モジュール全体にわたって分配される。

表　工 ｏｏｏ−８ＰＬ（スペシャル） ００１−ＩＧＲ（内部汎用レジスタ） ０１０−■ＦＣ（ＵＰ工／チャネル・インタフェース） ０１１＝ＭＳＵ（主記憶装置インクフェース）１００＝
ＦＴＬ（故障ロギング） １０にＳ　ＨＦ　（ンフト） １１０−ＡＬＵ（演算装置ノーマル） １１．１−ＤＴＸ（データ転送） 命令のビット３〜１４は次の制御記憶装置アドレス（Ｎ
　ＣＳ　Ａ　Ｄ　Ｈ）を指令する。ｌ’ｌ　ＣＳ　Ａ　
Ｄ　Ｒ欄の値は、ＣＳアドレス・セレクタ５０８の１組
の入力にリード３０６ｉ通して普通のようにして加えら
れる。分岐動作のないときには、ＮＣ８ＡＤＲＹμｄは
次の指令が記憶されているＣ８５ｏＯ内のアドレスを指
定する。分岐動作が実行されると、ＩＪ　ＣＳ　Ａ　Ｄ
　Ｈは次の指令のアドレスを得るブζめにある値を加え
るためのベースアドレスとして用鈷られる。

指令のビット１５〜ろ０は、定数（ＣＮ　Ｓ　Ｔ　ＮＴ
）欄を定める。この欄に記憶された定数は、ＭＳＵ、Ｆ
ＴＬ、ＳＨＦ及び工ＧＲ形指令において独特のやシ方で
用いられ、セレクタ５００（第５図）を経てＡＬＵ５０
２へもゲートされる。

指令のビット５１〜３３は、局部記憶装置（ＬＳ）５ｏ
４ならびにＬＳ５０１１をアドレス指定するアドレスの
源を制御するＣ３ＬＳＣＴ欄である。

この欄のビット１及び２は、読取り（１０）’７５たけ
書込み（Ｊｌ）を指定する。ビットＯはあとで説明する
ＬＳＳアレス選択を定める。

指令のビット３１１−１１３は、ＬＳ５０１１をアドレ
ス指定するアドレスを含むことのできるＣ３ＬＳＡＤ欄
である。Ｃ３ＬＳＡＤラツチ内の値は、リードう」０全
通してセレクタ５０６へ加えられる。

指令のビット６０〜６５は、分岐状態を定める。

分岐欄の値は、うセットのセレクタ３１２、う１ヰ及び
’５　ｊ、　６　Ｋ加えられる。テストされるべき状態
はセレクタ３１２、う１４及び５Ｊ、６へそれぞれリー
ドＸ、Ｙ及びｚｌ介して図面ＶＣＩ′ｉ明示されていな
い種々の源から加えられる。指令の分岐４１Ｊカ１ｏ”
と５７１の間の値を含む場合（・印は８進コードを示ス
）、セレクタ５１６が使用可能にされ、そしてテストさ
れた特定の状態が存在すれば、出力信号が２方向分岐論
耶回路う１８を経て制御記憶装り′ニアドレス（Ｃ８Ａ
ＤＨ）加算器３２０のキャリ入力に出される。指令のＮ
ｃｓＡＤＲａからのアドレスは、その加算器のへ入力に
加えられ、キャリ入力によってまたけ増やされる。加算
器う２０の出力ば、ＣＳアドレス・セレクタ５０ｇに加
えられる。この分岐条件を満たすと、分岐論理回路３１
８は、リード３２２の上の信号をアドレス・セレクタ′
５０８に送って加算器う２０の出力がアドレス・セレク
タ３０８ｆ通ってＣＳアドレス・レジスタ３０２にゆく
ようにする。

一時にば１信号だけＬかセレクタ３１６には加えられな
いので、分岐は、その条件が満たされなければ、ＮＣｌ
９ＡＤＲへ、またはその条件が満たされれば、ＮＣ８Ａ
ＤＲ＋１への（ハずれかへ行われる。ＡＣＭＡが０寸た
は１の値に対してテストさηるとき、ＡＣＭＡがそれぞ
れ０ブたは１の値を含寸なければ、ＮＣ８ＡＤＲ＋１へ
分岐される。

セレクト６Ｘ１路３１２及びセレクト７Ｘ９回路５．１
１１は、マルチウェイ分岐のテストを行う。例えば、分
岐欄は、セレクタ３１ヰへのある入力組を使用可能にで
き、命令コードのような値ｉＹ大入力加えることができ
る。セレクト７Ｘ”回路は、マルチウェイ分岐論理回路
３２１）を経て加算器う２０のＢ入力に至る１２ビツト
出力を発生ずる。

この加算器は、分岐論理回路３２４の出力全指令のＮ　
ＣＳ　Ａ、　Ｄ　Ｒ欄からの出力に加えて、結果をセレ
クタ５０８に加える。分岐論理回路３２４は葦だ、リー
ド５２２にアドレス・セレクタ３０８への信号を発生し
、加算器３２０の出力をセレクタ５０ｇを介してＣＳア
ドレス・レジスタ３０２ヘゲートする。

セレクト回路６Ｘ”３１２は、それらがうビット出力全
分岐論理回路３２１Ｉ′ｆｉ：介し、て加算器３２０に
発生することを除けば７Ｘ３回路と本質的に同じに動作
する。本発明に関しては、セレク）　６Ｘ”ｌ＠路の主
な用途は、サブチャネル・モード・レジスタｌ１Ｏ６の
三つの下位ビット（１〜３）の値いかんによって八つの
アドレスのうちの一つに分岐を生ずることである。

ルックフォア・リクエスト分＄ｑ８（６ｏ”）は、最高
優先順位をもつ要求の種類いかんによってＣ８３００内
の特別なアドレスにある指令への種々の要求及び分岐を
探す特別な分岐動作である。

優先順位回路網５８０がチャネル・モジュール１ｉｌｌ
及び１１１ＩＡの各々からのデータ状態及び８１０Ｆ要
求と同様に命令処理装置１００とインターフェースする
ＵＰエイツタ−フェースからの優先順位要求を受ける。

指令の分岐欄は、復号されて最優先要求がデータ、状態
、ＵＰＩ−５たは５ＩＯＦの要求であるかどうかを示す
出力信号を発生する優先順位回路網を使用可能にする。

状態、ＵＰＩｉたはＳＩ○Ｆの要求の場合には、これら
の信号は、１１−ド３２６．３２８及び３３０全通して
優先順位エンコーダ３う２及び０Ｒ３３１＋へ加えられ
る。復号されたルックフォア・リクエスト分岐欄は丑だ
ルックフォア・リクエスト信号を発生させて、この信号
がリード３３６を通してＡ　ＮＤ３５ｇに加えられる。

最後に、復号されたルックフォア　リクエスト分岐欄が
リード５２２に電流を流す。どの種類の要求が最優先順
位をもっているかに従って、リード５２６．３２８また
ｕ３う０の中の一つが優先順位エンコーダ３３２に加エ
ラレルト共ニ、ＯＩＲ３３１１及びｈＮＤｙｒ３８１ｃ
経てＣＳアドレス・セレクタ３０８に加えられる。

ＡＮＤ５３Ｂの出力は、リード５２２の何気（された状
態と共に一優先順位エンコーダ５３２の出力をＣ８３０
０から読取られるべき次の指令のアドレスとして選択す
る。最優先要求が状態要求でるれハ、優先順位エンコー
ダ３３２はＣＳアドレス・セｌ／クタ３０８を経てアド
レス・レジスタ５０２へ通るアドレス１０１５”を発生
する。最優先要求がＵＰＩ要求であれば、優先順位エン
コーダ５３２はアドレス＋　０１６”を発生し、最優先
要求が請求であれば、優先順位エンコーダは、アドレス
１０１７”を発生する。

指令の欄１〜ｌＩは、指令の種類いかんによって種々の
用途をもっている。本発明全理解するのに必要なこれら
の用途の幾つかは、以下に説明する。

当業者には分るように、ラッチ３０）＋に保持された指
令のある欄に対して復号回路が必要である。

しかし、これらの回路は、普通の設計なので、図面は復
号器がラッチ・レジスタ５０）１に含１れていることを
示すようになっている。

第４図は、複数の出力ラッチｌｌＯ］〜）１１２を備え
た内部汎用レジスタ（工Ｃ）Ｒ）配列１１００を示して
いる。工ＧＲ配列社ＯＯは、ｋｌ　Ｋ　Ｘ　Ｉ　１１１
１ビツト記憶装置で６Ｄ、各サブチャネルに関連する現
在の情報と状態を入れておく。この配列には内部汎用レ
ジスタ記憶装置とチャネル記述子テーブル記憶装置との
両方がある。チャネル記述子テに示した情報を含んでい
る。

工ＧＲ配列＋４００は、セレクタ１１３．１１′！！−
介してＩＧＲ７ドレス・レジスタ１１１６に加えられた
アドレスによってアドレス指定される。工ＧＲアドレス
・レジスタ１１１６の出力（すなわぢサブチャネル・ア
ドレス）は、工ＧＲ配列１１ＯＯに加えられて、その配
列に書込みをするか、またはその配列からラッチ１１０
１〜ｌ１１２に誓込むかのいずれかを行う。■ＧＲ配列
４００内の各アドレスは、ラッチｌ１０１〜１１１２内
の記号解に対応１−る情報を記憶する。

ＩＧＲ配列４００はＩＧＲ形指全指令って順序づけされ
るか筐たけルックフォアリクエストシーケンスの間順序
づけされる。工ＧＲ指令の欄には表エエに従って工Ｇｌ
ｌ’ｊアドレスの源を特定する。

表　工■ 欄２　アドレス源（１２ＬＳＢ） ００　ＭＳＵ　ｗｌ）。

０１　工ＧＲＡＤＨ 工ＧＲＡＤＨ（０１）はセレクタｑｉｕを実際には制御
しない。ぞの代シに、信号がリード４１８ケ通って工Ｇ
Ｒアドレス・レジスタ１１１６に加わるのを防止し、そ
れによってレジスタのローディングを防止して、その中
に現在の工ＧＲアドレスを保持する。

工ＧＲ指令の欄には、ＭＳＵセレクタ３０２（欄２＝０
．０）の出力にある最上位ワードからの１２の下位ピッ
ｌ−１ＣＩデータレジスタう５２からの１２の最下位ビ
ット（０１及びルックフォアリクエスト・シーケンス）
′または累痒器レジスタＡＣＭ　Ｃ（第５図）からの１
２下位ビットのいずれかを通すようにセレクタ１ｌＩＩ
ｌを制輝する。

データは、二つのｆ−タ・セレクタ１１１８及び１１２
０の一方または両方を通して工ＧＲ配列１Ｉ００に書込
１れる。これらのセレクタは共に工ＧＲ指令の欄１のビ
ット１及び２によってアドレス指定される。Ａ　ＣＭ　
Ｄ　（第５図）の出力は、両セレクタ１１１８．１１２
０へ加えられ、拡張Ｄレジスタ（ＥＸＴＤ）の出力は、
リード５１０を通してセレクタ１１１８に加えられる。

指令の定数欄は、リード３１Ｊ５を通して制御記憶装置
出力ランチ５０４からセレクタ１１２０へ加えられる。

工ＧＲ指令の欄１のビット１及び２が０１であれば、セ
レクタ１１１８及び４２０の出力は、第８Ａ図（Ｃ示さ
れるフォーマットをもっている。一方、ビット１及び２
が値１０をもっていれば、その両セレクタからの出力は
、第８Ｂ図に示されたフォーマツ、トをもっている。ど
ちらの場合にも、ｌＩ４ビットワードがコ組のフォーマ
ット・セレクタ４２２に加えられる。

工ＧＲ配列ｌ１００を用いて読取逆動作を行うとき、ア
ドレス・レジスタｌｌ］、６に含１れたサブチャネル・
アドレスに対する１−べてのレジスタはラッチ１１０１
〜１１．１２から読取られる。しかし、書込不動作の場
合、工ＧＲレジスタの中のアドレスによって指定された
１組のレジスタは、ＩＧＲ指令の欄５によって定められ
る種々の組合わせに選択的に書込むことができる。４１
６うのビット０〜５は、チップ・イネーブル・マトリッ
クス１１２６を駆動する出力をもつ書込みイネーブル・
レジスタ＋１２１■へ加えられる。チップ・イネーブル
°マトリックスは工ＧＲ配列内の種々のチップを使用可
能にする。なお、チップ・イネーブル・マトリックスか
らの出力信号は、リードｕ２Ｂを通してフォーマット・
セレクタ１ｉ２２へ加えられ、書込みさね、るべき指定
されたサブチャネルに対する特定のレジスタに入力デー
タを向ける。ＩＧＲ指令の欄■は、読取シまたは薔込み
動作が起るべきかどうかを決定する。ビット２は、読取
シまたは書込みの動作のいずれかを可能にするようにセ
ットされなければならない。ビットうが０ならば、読取
逆動作が行われ、ピッ）３が１ならば、書込み動作が行
われる。ピッ）３は、１．込みイネーブル・レジスタｌ
Ｉ２１＋の誓込み動作に刻するローディングを可能にし
、読取り動作のときＫは、七九は工ＧＲ配列が読取シの
ために使用可能にされるようにチップ・イネーブル・マ
トリックスＩ＋２６を使用可能にする。読取逆動作のと
きにはチップ・イネーブル・マトリックスはフォーマッ
ト・セレクタ１１２２を制御するために出力信号をリー
ド４２８に発生しない。

欄うによって指定された種々の曹込み組合わせのすべて
が本発明の理解のために必要なのではなめ。しかしイネ
ーブルの幾つかは以下に与えられる。

工ＧＲ指令の欄）のビットＯ〜２は表■に記載したよう
なあるＩＧＲレジスタへの誉込みを生ずるように領号さ
れる。

表　■ ビット ０１２　書込みイネーブル ０００　無動作 ００１　ＣＣＷ　ＡＤＲ（２０〜ＩＩう）０１０　ＣＣ
Ｖ　ＦＧ　（ｊ、２〜２０）０１　Ｌ　５ＣＨＮＬ、５
ＴＡＴ（５５−Ｊ３）１００　ＣＭ　ＤＳＣＲＰＴ（１
１Ｔ〜４〉）がチャネル・モジュールの種類、 番号およびインタフェースｔｆ 号ならびにＣＣＷアドレス。

ポインタ’を書込む。

１０１　ＷＤ　ＣＴＲＬ（＋＋２〜＋Ｂ）１１０　５Ｔ
ＡＴ　ＦＬＡＧ（う８〜１４５）が剰余バイト訓数、テ
ーブル。

イネーブル、サブチャネル・ イネーブル、テバイス経路這 択ビット、優先順位フラッグ およヒ進行中ビットのセンス を含むザブチャイルの状態ヲ 書込む。

１１１　ＦＴＬ（５ｇ”１１５）が故障ログ・チェック
・コードを指標レジ スタに書込む。

表工においては括弧内の数字は工Ｇ　Ｒ配’ＺＩＪ内ノ
一つのレジスタまたは複数のレジスタに書込まれるｕ１
↓ビットの入力ワードのビット（Ｍ８Ａ’！たは８Ｂ図
）を示す。

栢ｊうのビット５ば、セットされると、入力データワー
ドのビソトキＯ〜４うのサブチャネル・モード・レジス
タへの書込みを可能にする。４１ｍ３のビット４がセッ
トされるとデータ計数（Ｄ　Ｔ　ＣＮ　Ｔ　）４１４は
、データ入力ワードのビット２８〜社３から曹込捷れる
。欄うのビット５がセットされるとデータアドレス（Ｄ
Ｔ　ＡＤＲ）及びフォーマット（ＦＭＴ）レジスタが書
込まれる。フォーマット・レジスタは、ＩＧＲ配列への
入力データのビット０及び１を受け、一方データアドレ
ス・レジスタは、ビット２〜２５を受ける。

ランチ１１０１〜ヰ１１からの出力は、リード１１３１
１．１１３Ｇ、１４３８．１ＩＩＩＯ及び１１４２の各
グループを通してＡセレクタ５１２へ加えられる。

なお、データアドレス・ラッチ１Ｉ０２の六つの上位ビ
ット及びフオーマソトラツチキ１２からの出力は、リー
ド１１３０及び１１３２を通してセレクタ５１１１及び
ＡＬＵ５０２の入力に加えられる。ラッチの幾つか、す
なわち１１０６、ｎ０９及びｎ１０はそれらの出力全セ
レクタう１２、じ１４及び３１６に引続き説明１−る分
岐試験のために接続される。

第５図に示したＬＳ５０１１は３６ビツトワード＋ハリ
テイを記憶する」Ｋ記憶装置である。データがＡ、ＣＭ
ＤからだけＬＳに加えられる。ＬＳがアドレス指定され
ると、１ワードがＬＳアウト・ラッチ５２０に読込丑れ
、そこからそのワードがＢセレクタ５００及びアドレス
・セレクタ５０６の入力の一つのセットに加えられる。

そのアドレス・セレクタは、ＬＳ５０１１をアドレス指
定するアドレスの源を選択し、選択さ′ｉ′Ｌだアドレ
スは、ＬＳアドノス・レジスタ５２２に読込ｉ、ｆＬる
。

アドレス・セレクタ５０６は、指令のＬＳＣＴ欄の上位
ビットによって制御される。このビットがＯならば、ア
ドレスは、リード３１０の上で利用可能な指令のＣ３Ｌ
ＳＡＤ欄から選択される。

Ｃ３ＬＳＣＴビット０が１ならば、アドレスの源は、Ｃ
３ＬＳＡＤの最下位ビット（ビット９）によって決めら
れる。Ｃ８Ｌ、ＳＣＴのビット０が１でＣ３ＬＳＡＤの
ビット９が０ならば、ＡＣＭＣの出力は、ＬＳｉアドレ
ス指定するためにセレクタを通される。一方、Ｃ３ＬＳ
ＣＴのビットＯが１でＣ３ＬＳＡＤのビット９が１なら
ば、ＬＳアウト・ランチ５２０の出力は、ＬＳ５Ｑ１１
ｉアドレス指定するためにセレクタを通してゲートされ
る。

ＡＬＵ５０２Ｈ１＋ＩＩビットの巾であって、キャリの
ために相互接続された２ビツト・フォーマット加算器、
１８ビツト・データ計数加算器及び２４ビツト・データ
・アドレス加算器を備えている。

ＡＬＵ５０２はそのＡ入力及びＢ入力（ＡＬＵＡ及びＡ
ＬＵ　Ｂ’）に加えられるオペランドについて算術及び
論理演算を行い、行われる勉定の演算は、ＡＬＵ指令の
欄３にある値によって定められる。ＡＬＵからの出力は
、セレクタ５１１０に通して四つの累算器レジスタＡＣ
Ｍ　ＡｌＡＣＭＢｌＡＣＭＣ及びＡＣＭ　Ｄへゆく。Ａ
ＬＵまたはシフト形の指令のイ闇ｌｌは、与えられた出
力をＡＬＵから受けるためにレジスタの一つ以上を使用
可能にする。

ＡＬＵ５０２へのＢ入力ｉ″ｉＢセレクタ５００から引
出される。このセレクタは、その人力でＬＳアウト・ラ
ッチ５２０の出力、ＣＳラッチ３０１ＪのＣＮ　Ｓ　Ｔ
　Ｎ　Ｔ欄に記憶された値及びＡＣＭ　Ｃの出力を受け
るーセレクタ５００は、次の表に従ってＡＬＵ命令の欄
２のピッｌ−０及びＩＭよってアドレス指定される。

表　■ ００ＬＳ（局部記憶装置） ０］　Ｃ３Ｃ８ＴＬ（制御記憶定数下位）１ｏ　ＣＳ　
ＣＳＴ　Ｕ　（？ｆｊｌＪ御記ｆ、ｔｉｉ定ｉ上位）１
１　ＡＣＭＣ（累算器Ｃ） ＡＬＵ指令の植２か値ｏ１をもっとき、リード３４０の
上の定数値は、セレクタのビット位置２〜１７にゲート
され、一方ゼロが位置０．１及び１８〜う５へ加えられ
る。一方、欄２が値１ｏをもてば、リードうｌｌｏの上
の定数値は、セレクタのピッ）　位Ｍ、　２０〜３５全
通してゲートされる。

ＡＬＵがそのＡ及びＢ入力における演算を行ったのち、
データ・アドレス加算器の六つの上位ビット及びフォー
マット加算器からの二つのピントが、フォーマット・ピ
ッｌ−ヲ下位にｉｉ、Ｉ−いて、ＥＸＴＤレジスタ５０
８に記憶される。データ・アドレス加算器からの１８の
下位ビットば、データ計数加算器からの１８ビツトと連
結されて、セレクタ５６ｏＫ加えられる３６ビツトの結
果百−形成する。データ計数加算器からのビットは、こ
の値の下位を形成する。本発明に関しては、ＡＬＵ５０
２をＡＬＵ　Ａ及びＡＬＵ　Ｂへ加えられる二つのる６
ビツト・オペランドについての算術演算または論理演算
を行う３６ビツ）ＡＬＵとして考えてもよい。

ＡＬＵ５０２へのＡ入力は、Ａセレクタ５１２、ＩＧＲ
フォーマット・ラッチｕｘ２及０：工ＧＲデータ・アド
レスランチ１１．０２から導かれ、セレクタ５１２の出
力音ＡＬＵの５６の上位位置に加え、アドレスラッチの
出力を六つの戒下位ビット位置に加える。

Ａセレクタは、Ａ、　Ｌ　Ｕ−ＥたはＳＨＦ指令の相ｊ
１１１によってアドレス指定されて、３６ビツトワード
１ＡＬＵ５０２及びセレクタ５１１１へ通ｆ。以下のテ
ーブルは、ワードの源を示す。

表　Ｖ ００００　ＭＳＵ　ＷＤＯセレクタ６０＋１の上位３６
ビツトのＭ　Ｓ　Ｗ ０００１　ＭＳＵ　ＷＤｌ　セレクタ６ｏＩＩの下位３
６ビツトのＬＳＷ ００１０　ＣＭＯＤ　ＷＤＱ　レジスタ６う０ｏ０１１
　ＣＭＯＤ　ＷＤＩ　ドライバ６３２０１００　ＡＣＭ
　Ａ　ＡＣＭ　Ａ ＯＪ、ＱＩ　ＡＣＭ　Ｂ　ＡＣＭ　Ｂ １００１　工Ｎ　Ｆ　Ｏ第８　Ｅ　図参照１０１０　Ｄ
Ｔ　ＡＤＲ＠↓８Ｆ図参照１０１１　ＺＥＲＯ ］、１００　ＣＣＶ　ＡＤＲ第８０図ｉ照１１０１　Ｃ
ＣＷ　ＰＮＴＲ第８Ｈ図参照Ｊ、ｉｌＯＳＵＢ　ＡＤＲ
紀８１図参１ｊ４１１１１　ＺＥＲＯ 表Ｖ［あげられていない欄１のコードは、故障ロギング
に関するものであって、本発明に関係なセレクタ５１１
１は、データ入力をシフタ５１１２へ与え、一方、セレ
クタ５１＋１１は、データが左へ循環シフトされるべき
場所の番号を示す値を与える。シフタ５１１２及びＡＬ
Ｕ５０２への正常入力フォーマットは、第８Ｊ図に示さ
れている。

Ａセレクタ５コ２の出力は、セレクタ５ｊ１１及びＡＬ
Ｕ　５　Ｑ　２のＡ入力へ信号ＦＭＴＱ〜１及びＡＤ１
’ｌ　ＲＥＧＯ〜５と共に加えられる。シフト形指令の
欄２のビット０は、セレクタ５１４をアドレス指定する
ことによって７フタ５１１２ｖＣ苅するデータ入力モー
ドを選択して、ｌＩ４ピッピッ　’Ｅたば３６ビツトの
めずれかのモードを選択する。欄２のピッｌ−０が偽）
のとき、モード４４を定めて、セレクタ５１１１に加わ
る４１Ｉピツ）・・ワード（第ｇＪ図）の上部３５ビツ
トがシフタ５ヰ２へ通過するようにセレクタ５１１１を
アドレス指定１−る。

植２ビットＯが真のとき、３６ビソトモード全定めＪｇ
ＢＪ図の１ｉＩＩビット・ワードの下部３６ビツト（す
なわちセレクタ５１２からの出力）をシ５ＨＦｉ旨令の
欄２のビット１は、セレクタ５勾４を制御して、シフタ
５＋＋２へ加わるデータが左へ／ントされるべき場所の
番号を示す値の源を選択する。梱２のビットｊが偶りで
あれば、ラッチ３０１４からのＣＮ８ＴＮＴ桐は、シフ
ト計数として選択される。一方、欄２のビット１が真で
あれば、累算器Ｂ内の値は、シフタ５１１２の桁送りを
制御するためにセレクタ５１１１１′ｆｒ通過する。

第６図は、中央ｔｌｊＵ御モジュール１１２、チャネル
・モジュールｆｉｌｌ、１ｌｌｌａ及び主記憶装置Ｌｏ
ｌｌの間の主記憶装置パイプライン及びデータ・インタ
ーフェースを示す。

四つの主記憶装置１０４かあってもよいので、上記１：
ｄ装置インターフェース回路は、各ＭＳＵからデータを
受取る四つのＭＳＵイン・レジスタ６００と各ＭＳＵへ
データを通す四つのＭＳＵアウト・レジスタ６０２とを
備えている。レジスタ６００及び６０２はすべて、２ワ
ード（７２ビツト）レジスタである。レジスタ６ｏｏＨ
１ＭＳＩＪＩＱ４からデータと制御ワードを受取り、一
方、レジスタ６０２は　Ｍ　Ｓ　Ｕ　Ｋ書込１れるべき
出力データを与える。

退避データ・スタック（図示なし）がＭ　Ｓ　Ｕ要求を
完了させるに必要な情報を保管して、ＭＳ、Ｕ要求のパ
イプライニングをできるようにする。退避データは、レ
ジスタ６００の一つの出力を選択するようにＭＳＵセレ
クタ６０１１を制御する。セレクタ６０１１からの最上
位ワード（ビット０−５５）は、ワードセレクタ６０６
、Ａセレタク５１２及びアドレス・セレクタ１１１１１
のそれぞれのＯ入力に加えられる。セレクタ６０Ｆ＋か
らの最下位ワード出力は、セレクタ６０６及び５１２の
入力１に加えられる。

■ＦＣ形指令の欄３は、チャネル・モジュールに転送さ
れるべきデータの源を選択するようにワード・セレクタ
６０６をアドレス指定する。そのデータは、ＡＣＭＣか
らの制御ワードまたはセレクタ６０１１からのデータ・
ワードであってもよ込。表■はビット２及び５の制御に
従うセレクタ６０６に対する入力選択を示す。

表　■ ビット 二 ００　ＭＳＵ　工Ｎ（正常） ０１　’　ＭＳＵ　Ｒ（逆） ０ＡＣＭＣ ビット４及び５は、ＷＤＯアウト・レジスタ６０８、Ｗ
Ｄ１アウト・レジスタ６１０及び制御ワード・レジスタ
６１２のローディングを制御する。

これらのレジスタのすべてがワードセレクタ６０６の出
力を受け、レジスタ６０＆への入力１−４、ＥＳ工誉式
化回路６１りを通る。梱うのビット４及び５ば、表■に
従って各レジスタのローディングを制御する。

表　■工 ００　ＣＴＲＬ　ＲＫＧ ＩＷＤ０ １０　ＷＤ　１ １１ＷＤＯ１Ｉ Ｔ’Ｒ”ＣＪ’−＋仝めｍＭ　Ｍのビット０は、用いら
れず、ビット１は、ビット２〜５が制御を行うためにセ
ットされなければならｋいロード・イネーブル・ビット
である。■ＦＣ指令の欄２は、用いられなりが、ａｌは
、入出力処理装置と命令処理装置との間の要求／肯定応
答を制御し、欄４は、チャネル・モジュールに加えられ
る制御信号の発生を制御する。

レジスタ６０８．６１０及び６１２の出力は、セレクタ
６１１＋の入力に加えられる。このセレクタは、シーケ
ンサによってｆ１７１Ｊ御され、レジスタ６０８．６】
０及び６１２の内容をチャネル出力ドライバ６１つへ選
択的にゲートする。このシーケンサは、１シーケンスの
間セレクタ６１１１１制御して、各レジスタの一つまた
け二つ以上の内容をチャネル・ドライバに通すことがで
き、この構成は、うワードが１シーケンス内に谷ドライ
バを通過できるようなものである。チャネル・モジュー
ルｌ　１１↓の各々に対して３組のチャネル・ドライバ
があるので、セレクタ６１４からのデータは、すべての
ドライバに並列に加えられる。チャネル番号（モジュー
ル番号／インターフェース番号）が図に示されていない
回路によってチャネル・モアニールに加えられ、て正し
いチャネルを使用可能にする。データ転送の場合、チャ
ネル・モジュール／インターフェース番号はＭＳＨの退
避データ・スタックから倹素されるが、００Ｍマイクロ
コードによって開始された動作に対しては、チャネルモ
ジュール／インターフェース番号は、使用中のサブチャ
ネルに対するチャネル記述子テーブルから読取られる。

ブロック・マルチプレクサ・チャネル・モジュール１ｌ
ｌｌ、１１１ＪａがワードまたはデータＩｃＭイン・セ
レクタ６１８へ加え、Ｓ　Ｉ　ＯＦ、データまたは状態
要求を作る。このセレクタは、各チャネル・モジュール
に一つ宛て、計８組の入力をもってめる。状態筐たはＳ
工ＯＦ要求に応じて優先順位回路網５ｇＯは、優先順位
を評価し、この要求が最優先琥求保留であるとき、優先
順位回路網内のレジスタが優先権を認められているチャ
ネル・モジュールの番号を示す値をロードされる。

この値はセレクタ６１１３に加えられてデータを選択さ
れたチャネル・モジュールからセレクタ全通してチャネ
ル・イン・データレジスタ６２０、チャネル・イン・イ
ンターフェース番号レジスタ６２２及びチャネル・イン
・ワード制御レジスタ６２１１ヘゲートする。チャネル
・モジュールは、うワード全順次にセレクタ６１８に供
給する。第１のワードは、チャネル・モジュール交換制
御ワード（ＣＭ　ＥＣＷ）でめシ、二つの続くワードは
、データ・ワード筐たは状態ワードである。第８Ｎ図に
示したように、’ＣＭ　ＥＣＷ（／、１ビツト１５〜１
７は、その要求の発生元であるインターフェースを識別
して、これらのビットがレジスタ６２２に入れられる。

ＣＭ　ＥＣＷのビット７及び８は、以下のデータ・ワー
ドのどれが正しｂかを識別する。

表　■エエエ ビット Ｌ且 ００　正しいワードなし ０１　ワード１が正しい １０　ワードＯが正しい １１　ワードＯ及びワード１が正しい この制御ワードはまた、Ｃエデータ・レジスタ６２０全
通され、ビット２４〜３５（サブチャネル・アドレス）
はり一ド６６０全通して工ＧＲアドレス・セレクタ＋１
１１１へ回さねる。

ＣＭ　ＥＣＷＫ続くワード０及びワード１は、Ｃエデー
タ　レジスタ６２０を通される。ワード０は、ＥＳエフ
オーマット回路６２８を通ってワード１イン・レジスタ
６′５０に送られる。ワード゛ｌは、ワード１イン・ド
ライノく６３２へ加えられる。レジスタＧ’３０及びド
ライノく６５２の出力は、セレクタ５１２の２人力及び
う入力にそれぞれ加エラレる。なお、レジスタ６３０の
出力は最上位ワード・セレクタ６ろヰの入力１及び最下
位ワード・セレクタ６５６の入力２へ加えられる。ドラ
イノく６３２の出力はセレクタｆｌ、５１＋及び６う６
の入力に加えられる。ＡＣＭ　Ｃの出力は、セレクタ６
０ＩＩに加ンられ、一方、ＡＣＭＤの出力は、セレクタ
６３６に加えられる。セレクタ６′５１＋及び６３６は
、ＭＳＵ指令の欄２によってアドレス指定され、ＭＳＵ
に送られるべきデータ・ワードσ）源を選択１−る。

表　ＸＸ 旦ヱ」 ００　ＡＣＭ　Ｃ，Ｄ Ｏｆ　ＣＭ’ＯＤ　ＤＴ　Ｎ（正常） ］、ＯＣＭＯＤ　ＤＴ　Ｒ（逆） ＭＳＵ指令の欄〕は、次の表に従ってアドレス・レジス
タ７０２ｉ介してＭＳＵへのアドレスを送るアドレス・
セレクタ７　ｏ　ｏ　（第７図）を制御する。

表　Ｘ ００　ＡＣＭ　Ｂ（下位２キビツト） １０　ＩＧＲからのＤＴ　ＡＤＲ ＭＳＵ指令の欄うは行Ｉ′ｉ九るべき動作を指定する。

表　ＸＸ ０００１００　ＲＤ　２　ＷＤ（２ワード読取り）０１
０１０１　ＷＲ２ＷＤ（２’７−１”害込ミ）０１００
１１　ＷＲＩ　ＷＤ　（ｊワ−ト９：込ミ）ＭＳＵ指令
の欄ＩＩは、故障ロギングのためのチェックポインｊい
コードを含みＭ　Ｓ　Ｕ要求がなされた月１Ｆ１３を告
げる。

表　Ｘ工■ ００００　Ｍｉｃｒｏ　ＲＥＱ ｏｏｏｌ　ＤＴ　ＴＲＡＮ ００１０　ＤＥＶ　Ｐａｔｈ　５ＥＬ ００１１　ＵＰ工 ０１００　ＣＨＮＬ　５ＴＡＴ　ＷＤ ｏｌｌｌ　ＣＣＷ　ＦＴＣＨ 入出力動作の開始 ６、′ｉ令光処理装置１００上記ｔＵ装置］、　０１１
の中の！ｆ７１Ｊ御テーブル内の特別の記憶」易所また
は「メイルボックスｊ内ＫｃＡＷ□及びｃ　ＡＷ　ｌ　
ｆｏ　−１’ｌ、。

次−でＵＰＩ要求を入出力処理装置１０２へ発すること
によって入力動作’Ｅ７ｔは出力動作を開始する。ＵＰ
エインターフェース回路１２１１が使用中でなければ、
その要求は、入出力処理装置が６０″（ルック・ノオア
俊求）の分岐コード全含む指令を実行するまで記憶され
る。その要求を探ｆ指令の実行の間、中央制御モジュー
ルは、信号ルックフォア・リクエストを発生し、ＵＰＩ
要求が最優先要求であれば、中央制御モジュール内の優
先順位回路は丑／で信号リクエスト・タイプＵＰ工を発
生する。これらの信号は前に説明したようにＡ　ＮＤ３
３Ｂ及び優先順位エンコーダ５３２へ加えらレテアド７
ス１０１６”を発生し、かつ）ＣれをセレクタうＱ　ｆ
３　ｆ通して（、Ｓアドレス・レジスタう０２ヘゲート
する。レジスタ３０２にロードされた値ｘｏｘ６”ｔ、
−１、ＵＰエル−チンの＆γ１の命令のアドレスである
。

ＵＰ■ルーチン 簡単にいえばＵＰエル−チンは、ＭＳＬＴＩＯｌｌの中
のメイルボックスからＣＡＶ／Ｑ及びＣＡＷｌ（ｍ８Ｋ
及びｇＬ図）を読取る。このメイルボックス・アドレス
は、チャネル番号定数をＬＳアドレス１００ｏ　から読
取られたアドレスに加えることによって発生さ力、る。

ＬＳアドレス＋ｏｏｏ”は、入出力処理装置を初期設定
した時点でベースメイルボックス・アドレスをロードさ
れる。このメイルボックス・アドレスが発生されたあと
、ＣＡＷＯ及ヒＣＡ　Ｗ　ｌ　ｌｄ、ＭＳＵから工ｏＰ
へ転送され、そのあとでＵＰＩルーチンがＣＡＷＯのビ
ット。

０〜０８Ｍおいて指定された命令コードルーチンへ分岐
する。

次に第１１図を参照する七、Ｕ　Ｃエル−チンは、ＬＳ
５０１１からのアドレス１ｏｏｏ”の内容をＬＳアウト
・レジスタ５２０に読込むことによってステップ１１０
０ｉ開始する。ＬＳ５０１１をアドレス指定するアドレ
スは、ＣＳアドレス１０１６９に記憶されたワードのＣ
Ｓ　Ｌ　Ｓ　Ａ　Ｄ　瀾から得られる。

このアドレスは、リード５１０全通してセレクタ５０６
のＯ入力に加えられて、そのセレクタ及びＬＳアドレス
・レジスタ５２２全通ってＬＳ５０４へゆく。アドレス
１０００”にあるワードがＬＳ５０１１からレジスタ５
２０へ読込１れたのちに、それはセフフタ５００、ＡＬ
Ｕ　］３及びセレクタ５４０全通してＡＣＭ　Ａへ転送
される。

ベース・メイルボックス・ア１゛レス全レジスタ５２０
からＡＣＭＡへ転送１−る指令は、ＵＰＩ要求を受取っ
たＵＰエインターフェースの番号（ステップｌ　］、　
０２　）　Ｙ、ＦＴ見出すコードを分岐Ｎ１ｊＫもって
いる。この分岐欄内の値ば、セレク）７Ｘ分岐テスト回
路３１１１へ加えられる。これらの回路は１だ、要求が
受けられるのに通ったインターフェースの値を符号化す
るエンコーダ（図示なシ、）の出力を受ける。七の要求
をインターフェースＯ１１，２丑だはうを通して受取っ
たかどうかに従って、７Ｘセレクト回路３ｉｌ＋は、値
００１０】、１０または１１を発生し、この値は、マル
チウェイ・インデックスＭ分岐論理回路ろ２４を経てＣ
Ｓアドレス加算器う２００Ｂ入力へゆき、そこでその値
は、指令のＮ　ＣＳ　Ａ　Ｄ　Ｈ欄と組合わされる。

加算器３２０の出力は、セレクタ５０８の１出力に加え
られる。

ＵＰ工要求ヲインターフェース１．２１だはうを通して
受けた場合、分岐論理回路３２ヰは、セシフタう０８へ
加えられる信号をリート５２２に出して、ＵＰＩ要求を
インターフェース１．２または３全通して受取った場合
、加算器５２０の出力全選択する。従って、この場合に
（Ｈｓ５ｏｏから読取られた次の命令は、ＮＣ５ＡＤＲ
＋１、ＮＣＳ　Ａ　Ｄ　Ｈ＋　２　”ｊ（ブではＮＣ８
ＡＤＲ＋うから読取られる。一方、ＵＰＩ要求をインタ
ーフェースＯ全通して受取つ／て場合、分岐篩〕」回路
３２１１は、リード５２２に信号を発生し７ないで、そ
れによってセレクタ３０８の０人力を通して加えらｉす
るべきＮ　ＣＳ　Ａ　Ｄ　Ｒが次の指令を読取るＣＳア
ドレスになることができるようにする。

ステップ１．１０１１　において、次の指令は、こんど
はＡＣＭＡにあるｆｌｉｌＪ岬テーブル　ベース・アド
レスをＵＰＩ要求を受取るのに通ったインターフェース
の番号の値の２倍に加える。そのインターフェースの番
号の２倍に等し、い値をその指令のＣＮ　Ｓ　Ｔ　Ｎ　
Ｔ欄に入力、て、この値をリード３１１０を通してセレ
クタ５００を介してＡＬＵ　Ｂへ転送する。この指令の
欄１は、セレクタ５１２をアドレス指定してＡＣＭ　Ａ
内の制御テーブル・ベース・アドレスがそのセレクタを
通ってＡＬＵ５０２のＡ入力に通されるようにする。こ
の定数値はＩＩＪ　御テーブル・ベース　アドレスに加
えら力、で、その結果がセレクタ５１１０に通される。

この指令の欄ｌＩは、宛先ｆＴ３レジスタとＤレジスタ
の両方として指定する値を含むので、セレクタ５１ｏの
出力は、ＡＣＭ　Ｂ及びＡＣＭＤに入れら、！１−る。

ステップ１１０６及びｉ；、ｏ８Ｉ−ｊ：、単一指令に
よって達成される。そｉｌ、ハ欄ｊ内の０の値を含み、
アドレスセレクタ７００を使用可能にし、累算器Ｂの中
のメイルボックス　アドレスがそのセレクタヲ通ってア
ドレス・レジスタ７０８に至ｐ１そとからそのアドレス
がＭ　Ｓ　Ｕに加えられる。櫃つには、行われるべき動
作が二つのワードを読取るへきことをＭＳＵに命令する
・機能コードが入っている。欄うからの値は、機能セレ
クタ７０６を通し、て機能し７スタ７０Ｂに加えられ、
そこからそれがＭＳＵＶｃ加えられる。次に、ＭＳＵは
、ＣＡＷＯ及びＣＡＷＩをＭＳＵインレジスタ６００の
一つにん′を込む。

Ｃ３ＬＳＡＤｌｄには、メイルボックスアドレスが退避
さぜられるべきＬＳ５０＋１内のアドレスがある。入出
力処理装置の特徴は、それがメイルボックスからＣＡＷ
Ｏ及びＣＡＷＩを取るとき、それがＣＡＷ１’ｉ取出し
たメイルボックス・アドレスに条件コードを戻し２て、
命令コードが首尾よく完了して、ノ・−ドウエア故障か
検出さり、、ｉたは中央制御モノニールのある状態に遭
遇したことを示す。そのメイルボックス・アドレスば、
：ｔ（７）条件コート’ｌ戻すべきアドレスとして退避
させられる。

ＣＡＷＯ及びＣＡＷＩがＭＳＵイン・レジスタ６ｏｏに
読込１れたのちに、中火側ぼ印モジュールは、パイプラ
インが使用中であるかどうか、すなわちＣＣＭ−ＣＭｉ
−にはＣＣＭ−ＭＳＵインターフェースか使用中である
かどうかを知るだめの指令を実行する。命令（ステップ
１１１０）はノヨイプライ／がもはや使用中でなくて、
中央制御モジュール力ＣＡ　Ｗ　Ｏｆ、（Ｍ　Ｓ　Ｕ　
イン・レジスタら００からセレクタ６０１１Ｋ−通し、
リード６５０を通ってセレクタ５１′５に転送するシフ
ト指令（ステップ１　ｊ１２　）を実行する１で繰返さ
れる。この指令の（ｋｌｌは、値０を含んでいるので、
ＣＡ、　Ｗ　Ｏは、セレクタ５１２を通過してセレクタ
５１１１へゆく。

この指令の柚゛１２は、２進蹟２を含んでいるので、セ
フフタ５１＋１がＣＡＷＱｉそのセレクタを経てシフタ
５４２へ通すことができるようにされる。

欄２のビット１が０なので、セレクタ５１Ｉｌｌは、リ
ード３１ＩＯの上の定数値を制御記憶ＣＮ　Ｓ　Ｔ　Ｎ
Ｔラッチう０４からシフタ５ヰ４のシフト制御入力へ送
ることを可能にされる。ソフトを制御する指令に入って
いる定数値は、値９をもっているので、ＣＡＷＯば、循
環左ソフトされた九つの場所であり、七７１７によって
命令コートをビット２７〜う５の中におく。シフト指令
は、セレクタ５１１０を使用可能にし、ＣＡＷＯは、そ
のセＩ／クタ全通過し、その指令の欄４がこの累算器レ
ジスタを指定するので、ＣＡＷＯはＡＣＭ　Ｂの中に記
憶される。

ＣＡＷＯｉＡＣＭ　Ｅへ移動する指令は、ツレのＮＣ８
ＡＤＲ４１ｄにＡＬＵ形指令のアドレスを含んでいる。

ＡＬＵ指令はＣＡ　Ｗ　ＯにんどはＡＣＭＢ内にある）
の命令コード欄をマスクオンしてその命令コー１−をＡ
ＣＭ　Ａにおく。その指令からの定数０７７１は、ラッ
チ５０１善からリード３１１０を通ってセレクタ５００
’ｉ経てＡＬＵ５０２のＢ入力へ送られる。ＣＡＷＱｉ
４、ＡＣＭ　Ｂからセレクタ５１２全通ってＡＬＵ５０
２のＡ入力にゆく。この指令の４１は、ＡＬＵにそれの
入力にある値の論理積をとらせる信号をＩＪ　−ド３　
ｇＯＫ発生する。右寄せされた命令コードであるＡＬＵ
５０２の出力は、セレクタ５１１０　’ｆｉ経テＡＣＭ
Ａへ送られる。

Ｃ８３００から読出された次の指令は、ＬＳ５０１１の
中の記憶場所５６ダをアドレス４８　定Ｌ　テ、ソノ中
の値をＬＳアウト・レジスタ５２０　Ｋ読込む。記憶場
所５６ビがら読出された値は。ビットをセットされたデ
バイス状態使用可能値である。

この指令のｃＮｓＴＮＴ４ｃｄｌ−１：、ＣＡｗＯか’
＝＋の一ドでないこと、すなわち２２より太きしことを
知るために用いられる値２うを含んでｂる。この指令の
欄１７−１：、この命令コードが累算器Ａがらセレクタ
５１２を通ってＡＬＵ　Ａへ回されるようにセレクタ５
１２を使用可能にする。この指令のイ向２は、ラッチ３
ｏｌ＋がらのｃＮｓＴＮＴの値２うがセレクタ５００を
通ってＡＬＵ　Ｂへ回さカ。

るようにセレクタ５００を使用可能にする。この指令の
梱４は、ＡＬＵにＢ人カをＡ人カから減算させて、その
結果をセレクタ５１ＪＯを通してＡＣＭＢへ送る。

次の指令は、ＡＣＭ　Ｂを負の値に対して試験すると共
に、デバイス状態使用可能値をＬＳＳシカレジスタ５２
０らセレクタ５００．ＡＬＵ５０２及びセレクタ５１１
０を介してｈｃＭ　Ｅへ転送ｆる。ＡＣＭ　Ｂの試ｉｎ
、回路３１６’ｉＡＣＭＢのビット４と共に選択するた
めに加えられる指令の分岐椴によって達成される。

命令コードが正しいと仮定すると、ＵＰエル−チンは、
命令コード欄にある分岐を要求するＳＰＬ指令へ分岐す
る。ＣＡＷＱ及びＣＡＷＩは、ＭＳＵイン・レジスタ６
００に保持されていたので、ＳＰＬ指令は、命令コード
をＭＳＵセレクタ６０１Ｉ’ｌ経てリード６７０及びＹ
（第５図）を通してセレン）７Ｘ回路う１「ヘゲートす
る。この指令の分岐梱は、命令コードを回路う１１１及
び分岐論理回路う２１１を経て加算器う２０のＢ入力ヘ
ゲートする。この命令コードは、ＮＣ８ＡＤＲに加工ら
ねて、結果として生ずるアドレスが加算器３２０からセ
レクタ５０８を経てアドレスレジスタ５０２へ回され、
Ｃ８３ＱＱ’ｉアドレス指定して、ヤこから５ＩＯＦル
ーチンの第１の指令を読取る。

５ＩＯＦルーチン 第］、　２　Ａ及び１２Ｂ図に示したＳ工ＯＦ命令コー
ド・ルーチンは、妥当性検査を行い、ＣＣＷアドレスと
ＣＡＷＩからの優先順位ビット’６内部汎用レジスタに
退避させ、江８Ｍ図に示したフォーマントラもっＳ工Ｏ
Ｆ使用可能指令交換制御ワードを発することによってチ
ャネルに知らせることによってＳｌ：ＯＦ　ＣＡＷを処
理する。

入出力処理装置には、６１１のＳ工ＯＦスタックがアリ
、（−’のスタックは、チャネル記述子テーブル内に定
められた６ビツト・チャネル番号Ｃチャネル・モジュー
ル番号及ヒインター７エース・チャネル＠郵）を用いて
アクセスされる。チャネル記述子テーブルＩ′ｉ第ｇＯ
図に示したような情報を各サブチャネルに対して含むエ
ントリーをもっておシ、サブチャネル・アドレスを用い
てアドレス指定される。ＬＳ５Ｑヰ及びＩＧＲ月００は
、Ｓ工ＯＦスタック・リンクを共有する。第ＸＯ図の部
分ＬＳメモリ・マツプによって示されているように、ア
ドレス０００”〜０７７°は、アドレスのテーブル（１
０００）ｉ各スタックに対して一つ記憶し、各々がその
関連のスタック内の次のＳ工ＯＦ要求のアドレスを指示
する。アドレス１０〇−１７７”ｌ’ｆｆａ　各チャネ
ルに対して一つづつアドレスノ７−−フ＃（ｌ　ＯＯ２
）を記憶し、各アドレスは、その関連のスタック内の最
後のＳ工ＯＦ要求のアドレスを指定する。アドレス２０
０”〜２７ビは、各スタックに対して一つづつ値のテー
ブル（１００）Ｉ）全記憶し、各位は、対応するＳ工Ｏ
Ｆスタック内のエントリーの数を表す。ＩＧＲＩｌｏｏ
においては、サブチャネル・データ・アドレス欄はその
チャネルのＳ工ＯＦスタック内の次のザブチャネルへの
リンク（すなわち２’２Ａ図のポインタｚｏｑ）ｉ含み
、一方、ザブチャネル・データ計ａｑ岡ｕ　、そのチャ
ネルのＳ工ＯＦスタック内の前のザブチャネル（すなわ
ちポインタ２０６）へのリンクを含んでいる。データ・
アドレス欄とデータ計数欄はデータ転送の間他の目的に
用いられるので、その名前がそれらにつけらｈだ。

Ｓ工ｏｐ命令コード・ルーチンの第１のステップ（１２
００）は、ＣＡＷＩの中のｃｃｗアドレスを検査してそ
れが２ワードの境界にくるかどうかを知ることである。

ＣＡＷＩは、ＭＳＵイン・レジスタ６００からセレクタ
６０１Ｉと５１２を通ってＡＬＵ　Ａへ、でしてＡＬＵ
からセレクタ５ＩＩＯを通してＡＣＭ　Ｂ及びＡＣＭ　
Ｄへ向けられる。次に、次の指令は、ＣＡＷｌをＡＣＭ
”Ｄからそ九がアドレス６６ダに退避されるＬ　Ｓ　５
　Ｑキヘ転送する。

次の指令は、ＣＡ、ＷＱをＭＳＵイン・レジスタ６００
からセレクタ６０）１と５１２を介してＡＬＵ５０２の
入力に読出し、そこでそれがＣＮ５ＴＮＴ欄ラツチ３０
）■から得られた定数値７７７７”と論理積演算される
。これば次にセレクタ５４０全通してＡＣＭ　Ｃ及びＡ
ＣＭ　Ｄへ回されるサブチャネル・アドレスをマスクオ
ンする。ＡＣＭＢ内のＣＣＷアドレスのＴ位ビットにつ
いて試駆ンを行って、それが２ワードの境界にあるかど
うかを調べる。それが違えば、そのプログラムは、条件
コードをＣＡＷが読出されたＭＳＵ内の記憶楊所に送る
ために分岐′１−る。

ＣＣＷのアドレスが２ワードの境界にあると仮定すると
、ステップ１２０２においてＡＣＭ　Ｄからのザブチャ
イル・アドレスはＬＳ５０１＋の中のアドレスｌ　１１
１１５”に退避させられる。ＡＣＭＣからのサブチャネ
ル・アドレスはアドレスセレクタ１１１１＋を介して工
ＧＲアドレスレジスタ４１６へ向けられ、レジスタ１ｌ
ｏ２〜４１２へ読込む。

ステップ１２０ＩＩにおいて、ザブチャネル・イネーブ
ル・フラグが指令の分岐欄によって試験される。サブチ
ャネル・イネーブル・ビットはサブチャネル記述子レジ
スタ１１０９からり〜ド１１６０及び２を通ってセレク
トｉｏ”〜５げ回路３１６へ加えられる。サブチャネル
・イネーブル・ビットがセットされれば、分岐論理回路
５１８を通って加算器５２０のキャリ入力に回る出力が
回路３１６から発生される。従って、Ｎ５ＣＡＤＲから
次の指令’を取出す代シに、次の指令が七のチャネル番
号をマスクオフして対比させる指令を記憶するＮＣ３Ａ
ＤＲ＋１から取出される。

ステップ１２０ｇにおいて、ＣＣＷポインタ。

フォーマット（ｍｓＨ図）内のワードが工ＧＲレジスタ
からセレクタ５１２と５１１４ｉ経てシフタに読出され
る。その指令のＣＮ５ＴＮＴ榴は、そのワードの上半分
を循環シフトして右寄せするためにセレクタ５１ＪＩＩ
’ｉ通して受けられる値１ｇを含んでいる。次にそのポ
インタは、セレクタ５４０を経てＡＣＭ　Ａへゆく。

中央制御モジュールは、次にＡＣＭ　Ａ内のワードの六
つの下位ビットからチャネル番号（チャネル・モジュー
ル番号及びチャネル・インターフェース番号）をマスク
オフ￥る。値０７７９をもった定数は、リード３１１０
を通シセレクタ５００を経てＡＬＵ　Ｂへ向けられる。

ＡＣＭ　Ａは、セレクタ＋１１２を通してＡＬＵ　Ａに
向けられ、ＡＬＵは、論理積演算を行い、結果として得
られたチャネル番号をセレクタ５１１０を経てＡＣＭＢ
及びＡＣＭ　Ｄへ向ける。次にＡＣＭ　ＤをＬＳ５０４
の中のアドレス６６０１に保管でる。このチャネル苗号
は、そのチャネルに対するテーブル・エントリー・アド
レスを得るためにＳ工ＯＦ待ち行列計数テーブル１００
１１のベースアドレス（２００”）へ加えられる。ＣＮ
５ＴＮＴ欄からの２００”は、リードう４０全通してセ
レクタ５００を経てＡＬＵＢへ向けられ、一方、ＡＣＭ
　ＢＶＣあるチャネル番号は、セレクタ５１２を通して
ＡＬＵ　Ａへ向けられる。二つの値は、５ＩＯＦ待ち行
列計数テーブル内のエンドＩＪ−・アドレスを得るため
ニ加算されて、結果として得だアドレスがセレクタ５＋
１０を通されて、ＡＣＭ　Ｃに入れられる。

ステップ１２１０において、指令の分岐欄がサブチャネ
ル・モードを試験し５て、そのチャネルが空きでな−か
丑たけＥ工／ユニット・チェック・デバイス終了保留が
安い場合、そのチャネル・モードを指示する条件コード
を発生するために分岐する。ザブチャネル・モード・ノ
ジスタ４０６からの出力は、リード１Ｉ７０及びｘｙ通
って分岐欄ラッチ３０１１からのコートも受けるセレク
ト６Ｘ回路３１２へ加えられる。ザブチャネル・モード
・レジスタ内の三つの下位ビットの値次第で、八つの異
なる値のうちの一つがセノクト回路う１２によって発生
され、回路５２１１を経て加算器３２０へ回され、そこ
でそれらの値が指令のＮＣ８ＡＤＲ欄に加算される。結
果と１で生じたアドレスは、セレクタ５０８を経てアド
レス・レジスタ３１０へ回り、ｃｓ３ｏｏ’ｌアドレス
指定して次の指令金製る。

サブチャネル・モード・レジスタがそのチャネルが空き
（モード−ｏ　ｏ　ｏ　ｏ”）であるかまたはＥ工保留
モード１ｏｏｏ）内にあることを示すと仮定すれば、ス
テップ」２１２における動作は、デバイス経路選択のた
めに準備するように実行されるが、この特徴は本発明に
関係していない。ステップ１２１＋１において、その分
岐欄にサブチャネル記述子レジスタ）１０９内のデバイ
ス経路選択フラグ（ビット７）を試験するためのコード
を含む指令が実行される。このフラグは、命令処理装置
ＬＯＯＶｃよって発生される命令コードによってロード
されるが、この説明のためには、デバイス経路選択フラ
グがセットされないと仮定してもよい。

デバイス経路選択フラグがセットされないと仮定すると
、５ＩＯＦ命令コード・ルーチンは、ステップ１２２２
（第１２Ｂ図）に進み、そこで故障アクション・コード
が故障ログメモリ（図示なし）にロード式れて、そこで
そのコードが誤！り回復手順のために対比させられる。

中央制御モジュールはこんどは５ＩＯＦ要求をＳ工ＯＦ
スタックに加える用意ができている。

ステン、プ１２２１１におめで、ステップ１２０ｇでＡ
ＣＭＣＫｆｉ父いたＳ工ＯＦ待ち行列計数エントリー・
アドレスはセレクタ５０６及びアドレス・レジスタ５２
２全通して送られ５て、ＬＳ５０１１’（Ｈアドレス指
定Ｌ−１そのチャネルのだめのスタック計数を読出づ″
。

そのスタック計数は、ＬＳアウト・レジスタ５２０及び
セレクタ５００を経てＡＬＵ　Ｂに加えられ、一方、Ａ
ＬＵ　Ａ入力は、値０を受ける。

指令の４Ｗ’ｌ　３がＡＬＵを制御してＡ＋Ｂ＋］を合
計すると、そ、ｆ′１．によって５ＩＯＦスタツク計算
をまたけ増分する。増分されたＳ　Ｉ　ＯＦスタック計
数ｉ、、次にセレクタ５＋１０全通過してＡＣＭ　Ａ及
びＡＣＭ　Ｄに記憶される。

ステップ１２２６において、５ＩＯＦスクノクに対１−
る増分スタック計数に１：、Ｌ８５０１１の中のスタッ
ク計数テーブル１００１１にあるヤのエントリーに曹戻
される。ＡＣＭ　Ｃの中のエノ）　ｌ）−・アドレスは
、セレクタ５０６を通してアドレス・レジスタ５２２へ
回され、てＬＳ　５０１＋’ｉアドレス指定する。増分
された計数は、ＡＣＭ　ＤからＬＳ５０１１のデータ入
力に通される。ＡＣＭ　Ａの中ノスタソク計数は、これ
がそのスタック内の最初のエントリであるかどうかを知
るために検査される。そのエントリがＳ工ＯＦスタック
内の最初のものであると仮定すれば、ステップ１２２８
におじで、新しいスタック計数がＬＳアト７ス６６１９
内に保管され、そのチャネル番号がＡＣＭＩ３からＡＣ
ＭＣへ移されて、新しいサブチャイル・アドレスがＬＳ
５０１Ｉの中の次のＳ工ＯＦ記Ｉｆ　場所（テーブル１
０００）に入れられる。

セレクタ５１２が使用可能にされて、サブチャネル・ア
ドレス・モード（第８工図）でワード全通丁と、このワ
ードは、そのセレクタを通ってＡＬＵ　Ａへ回される。

ＡＬＵ　Ａは、そのワードをＡＬＵ　Ｂに加えられた定
数７７７７”と論理積演算する。このサブチャネル・ア
ドレスば、マスクオンされてセレクタ５４０を経てＡＣ
ＭＡ及びＡＣｌＡ　Ｄへ送られる。ＡＣＭ　Ｃ内のチャ
ネル番号は、ＬＳ５Ｑｌｔｉアト７ス指定するのに用い
ら、／−１，ＡＣＭＤ内のザブチャネル・アドレスは、
各チャネル内の次の５ＩＯＦ要求のテーブル１０００に
書込１れる。

ステップ１２３０においては、このサブチャネル・アド
レスは、最後のＳ工○Ｆスタック・アドレスのテーブル
１００２に入れられる。各スタック内の最後のＳ工ＯＦ
Ｋ対するサブチャネル・アドレスのテーブル内のアクテ
ィブ・チャネルに対するテーブル・エントリーのアドレ
スは、ＣＮ５ＴＮＴ１００”をＡＣＭ　Ｂ内にあるチャ
ネル番号に加えることによって発生される。結果として
生じたテーブル・エノトリ−・アドレスは、ＬＳ５０１
１をアドレス指定するＡＣＭ　Ｃに入れられる。

ステップ１２２６におけるテストがＭＳＵから受けたＳ
工ＯＦ命令コートが与えられたチャネルに対するスタッ
ク内に置かれるべき取初のＳ丁ＯＦでないことを示ｆＪ
ｈ合、プログラムは、ステップ１２５２へ進み、そこで
定数値１０ダがＡＣＭＤ内のチャネル番号に加えら力、
で、最後のＳ■ＯＦイン・チャネル・スタック１００２
にエントリー・アドレスを入れて、発生されたエントリ
ーアドレスがＡＣＭ　ＣＫ入れられ、一方、ステップ１
２２１＋で発生した新しい計数がＬＳ５０１１に記憶さ
れる。ＡＣＭ　Ｃ内のエントリー・アドレス７４、ＬＳ
５０１１にアクセスして、ラストイン・スタック・サブ
チャネル・アドレスをテーブル１００２からＬ６ｔアウ
ト・レジスタ５２０に読込む。

同時に、そのサブチャネル・アドレスがＡＣＭＡ及びＡ
ＣＭ　Ｄに置かれる。セレクタ５１２が使用可能にされ
てサブチャネル・アドレス・フォー、マット（第８■図
）になっているワードを工ＧＲレジスタからＡＬＵ５０
２へ通し、そこでサブチャネル・アドレスがマスクオフ
されて、セレクタ５１１０を通してＡＣＭ　Ａ及びＡＣ
Ｍ　Ｄへ込られる。ＡＣＭＤ内のサブチャネル・アドレ
スは、次に新しいラストイン・スタック・サブチャネル
・アドレスとしてＬＳ５０１１内のテーブル１００２に
書込まれる。

ステップ１２５６にお因で、そのスタック内の前のエン
トリーに対する次のポインタ（Ｆ＝　２　Ａ図参照）ハ
、新Ｌ２いサブチャネル・アドレスをロードさｉ″１５
て最新の要求と前の要求との間の連結を与える。前のザ
ブチャネル・アドレスは、ＬＳアウト・レジスタ５２０
からセレクタ５００．ＡＬＵ５０２及びセレクタ５１Ｉ
Ｏを経てＡＣＭ　Ｃへ送ら層、る。ＡＣＭ　Ｃは、次に
工ＧＲ配列１Ｉ００をアドレス指定するのに用いられ、
新しいサブチャネル・アドレスは、セレクタ１ｉ１８及
び＋１２０（ｅ経てフォーマット・セレクタキ２２へ回
され、セレクタ１１２２の入力は、ｉ３Ｂ図に示したフ
ォーマットヲモっている。フォーマット・セレクタは次
のザブチャネル・アドレスがＩ　Ｇ　Ｒ配列１＋　ＯＯ
のデータ・アドレスイ１．ｉ’ｌに１［）込１．／″１
．るように使用可能にされる。

ステップ１２５８において、待ち行列内の最新のエンド
ＩＪ−に対する前のポインタ（第２Ａ図参照）は、前の
ラスト・イン５ＩＯＦスタツクのサブチャネル・アドレ
スをロードされる。前のラストイン・スタック・サブチ
ャネル・アドレスは、ＡＣＭ　ＣからＡＣＭ　Ｄへ移さ
れ、で、新しいダープチャネル・アドレスがＡＣＭ　Ａ
からＡＣＭＣへ移される。前のスタック・エントリーに
対するサブチャネル・アドレスけ、データ・セレクタ１
４　ｊ、　ｇ及び１．１２０を経てフォーマット・セレ
クタ１１２２へ加えられ、一方、ＡＣＭ　Ｃ内σ）新し
いサブチャネル・アドレスは、セレクタ１１１１１Ｆ　
＆Ｊ４て工ＧＲアドレス　レジスタ１１１６へ送られる
。

フォーマツＩ−１１２２へ加えられたデータは、埋８Ａ
図に示したフォーマットをもっており、そのフォーマッ
ト・セレクタは、スタック内のＭｌＪのエントリーに対
するサブチャネル・アドレスが新しいエントリーのデー
タ計数植に口ｊＪのポインタ（第２Ａ図参照）として書
込まれる。

ルーチンがステップｘ　２３　ｏ−またはステップ１２
３８からステップ１２４０へ進み、そこでコード０１０
１が工ＧＲＴＡ己タリ４００のサブチャネル・モード欄
に書込１ね、て、Ｓ工ＯＦが保留であることを指示する
。プログラムがステップ１２３０かっステップ１２）１
０へ進む場合、新しいチャネル・アドレスは、累算器Ｃ
内になりので、ＡＣＭＡは、Ａ、ＣＪｔｊＣへ転送され
る。同時にｃＡｗｌはＬＳ５Ｑ１１からセレクタ５００
．ＡＬＵ５０２及びセレクタ５４０を経てＡＣＭＡへ優
先順位ビット・テストに備えて読出される。次に、ＡＣ
ＭＡは、セレクタ５１２及びセレクタ５１４を経てシフ
タ５１１２へ読取られ、そこでＣＡＷＩが１位置左へ移
され、その結果がセレクタ５ヰ０を経てＡＣＭ　Ｂへ送
られる。これは、優先順位ビットをＡＣＭ　Ｂのビット
３５に試験を行うために置く。しかし１、この試験に先
たって、ＡＣＭ　Ｃ内のサブチャネル・アドレスは、工
ＧＲ配列１１００をアドレス指定するのに用いられ、第
８Ｂ図に示したフォーマットのデータは、その配列に加
えられる。一つの指令が定数値０１０１”（ＳＩＯＦ保
留）を与えて欄うが七の定数を構成するピッ）１１０〜
１１３’ｉ工ＧＲ配列内のサブチャネル・モード佃に書
込むようにモードを指定する。

次に、ステップ１２４２において、こんどはＡＣＭ　Ｂ
のビット３５にあるｃＡｗｌからの優先順位ビットを試
験して、それがセットされるかされないかを調べる。こ
のビットは、入出力処理装置が状態テーブル・エントリ
ーをこの動作のために行ったのちに、命令処理装置に割
込みをかけるべきかどうかについての標識として用いら
れる。

工ＧＲ配列レジスタは、ＣＣＷアドレス・フォーマット
（第８Ｇ図）で読取られて、優先順位フラグは、ＡＬＵ
［おいて必要に応じてセット１だはリセットを行い、そ
の結果をＡＣＭ　ＤＫ入れる。

次に、ＡＣＭ　Ｃは、工ＧＲ配列をアドレス指定し、Ａ
ＣＭＤの内容をその配列のデータ入力へ第８Ｃ図で示し
た状態フラグ・フォーマットで加える。これは、そのフ
ラグを工ＧＲＶＣ％戻して優先順位ビットが必要に応じ
てセット１だはリセットさ力る。

ステップ１２４８におりて、工ＧＲ配列にあるサブチャ
ネル状態欄は、０を畳込まれる。ＣＡＷｌは、ＡＣＭ　
ＡからＡＣＭ　Ｄへ転送され、第８Ｂ図に示したように
再誉式化されたＡＣＭ　Ｄは、工ＧＲ配列のデータ入力
に加えられる。この配列は、サブチャネル状態書込みモ
ードで付勢され、計数歓がＯなので、サブチャネル状態
欄は０を書込１れる。次に、ＡＣＭ　ＤからのＣＡＷｌ
は、工ＧＲ配列のデータ入力へ第８Ａ図に示したフォー
マットで加えられ、その配列は、ＣＣＷアドレス１込み
モードで付勢されて、ＣＡＷＩから（７）ＣＣＷ７ドレ
スをその配列のＣＣＷアドレス欄に１−込む。

ステップ１２５２は、単に故障アク／コン・コードを工
ＧＲ配列にロードするたけであって、本発明ｔ／ｒｃ関
係はない。

ステップ１２５４において、中火！１ｒｌＪ　伺ｌモジ
ュール（ｃｃＭ）ａ、第８Ｍ図に示したフォーマットを
もつ指令ＥＣＷを発生する。実際には、このＥＣＷｒ／
ｉ、ＡＣＭ　Ｃの中のサブチャネル・アドレスを含んで
いる。ステップ１２５６Ｖｃおりて、ＭＳＵパイプライ
ンが試験され、それが・丈用中であればその試験がその
パイプラインの使用中テｆｘくなる１で続けられる。こ
の時点で、ＡＣＭＣ内の指令ＥＣＷ（サブチャネル・ア
ドレス）は、ワード・セレクタ６０６を介して制御ワー
ド・レジスタ６１２へ回される。ＡＣＭ　Ｃの２１＋の
上位ビットが０なので、レジスタ６１２にロードされた
ワードの機能コード欄（ＦＣ）は、０で、Ｓ工ＯＦ使用
可能を示す。ステップ１２６０において、このサブチャ
ネル・アドレスは、セレクタＧ１１ｌ歪−介してチャネ
ル・モジュール・ドライバ６１６へ回される。

指令ＥＣＷがチャネル・ドライバに加えられたのち、中
央制御モジュールは、指令ＥＣＷｉ受入れるべきである
ＣＭＩＩＩＩ、１ｌｌｌａに対応するＣＭ指令ライン（
図示な１．）を付勢する。各ＣＭに対して」本の指令ラ
インがあシ、使用可能にされて因る特定の指令ラインは
、ＣＭＯＤラッチ）１１０のチャネル・モジュール番号
欄を復号することによって決められる。中央制御モジュ
ールは１だ、ＣＭＯＤランチのインターフェース省号欄
（万全復号し２、これらの信号をリード＋１６５を通し
てすべてのＣＭＫ加え、インターフェース番号が指令ラ
イン上の信号を受けるＣＭＫよってだけ受入れられる。

Ｓ工ＯＰ命令コード・ルーチン幻５、次に条件コード−
１１７Ｍ５Ｕへ送る用意をし、ＭＳＵにおいてそのルー
チンがＣＡＷＨを読取った記１意場所に入れら力る。ス
テップ１２６２において、更新されたＳ工ＯＦスタック
計数がＬＳから検索されてステップ１２６１１におりて
、そのスタック計数は左へシフトされて、−１−れを適
当なビット位置におき、そしてステップ１２６６におい
て、更〃ｉされたＳ工０１　Ｆスタック計数がＡＣＭ　
Ａへ移される。次に、Ｓ工ＯＦ命令コードは、条件コー
ドｉｆ　Ｍ　Ｓ　Ｕへ送る条件コード（ＣＣＯＤＥ　）
ルーチンへ分岐する。

一方では、チャネル・モジュール（ＣＭ）へ送られた指
令ＫＣＷは、その中のフリップフロップをセット１−１
て、ＣＭインターフェース（すなわちサブシステムとの
インターフェース）を選択したことを指示する。この時
点で、そのインターフェースは、そのディジーチェイン
上の制御装監のどれかと通信していて使用中であること
がある。−くらかあとで、そのインターフェースを通る
伝送が終ると、そのノリツブフロップのセット条件がそ
のＣＭに中央制御モジュールへｍＢＮ図に示したフォー
マットをもつ指令モジュール交換制御ワ−）’（ＣＭ　
ｚｃｗ）１加えさせる。ＣＭは丑だ、中央制御モジュー
ルへの５ＩＯＦ淑求ラインを付勢する。

（−＋；７）　ＣＭ　カラ＋２’）　ＣＭ　Ｅ　ＣＷ　
（ｄ、ＣＭゼインセレクタ６ｊ、８へ加えられる。ＣＣ
Ｍ優先順位回路網５８０がそのＣＭからの５ＩＯＦ要求
が優先順位回路へ加えられたデータ、５ＩＯＦ及びＵＰ
Ｉの要求の１−べての中の最高優先順位をもっているこ
とを判定すると、セレクタ６Ｊ、８が付勢されて、ＣＭ
　ＥＣＷがそのセレクタを通してＣ■デデー・レジスタ
６２０へ通される。同時に、ＣＭＦｉＣＷのＣエインタ
ーフェース否号欄とＣエワード制御欄は、レジスタ６２
２及び６２１１にロードされる。第う図におりて、５Ｉ
ＯＰ要求が優先順位エフ　コ−タ３う２ＫＣ８３００に
加えられるアドレス１０１７“を発生して、チャネルＳ
工ＯＦ要求ルーチンの最初の指令を読出させる。

チャネル５ＩＯＦ要求ルーチン チャネルＳ工ＯＦ要求ルーチンは、第１３図に示されて
いる。簡単にいえば、このルーチンは、適当な５ＩＯＦ
スタツクを試駆し、て、そのスタックが空きでなければ
、七のスタックを更新する。

次のサブチャネルの情報を工ＧＲから検索して、そのル
ー゛チンが交換制御開始ワード（ＩＥＣＷ）ルーチンへ
出てゆく。

チャネル５ＩＯＦ要求ルーチンは、優先権を許さｒｔ−
ｈチャネルのチャネル番号をセレクタ５１２及びＡＬＵ
５０２を通してＡＣＭ　Ａ及びＡＣＭＤへ通すことによ
ってステップ３．３００において始丑る。チャネル番号
は次ＫＬＳアドレス６６０１に保管される。

ステップ１３０２において、誤シに対する検査が行われ
て誤シがな−と仮定すると、故障アクション・コードが
ステップＪ、　３０１１で故障アクション・メモリーＫ
Ｏ−ドされる。ステップ１５０６において、Ｙフリップ
７０ツブは、フォローすべき工ＥＣＷルーチン内で用い
るためのフラグとしてクリアされる。Ｘ及びＹ７リツプ
フロツプは、種々のルーチンによってフラグとして用い
られる。

ステップ１３０８において、ＡＣＭＢ内のチャネル番号
は、定数２００　に加えられ、その結果がスタック計数
テーブル１００１ｉ内のエントリーのアドレス全発生す
るために用いられる。ステップ１３１０において、発生
されたアドレスは、そのチャネルに対するスタック計数
を読取るために用因られ、ステップ１５１２においてそ
のスタック計数は、０の値に対して検査される。そのス
タック計数は、０でなめはずなので、ステップ１う１４
においてそのスタック計数は、１だけ減分されてＬＳＶ
ｃ誉戻される。

ステップ１３１　Ｇにおいて、そのチャネル番号は、テ
ーブル１０００からそのチャネル・スタック内の次の５
ＩＯＦのサブチャネル・アドレスを読取るために局部記
憶装置（ＬＳ）をアドレス指定する。このようにして得
られたザブチャネル・アドレスは、次に、ステップ１３
１８にお因で、工ＧＲ配列１↓ｏｏをレジスタｌＪｏユ
〜ｕ１２に読込むために用すられる。ステップ１３１ｏ
におりて、Ｌ８から読取られたスタック計数は、ステッ
プ１う２０でそれが１であるがどうかを知るために検査
され、それによってそのエンドＩＪ−カソノスタック内
の唯一のエントリーであることを示す。

それか１であわ５ば、そのスタック・リンクは、更新さ
れる必要がな込ので、故障アクンヨノ・コードがステッ
プ１３２２においてロードされて、そのルーチンがステ
ップ１３３ｏに進む。

ステップ１３２０における試験がこのチャネルに対する
Ｓ工ＯＦツクノク内に追カＵのエンドυ−があることを
示すならば、スタックポインタは、調整さｈなければな
らな−。ＤＴ　ＡＤＲフォーマツｌ−（第ｇＦ図）にな
っているＶ−ドがステップ１３１６１Ｃおじで得られた
次のインスタック・ザブチャネル・アドレスヶ用いてＩ
ＧＲから読取られる。そのワードは、セレクタ５１２を
通過してデータ・アドレス・ラッチ１１０２から読取ら
れる次のイン・スタック・リンクを右寄せ１−るために
ンフトされる。ステップ１３２６において、そのチャネ
ル番号は、次のインスタック・リンクをＬＳ内のテーブ
ル１ｏ００に次のインスタック・ポインタとして香込む
のに用いられる。

ステップ］１２８において、故障アクンヨンコードがロ
ードされ、ステップ１３３ｏにおいてＳ　、Ｔ　ＯＦ　
要求に対応するサブチャネル・アドレスから得られたＣ
ＣＶ　ＡＤＲフォーマット（第８Ｇ図）の形のワードが
工ＥＣＷルーチンにおいて用するためにセレクタ５１２
及びＡＬＵ５０２を経てＡＣＭ　Ｃにゲートされる。次
いでこのプログラムは、図に示してない工ＥＣＷルーチ
／に進む。このルーチンは、Ｃ，ＣＷアドレスを用−て
ＣｃｗをＭ　Ｓ　Ｕ　］、　０ヰからＣ０Ｍ１１２に読
込み、ＣＣＭ　］　ｌ　２が次に交換制御開始ワード（
工ＥＣＷ）をもってＣＣＷをＣＣＷアドレスが読取られ
たサブチャネル・アドレスにあるＣＭＯＤ省号欄によっ
て指定されたチャネル・モジュール（ＣＭ）へ通す。実
該には、このモジュール否号は、工ＧＲラッチから直接
には来なｌＡｏパイプライニングの目的のために、退避
データスタンク（図示なし）が設けられる。Ｍ　Ｓ　Ｕ
要求が行われて、このメモリが一要求を完了１−るのに
必要な情報のすべてを保管する。退避データの中には、
ＩＧＲからのサブチャネル・アドレス、チャネル・モジ
ュール番号及Ｕインターフェース番号が含１れる。

ＩＥＣＷを受けると、ＣＭは、その指令を制御装置１０
６のような指定された制御装置へ送り出す。その制御装
置は、使用中でなりと仮定すると、それはデータ転送要
求を行い始めて第６図に示した回路を介してＭＳＵｌｏ
ｏとその制御装置との間でデータ転送動作を開始する。

しかし、？ｌｉｌ］御装附１０６が使用中であれば、七
ｔ１．（ｌ″ｉｃＭｉｉｌｌに送り戻される状態ワード
を形成する。次に、ＣＭは、中央制御モジュールにＣＭ
ＥＣＷ（第ｇＮ図）及び０Ｍ状態ワード（第８Ｐ図）を
転送するために中央１１１Ｊ御モジユールへ状ｙル俊求
を発する。この状態ワード（Ｆ８ＤＷＯ）は、ビット２
８〜３５の中の使用中状態コードを含み、ビット１８は
、デバイス状態欄が正しいデバイス状態ケ含むことを示
す斤めにセットさゎ、る。システムハ、常に３ワード転
送に備えて設計されておシ、七の場合うワードの中の」
ワードはＥＣＷである。うワードすべてが転送さカ、な
−場合もある。

ＣＭ　ＢＣＷのビット７及び８はＥＤＷＱもしくはＥＡ
ＷＩ−Ｅたはそれらの両方が正し因がどっがを指示する
。ＣＭ状態要求の場合、ＥＤＷＩ−ｊ正１、＜な層（−
ｆなわち周込られない）。

中央′１ｆｆｌＪ御モジュールの中の優先順位回路網５
ｇｏが状態要求に優先権を与えるとき、リード５８２の
中の一つからの信号が１ノード３２６を通して第５図の
優先順位エンコーダう３２へ加えられ、優先順位エンコ
ーダ３３３は、状態要求ルーチン（Ｄ出発アドレス（ｉ
　ｏ　ｌ　５”　）を発生する。同時に、優先順位回路
網５８０は、セレクタ６１８を使用可能ＫＬ５て、ＣＭ
からのワードを中央制御モジュールに通すことができる
ようにする。ＣＭ　ＥＣＷのワード制御及びインターフ
ェース番号欄は、レジスタ６２１Ｉ及び６２２ＶＣ保管
され、サブチャネル・アドレス４１ｎはレジスタ６２０
及びセレクタｌＩ】ｌｌヲ介して工ＧＲアドレスレジス
タ１１１６へ通ざ九て工ＧＲ配列全読出￥。ＥＤＷＱば
、次にレゾスフ６２０全通されてレジスタ６′５０に入
れられ、る。

状態要求ルーチン 状態要求ルーチンは、第１１１Ａ及びＩＩＩＢ図に示さ
れ、ＬＳ５０１１ＫＥＤＷｏ及びＥＤＷｌ（すべてＯ）
を保管することによってステップ１１１００て始する。

マスクワードがＬＳから読取られて、ステップ１１１０
２において、どんな故障に対しても検査が行なわれる。

なお、サブチャネル記述子レジスタ１１０’９からのサ
ブチャネル・イネーブル・ビットは、−すれがセットさ
れているかどうかを調べるために試験される。故障がな
く、サブチャネルが使用可能にされていハ、ば、そのル
ーチンは、ステップｌｌｌ０ＩＩＫ進み、そこでＫＤＷ
□のデバイス状態勧かＬＳからのデバイス状、暢マスク
・ワードと比較される。ステップ１１．＋０６において
、マスクされた状態は、ＥＤＷＯが制御装置使用中を示
す状態欄を含んでいたかどうかを調べるために試験され
る。

状態が制御装置使用中であれば、ステップ」ｎ０８にお
−でサブチャネル記述子ラッチ）１０９の中の透過制御
装置使用中ＣＴｃＵＢ）が透過制御装置使用中特徴がこ
のサブチャネルに対して使用可能にされているかどうか
を調べるために試験される。ＴＣＵＢｉｄ、ブロック・
マルチプレクサ・チャネル・モジュールに対して使用可
能にされるべきなので、状態ルーチンは、ｇ　ｌ　５　
Ａ〜１５Ｄ図に示されたブロック・マルチプレクサ・透
過９ｊ１］御装置使用中（Ｉ３ＭＴＣＵＢ）ルーチンに
分岐する。

ステップ１１１０６において、ＥＤＷＱに含ｆ、ｆ’し
た状態が制御装置使用中状態でなければ、ルーチンはス
テップ１４１０に分岐して、そこでサブチャネル状態が
ラッチ１ｉｌｌから読取られて、空きモードに対し７て
試験される。サブチャネル状態が窒きでなければ、ルー
チンは、第１１１Ｂ図に分岐して、そこでＥｉＤＷＱ（
第８Ｐ図）のビット１８が試験される。このビットは、
ＥＤＷＯのビット２８〜う５に正し２い状態がある場合
、セットされる。デバイス状態使用可能ビットが七ノド
されていると仮定７ると、ステップ１１１２０において
、テバイス状態がＬＳｌ、１１３７”に保管される。ス
テップ１１１２２においてリード１１６５及びリードＸ
（第５図）を通して６ビセレクタう１２へ加えられるチ
ャネル・タイプを得るために工ＧＲ配列ＵＯＯがアドレ
ス指定される。このルーチンは、チャネル・モジュール
のタイプを表す値に従って分岐する。ＣＭがブロック・
マルチプレクサ・チャネル°モジュールであれば、プロ
グラムは、ステップ１）↓２）■に進み、そこでＥＤＷ
Ｏの中のＣＭによって力見られた状態がｆｌｆｌＪ御装
置終子装置終了）に対して試験される。この状態かＣＵ
Ｅであれば、制御装置使用中スタックは、Ｓ丁ＯＦスタ
ックの先頭に連結され々ければならない。これは引続き
説明するＡ　’ＣＷ　ｆｐ　ＣＵ　Ｂ　ＲＬ　Ｎ　Ｋに
よってステップ１１１２６にお−て達成される。

谷スタックが連結されたのち、ルーチンは、第１１↓Ｂ
図に戻り、そこでステップ１．１１２８においてＥＤＷ
の中に報告された状態がＣＵ　Ｅだけのために試験さ冶
、る。その状態がＣＵＥだけてあ１％け、ステップ１）
↓′５０において中央制御モジュール（ＣＣＭ）が優先
順位回路網５８０からのチャネル・モジュール各号を用
いて受諾状態ＥＣＷをＣＭに送る。

第１）■Ａ図において、ステップ１１１１１１における
試験が空きモードを示せば、工ＧＲが読取ら力、てラッ
チ４１０からのチャネル・タイプがリード１１６５及び
Ｘ（第う図）を通して６でセレクタに加えられる。タイ
プ欄かブロック・マルチプレクサ・チャネルを示すと仮
定てると、このプログラムｕ、ｊｇ１７図に示したブロ
ック・マルチプレクサ状態ルーチン（ＢＪ甲ＢＭ）に分
岐てる。

ＢＭＴＣＵＢルーチンは、第１５Ａ図のステップ１５０
０で始にる。ＣＭＯＤラッチ４」０からのチャネル捕号
は、定数１５００に加えられて、その結果が！１７１１
衝Ｊ装−”使用中テーブル１５００内のチャネルのエノ
トリ−をアドレス指定して読出すのに用−らＪする。故
障アクション・コートがステップ１５０１ごおいて１．
込″ｆ九斤のちに、割御救置使用中テーブルから読取ら
れたワードのビットｌＩをステップ１５０　＋１におい
て試験して、Ｓ■ＯＦスタックが既に制御装置使用中モ
ードにあるかどうかを調べる。そうであると仮定才ると
、制卸装置′シ１使用中スタックは、更新されなけノ１
．ばならない。ステップＪ、　５０６において、ヤのチ
ャイ、ル誉号は、定数１１００”に加えられて、その結
果がＣＵＢスタック計数テーブルＪＯ１Ｏｉアドレス指
定するのに用いられる。ＣＵＢテーブルに対する待ち行
列計数は、ＬＳから読出されて、増分され、ＬＳＫ薔戻
される。ステップ１５０８において、そのチャネル嘗＠
は、定数１．ｌｏｏ”に加えられて、テーブルｊ、　Ｏ
Ｏ＆がそのスタック内の最後のＣＵＢのサブチャネル・
アドレス’ｉｔ　Ｉｔ出ｉｆめにアドレス指定される。

このようにして読出されたサブチャネル・アドレスは一
時的にＬＳアウト・レジスタ５２０ＩＣ保持される。チ
ャネル・モジュールからＣＵＢ状態と一緒に受取らηに
ザブチャネル・アドレスｉｄ、ＩＧＲアドレス・７ジス
タ内に保持さレテｌＡ′に、ノテ、ソｔｒｈ、ＡＣＭ　
Ａ及びＡＣＭＤへ転送される。ＭＣＭ　Ｄは、次に、新
（−いラストインＣＵＢスタック・ポインタとしてＬｓ
ｊｒ、ｉ己列に書込ブれる。

ステップ１５１２において、ＣＵＢスタックの次のリン
クと前のリンクが更Ｍトされる。古いラストイン・スタ
ックのチャネル・アドレスはＬＳアウト・レジスタ５２
０からＡＣＭ　Ｃへ読取られ、ヤこでそれが工ＧＲ配列
をアドレス指定して新１−ｂザブチャネル・アドレスを
その配列のテーク・アドレス欄に七のスタック内の前の
エントリーに対する次のＣＵＢへのポインタとして読込
むのに用いら力５る。

前のライトイン・スタック・アドレスは、ＡＣＭＣから
Ａ、ＣＭＤへ転送されてＩＧＲ配列デーデー数梱に前の
スタック・リンク・ポインタとして書込１九る。ＡＣＭ
　Ａ内のサブチャネル・アドレスは、ＩＣ）Ｒ１列をア
ドレス指定するためＶＣＡＣＭＣへ移される。これは、
ステップ１５１２によって流れ図に表わさｎたように、
■ＧＲ内の次のリンクと前のリンクの１−込みを完了す
る。

ステップ１５１４において、サブチャネル・アドレスは
、ＬＳアウト・レジスタ５２０からＡＣＭＣへ移され、
■ＧＲ配列をアドレス指定１−るのに用いられ、２進値
１　Ｊ、　０１が制御装置終了状態を示￥ためにザブチ
ャネル・モード欄に書込まれる。

ステップ１５１６においては、ＣＣＷアドレスがラッチ
１Ｉ０３から読取られ、またけ減分され、ＩＧＲＣＣＷ
アドレスイ閲に読戻さノする。これは、二つのＣＣＷが
Ｊ：ＥＣＷルーチンの間１ｖｌ　Ｓ　Ｕから読取られる
ためになされるのであって、ＣＣＷアドレスは、そのル
ーチンの間に２だけ増分されて、でのＣＣＷアドレスが
ＭＳＵｉ−次の二つのＣＣＷに対してアドレス指定する
ように一条件づけられるようにする。

ステップ１５１ｇにおいて、パイプラインがそれがもは
や使用中でなくなるまで試験され、その時点でルーチン
が第１５Ｄ図のステップ１５２０に進んで、そこでＣＣ
Ｍが受諾状９　Ｅ　ＣＷ　ｆ発生し、で、それをチャネ
ル　モジュールニ送る。

ステップ１５２２において、ＥＤＷＱかレジスタ６３０
からＡＬＵを介して読取られ、そこでビット５０を試験
して、提示されている状態が制御装置終了状態であるか
どうかを調べる。その状態でなければ、ＢＪ甲ＢＭＴＣ
ＵＢルーチンが完了しており、そのプログラムは、別の
依求を探丁１でめにルックフォア・リクエスト・ルーチ
ンへ分岐する。一方では、制御装置終了状態がＷ示され
ていれば、七わ、は、制御装置がその動作を終えてその
制御装置が使用中であった間１１７１Ｊ御装置使用中状
、幅？もたらしたＳ工ＯＦを実行するのに使用でさる可
能性のあることを意味する。従って、ステップ」５２２
からルーチンは、ステップ１５２１１にあるＡＣＷ＄Ｃ
ＵＢＲＬＮＫサブルーチア　（禎４．’　１６Ａ〜１６
ｃ図）に分岐して、ＣＵＢスタック分５ＩＯＦスタック
の先頭に連結する。でのサブル−チンか完了したのちに
、プログラムは、第１５Ｄ図に戻って、別の要求を探す
ために分岐する。

実際には、ステップ１５２１↓は、ザブンステム制御装
置が中央制御モジュールにビン＋１０及びう１の両方を
セットされて、第８Ｐ図１／ｒ示し２斤フオーマソトヲ
もつ状態ワードを送る場合にだけ実行さ力、る。ビット
３０は、制御装置終了状、暢ビットであり、一方、ビッ
トろ１は、制御装置使用中ビットである。この制菌装置
は、それがそのｉｌｉ！Ｉ御装置からチャネル・モジュ
ールへの外部１１込み（Ｅ工）制ｒｉｉ’ｌｌ　（５号
の非活動化の才ぐ次にくるｆ］ｉｌ制御装置制御装置ザ
ルクル受けるときにだけ、結合ＣＵＢ／ＣＵＥ状態を提
示する。この場合の制御装置は、ロバ−１・・Ｅ・スウ
エンソンの前記特許に説明されているように指令／Ｅ工
衝突のためにその指令を拒絶する。

ＤＬ　Ｌ　５　Ａ図に戻って、ステップ１５０）↓にお
けル試験がスモノク・モード・テーブル・エノトリーの
中のビット■がセットされていないことを示１−場合、
それは、現在の制御装置使用中がＣＵＢスタックに入れ
られるべき原１のものであることを意味する。ルーチン
は、１５Ｂ図に分岐して、そこでステップ１５２６にお
いてステップ１５００で発生し、たアドレスがテーブル
１０」２の中のスタック・モード記憶場所のビットｌｌ
を宿込んて、−’すれによって割子装置使用中モードを
示すように用いられる。

ステップ１５２８において、ｇＤｗＯがレジスタ６′５
０からセレクタ５１２を介し７て読取られて、ＣＵＥビ
ットを検査するためにＡＬＵの中のｎＯ９と論理積演算
さｒｒ、る。報告されようとしている状態がＣＵＥでな
ければ、それは、現在のＣＵＢがＨＱ−のエントリーと
して制御装置使用中スタックに入力られるべきことヲ怠
味する。ステップ１５３０において、チャイ、ル番号が
ｌ　ｌ　００”に加えらＡ、ＬＳ５０１＋がでの結果で
アドレス指定され、値１がＣＵＢスタック計数テーブル
１０１０に入れられてその計数を更新する。これは、咄
−のエントリーであるので、テーブル）　００６及ヒｌ
　。

０８がアクセスされて、ステップ１５う２においてサブ
チャネル・アドレスが）Ｃれらのテーブルに側脚装置使
用中スタックに対する次のポインタと最後のポインタの
両方として二フ１１込まれる。

ステップ］、　５３１＋は、ＮＯＳ工ＯＦ指令に対する
Ｘフリップフロップをクリアし１、ステップ１５３６／
′ｉ、故障アクション・コードヲ書込み、ルーチンｕ、
ｍ１５ｃ図のステップ１５５８に進む。

ステップ１５５８において、■ＧＲ１己タリのサブチャ
ネル・モード欄は、ＣＵ使用中モードを指示１−るプで
めにｊｌｏｌへ１込丑れる。ステップ」５ｕＯにおいて
、ＣＣＷアドレスは、ラノチイ０３からル°を取られ、
その値が２だけ増分され、その結果がＩＣ）Ｒ配列ｌｌ
００のｃｃｗアドレス梱に１．戻される。

ステップｌ　５　ｌＩ２におりで、パイプラインは、−
ＣノＬかもにや使用中でなくなる丑で試験さ？Ｌ、その
時点てルーチンがステップ１５’ｌｌ↓に進み、そこで
そのルーチンが受諾状ＷＥＣＷをＣＭに送る。

ステップ１５１１６ｉ／ｊおいて、Ｘフリップフロップ
が試験さノ１１、七ノ９．がステップ１５５１１でクリ
アされでいたので、サブルーチンがルックフォア・リク
エスト・ルーチンへ出てゆく。

ＢＪφＢＭＴＣＵＢルーチンが状態ルーチンから制御装
置使用中状態及び制御装置終了状態の両方を報告するた
めである状態俊求の結果として呼出さカーると、一つの
エントリーがＣＵＢスタック　・内の最初のエントリー
であわ、ば、七のエノ）・り一がＣＵＢスタックに入れ
られない。七の代りに、そのエントリーがＳ工ＯＦスタ
ックに入れられ、る。

第１１１Ａ図において、報告されたｉｌｉ！Ｉ　イ卸装
置使用中状態がステップ１１１０６で検出さ力１、ＴＣ
ＵＢが使用可能にされると、プログラムは、１１５Ａ図
のＢＪ＋ｌ＋ＢＭＴＣＵＢルーチンへ進む。ステップ１
５０ヰにおりて、ルーチンが制御装置使用中スタックに
エントリーがないことを（突出して、第１５Ｂ図に分岐
し、そこでステップ１５２８において、そのルーチンが
報告され斤ＣＵＥ状態を検出する。ステップ１５２ｇか
ら、そのルーチンは、スフラフｌ　５５０に進み、そこ
でそのチャネルに対する５ＩＯＦスタツク計数がテーブ
ル１ｏｏＩＩから読取られる。ステップ１５５２におい
て、Ｓ丁ＯＦスタック計数が１だけ増分される。

ステップ１５５１１　：Ｃおいて、Ｓ■○Ｆスタック計
数を試験して覗１在のエンドＩＩ−がてのスタック内の
咀−のエン）　１１−であるかどうかを調べる。

それか唯一のエノトリ−であれば、ルーチンはテーブル
１．００１１の中に新し２いＳ工ＯＦスタック計１１ｚ
　’ｔ−（、：ｉ：管し、ステップ１５５８においてザ
ブチャネル・アト／スがＳ工Ｃ）Ｆスタックの次及び最
後のポインタ・テーブル１０００及び１ｏｏ２ｉ：訃込
￥れる。

ステップ１５６０におりて、Ｘフリップフロップがセッ
トされ、ステップ］、５７２において、チャネル番号が
スタック・モード・テーブル１０１２の中のエントリー
・アドレスを発生１−るためニ定？　１３００“に加え
られる。七のエンドリーのピノ１−１１をクリアして、
；ｌｒｌ制御装置使用中スタックにエントリーがないこ
とを１目示才る。

ステップ１５７２から、そのルーチンに、ステップ］５
う６及びｒｉｊｌに説明したな、１５０図内に示した各
ステップを一つを除すて通過して進む。Ｘフリップフロ
ップがステップ１５６ｏでセントされたので、ステップ
１５１＋６におけるテストは、ステップ１５４８への分
岐を生じ、そこでＣＣＭがＣＭへ５ＩＯＦ指令ＥＣＷを
送る。

ステップ１５５１１に戻って、そのテストがＳ工ＯＦス
タックにおかれようとしているエンドり一が、その中の
唯一のエンド１．１−で左いことを示せは、そのスタッ
ク・リンクは、調節さ消、なけノ１−はならない。ステ
ップ１５５２で発生したスタック＝ｔｉｔステップ１５
６２におけるＳ工ＯＦスタックに対する待ち行列計数テ
ーブルｊ、　Ｑ　Ｑ　ｌ↓へ戻す。

チャネル釜号は、そのテーフ゛ルにエントリー・アドレ
スを人ｉ］、るために定数２００＊に加えられ、増分さ
れた５ｊＯＦスタツク計数がその中に替込１れる。

ステップ１５６＋１８ｃお因で、そのチャネル釜号を用
いてテーブル１０００をアクセスして、ヤ九からスタッ
ク内の次の５ＩＯＦのサブチャネル・アドレスを読取る
。現在行われているエントリーに苅するザブチャネル・
アドレスが次にテーブル１０　ＣＩ　Ｏに次のインＳ工
ＯＦスクソク・ポインタとして読込１わ、る。

ステップ１５６８において、前（／）ラストイン・スタ
ックのサブチャネル・アドレスが最新のスタック・エン
トリー内の前のリンクへのポインタとして工ＧＨの中の
データ計数欄に乱造１ｎる。現在のエントリーのザブチ
ャイル・アトレスハ、前のラーストイノ・スタック・エ
ントリーのザブチャネル・アドレスにおいてＩ［）Ｒの
データ、アドレス描ｌｌＫ次のエントリーへのポインタ
として層込百力４る。

ステップｊ、５７０ＶＣおいて、Ｘフリップフロツノが
クリアさ力で、次Ｖこルーチンがステップ１５７２及び
１５３６　ｉ通って進み、ヤこからルーチンがｍ４１５
　Ｃ図に関して前に説ＢＩｊシた各ステップを通過する
。Ｘフリップフロップは、クリアになっているので、ス
テップ１５１４８ｉ、Ｊ：、バイパスされ１．５ＩＯＦ
指令ＥＣＷｉ−１ＣＭに送らｉ６＋、−、。

制御装置ｆＪＥ　Ｊ？中河、７結ｔ’Ａｃｗ＄ｃＵＢＲ
ＬＮＫ）ルーチン 制碩１装置使用中再連結ルーチン（・コ、第コロＡ〜１
６Ｃ図に示さ力、る。このルーチンリ、制御装置使用中
スタック全先頭において、制御装置使用中スタックを５
ＩＯＦスタツクと連ｉ活１−る女めに呼出される。従っ
て、このルーチンは本ｐ２的にはプ２Ａ及び２Ｂ図に示
した一各スタックを取出してそれらを第２Ｃ図に示した
ように一つに連結する。

このルーチンは、Ｙフリップフロンプｔクリア１−るこ
とによってステップ１６００で始壕シ、ステップ１６０
２においてそれがセットされるかどうかを調べるために
ＬＳｌｌＩ３６内のピッｌ−１１を検査する。このピン
トは、各アドレス内の誤シを指示するためにセントはれ
、本発明を説明するためにばてのビットがセットされな
いと仮定し７てもよい。しかし、ＪＣれがセットされる
べきならば、ステップ１６０１１においてＸフリップフ
ロップがセットされて、優先順位回路からのチャネル番
号がマスクオンされて保管される。

ステップ＋６０’２Ｆ（ｒおけるテストか間迫っにアド
レスてなｌハことを示すと仮定すると、−でのルーチン
は、ステップ」６０６へ飛越１−１、でこでＣＭから受
月″）１つプでサフ゛チャイル・アドレスをマスクオン
して保省する。ステップ１６０８にお鈷て、チャネル＠
％（ｆなわちチャネル・モジュール番号及びインターフ
ェース番号）ヲマスクオフし７て定数１３００”に加え
てエントリー・アドレスをスタック　モード・テーブル
Ｊ、ｏｘ２ｔｔこ入れる。このエントリーは、そのテー
ブルから読取ら九で、ステップ」６１０で故障アク／コ
ノ・コードをロードしたのちに、テーブルｊｏ１２全ア
クセスして、そのチャネルに対するスタック・モードを
ステップ１６１２て試験１−る。スタック・モード　ヒ
ツトが七ソトされなければ、それは１ｌＩＩＪ御装置、
使用中スタックにエントリーかないので再連結を必要と
しないこと治〜意味１−る。採音されたザブチャネル・
アドレスを用いてステップ１６１１１て工ＧＲを読Ｉ−
１！？つて現在のサブチャネル・１“＾報ｋｖジスタ１
１０１〜＋１１２に角゛ロートし、ステップ１６１６に
おいて故障アクション・コードをロートする。次にこの
ルーチンが呼出しルーチンに戻る。

ステップ１６１２におけるテストかＮｉ！Ｊ御シｌ’、
４史用中スタツクにエントリーがあることを示ｆ坊′１
自、制御装置使用中スタックは、５ＩＯＦスタツクの先
頭に連結されなければならない。ルーチン（／ｉ第１６
Ｂ図に分岐し、そこで現在の状態に対するチャネル番号
全定数２００９に加えて、エンｌ−ＩＪ−・アドレスｙ
ｓ工ｏｒスタック計数テーブル１．　ＯＯｌ↓に入れる
。での計数をテーブルから読取シ、ステップｊ６２０に
おいてそれを試験して、５ＩＯＦスタツクが窒きである
かどうかを調べる。ＪＣのスタックが空きであれは、制
御装置使用中スタックとＳ工ＯＦスタックとの間のリン
クを調節する必要はな−。必要とするすべては、制御装
置使用中スタック計数がＳ工ＯＦスタック計数テーブル
１００ＩＩへ転送され、ラストイン制御装置１更用中ス
タツク・テーブル１００Ｂ内のエントリーがラストイン
５ＩＯＦスタツク・テーブル１００２へ転送されること
でり）る。プログラムは、ステップ１６２２へ進み、そ
こでテーブル１００１３％・アクセストるアドレスが発
生され、ラストインｆｊ制御装置使剤中スタック内のザ
ブチャネル・アト／スが読出され、ラストイン５ＩＯＦ
スタツク・テーブル１００２がアクセスされて、ラスト
インｉ＋ｊｉ、ｌ　ｇｌ装置・１す・剤中スタック・テ
ーブル１００８から読取られ／ｌサブチャネル・アドレ
スがラストイン５ＩＯＦスクソク・テーブル１００２Ｋ
Ａ′ｉ′Ｊられる。ステップ１６２］↓において、制御
装置使用中計数がテーブル；−０１０から読出され、Ｓ
工ＯＦスタック計截テーブル］、　ＯＯ１１に書込１れ
る。次にプログラムは、ステップ１６う６に進む。

ステップ１６２０に″おけるテストが５ＩＯＦスタツク
が空きてないことを示′１−場合、制御装置使用中スタ
ックがＳ工ＯＦスタックの先頭に連結される。ステップ
１６２６においてラス）・イン制御装置使用中スタック
及びネックストイン５ＩＯＦスタックへのポインタがテ
ーブル」００８及び１０００から読取られる。

ステップ１６２１３において、ラストイン１ｉｉｔｌ＃
装置使用中スタツクからのサブチャネル・アドレスカネ
ックス１、インＳ工ＯＦスタックの前のリンク對 込腫れる。これは制御装置使用中スタックから５ＩＯＦ
スタツクの先頭の逆方向］Ｉシンク与える。

ステップ１６ろ０において、ネックストイン８１０Ｆス
タツク・ポインタは、ラスＪ・イン１１７υ御装Ｃ孕シ 置使剤中スタックの次のリンク弯七込７′Ｊ′ノーてそ
ノ′１゜によってＳ工ＯＦスタックと制御装置使／イ］
中スタックとの間のＩＩＮ方向リンクを与える。

各スタックが連結されたのち、テーブル］、　００１１
及び１０１０　ｆアクセスして、両スタックに対するス
クノク剖数を得る。−すれらの計数を加え合わぜて、そ
の和（ｉ７ｓ工ＯＦスタック刷敬テーブル１００１１ｉ
Ｃ：ｌ！ｉ戻す。

ステップ１６２１１または１６３ヰから、ルーチンば、
ステップ１６３６に進み、てこでネノクストインルυ御
装置使用中スタックをテーブル１０Ｑ６から読取２す、
ステップ１６５ｇで七のテーブルから読出さ、？Ｌ　ｒ
（アドレスをネックストイアＢ１０Ｆスタック・テーブ
ルＪ、０００ｉＣ書込む。こヵは前ＶＣ：ｌ制御装置使
用中スタック内の最古のエントリーであったものを５Ｉ
ＯＦスクノク内の最古のエントリーに１−る。

と冶はＳ工ＯＦスタックモード全ノーマルに設定するの
を除いて各スタックの連結を完了する。

ステップ１６ｕＯにおいて、中火制御ｊモジュール（Ｃ
ＣＭ）ｉ−Ｊ：、Ｓｌ：ＯＩシリｙ用可能指令ｇｃｗｌ
−発生し、ステップ１６１＋２＆（−お因でパイプライ
ン４〜試１験する。パイプラインかもはや使用中でない
とき、ルーチンは、第ｘ６ｃｔｚ＋に進み、てこでＹ７
リツプフロノプをステップ１６１１１↓で検査して、そ
れが七ツ）・されるかどうか′ｆｒ：調べる。ステソゲ
１６０２で間違ったアドレスを検出し、なけｆＬば、Ｙ
フリップフロップはセットされないので、ルーチンは、
ステップ１６１１６に進み、そこでルーチンがＩＧＲラ
ッチ＋１１０からイｑたチャネル番号音て 周込ルチャネル　モジュールにステップ１６ＩＩＯで発
生した指令ＥＣＷを送る。ステソゲＪ６０２でｌｊＪ逗
ったアドレスを検出し７た」場合、Ｙフリップフロップ
がセットされ、ルーチンはステップ１６１ＩＩＩからス
テップ１６１１＆に進み、でこでステップ１６１１０で
発生した指令が優先ノ：ｄ位回路から導かれたチャネル
番号を用いろＣＭ［送らｒｌ−る。

ステップ１６５０［おいて、そのチャネルに対する５Ｉ
ＯＦスタツクモードがフープｍｉれ、ステップ１６５２
において、ステップ１６０６で保管されたサブチャネル
・アドレスが工（）Ｒ配列をランチ１１０１へ１１１２
に読込むために用いられる。ステップ１６５１１で故障
アクンヨン・コードをロードしたのち、ＡＣＷＬポＣＵ
　Ｂ　ＲＬ　１１１にルーチンが呼出しルーチンに戻る
。

ブロックマルチプレクザ状態ルーチン ブロックマルチプレクサ状態ルーチン（ＤＪφＢＭ）は
第１７図に示されている。このルーチンはブロック・マ
ルチプレクサ形チャネル上の状態要求の結果として呼出
され、そのチャネルて報告された状態が報告制御装置が
使用中でなく（ステップ１１１０６）ＩＣＥザブチャネ
ル状悪状態であること（ステップｘｕ１２）またはＩＧ
Ｒザブチャネル状態がＯでないこと及びサブチャネル・
モード・レノスタキ０６が仝キ４；Ｉｓ　態（ステソゲ
ｌ）＋１２及びｔｕｌｕ）を示すことを示す。

状態１７１ｇ、１了２０．１７２４、Ｊ７２Ｇ、１７２
８及び１７うＱは、ステップ１４１８、Ｊ」２０．１ｇ
２Ｊ１．４２６．１１１２８及び１１１う０と同様であ
る。しかし、１７２）Ｉにおけるテストが制１１１１ｆ
装置１−）終了状態のないことを示すか、またはステッ
プ１７２８におけるテストが匍ｊ御装面終了オンリー状
態かないことを示す場合、ルーチンは、ステップ１７う
２へ進んで、てこで試験を行って制御装置から報告され
た状態がユニット検査状態であるかどうかを調べる。異
常ツたは誤シ状１軒か七の制御装請内で現在または１ノ
■の指令に起ると、１ｌｆｌＪ御装置がユニット検査状
態（ｄμｓＰ図の状態ワードにセットされたピノｌ−３
１１）を報告’Ｉ−ル。ユニット検査状態がステップ】
７５２で検出されなければ、ルーチンは、ステップ１７
３１１に移って、てこでサブチャネル・モード・レジス
タ１Ｉ０６の三つの下位ビットがセレクト６ガ回路５」
２に加えられる。Ｓ工ＯＦ保留状態が０Ｊ０１でるり、
制御装置使用中状態が１１０１であるから、これらのモ
ードのいずれかが存在′ｆれば、ルーチンは、力えられ
たＣＳアドレスに分岐１−る。ステップｊ７３６におい
て表わされたこのアドレスにおける指令は、Ｅ（ＩＯＦ
保留モードに対し、て検査する。サブチャネル・モード
・レジスタ）＋０６の内容は、そのレジスタに記１意さ
れた値に従って幾つかの出力の中の一つに出力信号を生
ずるデコーダ（図示なし）に加えられる。デコーダから
の出力信号は、セレクタ３１６に加えられ、試験された
モードが真芝たは偽シのどちらであるとわかるかに従っ
て、三方向分岐を生ずるために試験される。この条件が
真であれば、プログラムは、ステップｊ７３８でＡＣ８
手５ＳＴＫＲサブルーチンを呼出す与えられたアドレス
に分岐して、Ｓ工ＯＦスタックリンクヲ調節する。一方
、ステップ１７５Ｇで試験された状態が偽りとわかれば
、与えられたアドレス−１−Ｉ　Ｋ　分岐り、て、この
アドレスにある指令がステップコア４０におけるＡＣＷ
φＣＵ　Ｂ　Ｐｉ　Ｌ　Ｎ　Ｋル−チンを呼出し４、制
御装置使用中スタックをｓ工ＯＦスタックの先頭ＫＡＬ
　７（Ｊ　’１−　ル。

ステップＪ、　７１ｊ　Ｏにおいてルーチンヲ完了し５
斤のチ、ルーチンはステップｊ７うＦ３に戻り、ＡｃＳ
＄５ＳＴＲＫルーチンを実行し、ステップ１７１１２Ｖ
Ｃ移って、そこでＣＣＭが非、；；り状態十すえ買き条
件コードのザブチャネノリ゛（態を発生する。次にルー
　チｙｉＨＢＪφ報告ルーチン（図示ｆｚ　ｌ、　）　
Ｋ分岐して状態テーブルにある状態全報告する力４たは
ＵＰエヘ状態を報告する。

Ｓ　工ＯＦスタック再連紅ｉルーチン Ｓ工ＯＦスタック再連ｉＪルーチン（ＡＣ８φＳＳ、Ｔ
ＫＲ）は第１８Ａ及びＩｇＢ図、に示されている。この
ルーチンは工ＧＲが発呼回路Ｖ（よって読取られてＩ／
′またと仮定する。チャネルが５ＩＯＦ保留１ｋＩ′１
ｉｆｆｌＪ御装置朗用中モードにあること全保証するた
めに検査が行われ、そうでなけカ、げ、ルーチンは発呼
回路に戻る。サブチャネルが５ＩＯＦ保留モードであれ
ば、そのザブチャネル幻、ｓ工○Ｆスタックから取除か
れ、ポインタが更新され、そのモードが空きにセットさ
れて発呼回路へ。帰が行われる。

このルーチンは、処Ｊ、　３　Ａ図におけるステップ］
８００で始廿る。サブチャネル・モード・ランチ１１０
６’ｉ試験して、七のサブチャネルが、ｓ工ＯＦ保留チ
には制御装置イＦ’剤中モードにあるがとうかを調べる
。）Ｃｉｌ、が違えば、故障アクション・コードがステ
ップ１１ｏ２でロードされて、ルーチンが呼出ルーチン
に戻る。サブチャネル・モードが５ＩＯＦ保留筐たは８
ｉ制御装置使用中であれば、ステップ１ｇ００からルー
チンは　ステップ１８０１ＩＫ存って故障アクション・
コード全ロードする。

ステップ］、　８０６　Ｋおりて、チャネル１１７号が
ＣＭＯ］）ラッチ４１０から’４４らカてＬＳ５０１１
の中のアドレス６６ｏ＊に保１・さカ、る。ステップ１
８０８におりで、チャネル番号を定ａ２ｏｏ”に加えて
、その系吉呆？月１−てＬＳ　５　Ｑ　Ｂ百ニアドレス
Ｊ旨定１１１、ＢＩＯＦ、ｅ、タック計叔企テーブルｊ
ｏｏ４から読出す。ステップ１８１０ｒｃおいて工Ｇ　
Ｒ７トレス・レジスタｌ１１６：、％るサブチャネル・
アドレスかｌ：ＯＲ配列全アドレス指定ｔ、、−ｏの定
数値全その配列に加え（，４ｒ　＆　Ｅ図のフォーマッ
ト参照）、その１己夕ＩＩのサブチャネル・モード４１
何に空き（ｏｏ。

Ｏ）を曹人力る。

ステップ１　ｇ　１２Ｆおいて、ステップ１８０８て読
Ａｙ、ら′ｉ″したスタック計数を試験し、て、Ｓ工Ｏ
Ｆスタックが窒きであるかどうかヲ調べる。そのスタッ
クが債きであｉ″Ｌば、ルーチンは、ステップ１８１１
４で故障アクションをロートし、たのも、呼出し、ルー
チンに戻る。一方、ステップ１ｇ１２におけるテストが
Ｓ工ＯＦスタックが窒キでないことを示す楊合、ステッ
プ１８１６においてスタック計数かｊたけ減分され、ス
テップ］、　８０８でづｉ生した計数アドレスを用すて
ＬＳ５０＋１内のテーブル１ｏｏ１１に再書込みされる
。

ステップ１８１８において、減分さｆＬｒｒスタック計
斂が０の値に対して試験される。ヤの試舷が」′Ωであ
るとわかれば、取除かれようとしているエントリーがヤ
のスタック内の唯一のエン）・リ−１ある。故障アクシ
ョン・コードがステップ１ｇ２０でロードさワ２、呼出
しルーチンへ１お帰が行わ力る。ステップＪ８．１８に
おける虱潰がそのスタック内に２以上のエントリーがあ
ることを示せば、チャネル番号が定数１００゛に加えら
れ、その結果音用いてそのスタック内の最後の５ＩＯＦ
σ）サブチャネル・アドレス指定るためにＬＳ内のテー
ブル１００２′（ｉ−アドレス指定するために用いらｎ
る。

ステップｊ８２２において、ラストイン・スタック・サ
ブチャネル・アドレスか工ＧＲアドノス・レジスタ１１
１Ｇから読取られた現在のサブチャネル　アドレスと比
較される。この二つが等しければ、プログラムは、ステ
ップ１８２ヰに分岐する。

保管されたチャネル番号を定数１０ダに加えてラストＳ
工ＯＦインスタック・テーブル１００２内のアドレスを
得て、前のインスタック・リンクがこのアドレスに一二
込ｉｔｚる。前のインスタックリンクが最後のインスタ
ック・テーブルかう読取られたアドレスを用いて工ＧＲ
１，ＩＩ己列のデータ計数欄から読取ら力る。

ザブチャネル・アト゛レスが最後のインスタック・アド
レスに等しくないことをステップＪ、８２２における比
較が示す場合、ルーチンにステップ１８２８１／（移っ
て、そこで保管されたチャネル番号を］柑いてＬＳ５０
＋ｌｉアドレス４旨定して、テーフ゛ル１０００からそ
のスタック内の次の５ＩＯＦエントリーのザブチャネル
・アドレスを読取る。ルーチンは第］、　８　Ｂ図に進
み、そこでスタックから読取ったエントリーをサブチャ
ネル・アドレスと比１１文して、そｆ″ｌ−らが等し、
いかとうかヲｄ１！ｌへる。そｆｔらが等しけハは、プ
ログラムはステップ１ｍ５０カ（−）　ステップＪ８３
２へ分岐し、そこで次のイノスタック・リンクか次のイ
ンスタック・テーブルに読込ま力、る。

ザブチャネル・アドレスが次のインスタック・アドレス
にｑし５くなければ、ステップ１８３　ｌＩにおいて前
のインスタック　リンクと次のインスタック・リンクが
礼（られる。ステップ１　ｇ　３６において、次のイン
スタック・リンクが前のインスタック・リンク・サブチ
ャネルに畳入れられて、ステップ１Ｆ３３８において前
のインスタック・リンクが次のインスタック・リンク・
ザブチャネル＆（Ｔ書入力５られる。ステラ１３８３２
ｐ斤は１ｇ５ｇから、ルーチンは、ステップ１８１１０
に進み、そこで呼出Ｉ２．ルーチンの復帰アドレスがＬ
Ｓから検索さ〕９．て、呼出しルーチンへの復帰が行わ
れる。

発明の効果 本発明は親処理装置によって周辺ザブシステム制御装置
によって実行するために発せられた５ＩＯＦ指令を取扱
う方法と装置を提供する。５ＴＯＰ指令は、中央１１ｊ
ｌＪ　Ｍｌモジュールと匍ｊ側１装圃との間に接続され
たチャネル・モジュールがあるチャネルがチャネル・モ
ジュールを通じて使用でさるこ渣指示する５ＩＯＦ要求
を発する壕で待ち行列に入れられる。この時点で、５Ｉ
ＯＦ指令がチャネル・モジュールを通って制御装置に送
られる。

中央制御モジュールは、各チャネルに対する制御装置使
用中待ち行列全維持し、あるチャネルＫｊ妥続さ；ｆｔ
、た制御装置が制御装置終了状態を報告するとき制御装
置使用中待ち行列が５ＩＯＦ保留待ち行列の先頭に連結
されて、ｒ更剤中であったために：ｆｊ制御装置によっ
て実行でき々かった５ＩＯＦ指令が再びそれらの制御装
置へ中央別算侶複合体に割込みをかけることなく中央制
御モジュールによって発することができるようにする。

【図面の簡単な説明】

第１図は本発明を利用できるデータ処与装置のブロック
図、 ｂ’Ｅ２Ａ及び第２Ｂ図は５ＩＯＦスタツク及び制１Ｉ
Ｉｌ装置使用中スタックを七れぞ１％１１ｆｌ）御する
方法を示才図、 第２　Ｃ図は制御装置使用中スタック内のエントリーが
Ｓ工ＯＦスタックに連系古されてそのスタックの先頭に
おかれるやシ方を示す図、 第う〜７図は第９図に示すようＶＣ配列されると中央制
御モジュールのブロック図となる図、ＫｇＡ〜ｇＰ図は
、中央制御モジュール内の種々の点において生ずるデー
タに対１〜るフォーマントを示す図、 煙り図は、第う〜７図の配置を示１−図、第１０図は局
部記憶装部”配列の部分マツプ、第１１図はＵＰＩルー
チンを示す流わ５図、第１２Ａ及び１２Ｂ図は１９工○
Ｆ命令コート・ルーチンを示す流わ図を構成する図、 第〕う図はチャネルＳ工ＯＦ要求ルーチンを示す流れ図
、 第１１１Ａ及びＩＩＩＢ図は状態要求ルーチンを示す流
れ図を構既才る図、 Ｈｚ　１５　Ａ〜１５Ｄ図はブロック・マルチプレクサ
透過制御装置使用中ルーチンを示′１″流泊５図を構成
する図、 第３．（、Ａ〜１６ｃ図はｄ用御装置使用中スタック再
連結ルーチンを示す流１１図全構成する図、第１７図は
ブロック・マルチプレクザ状態要求ルーチンを示す流れ
図、 詔１８Ａ及びＩｇＢ図１ＩｉＳ工ＯＦスタック再連結ル
ーチンの流）１図を構成する図である。 第１頁の続き ０発　明　者　ドナルド・トーツス・　アメリカｆボー
ドセン　リート１７ａ ＠発明者　ジョン・ロジャー・ホ　アメリカぞンコンプ
　トリート２！ ＠発　明　者　ブルース・クラレン　アメリカぞス・ト
ッド　１４０４３ ０発　明　者　ロパート・マリオン・　アメリカｆマル
ク　１６３８ ・衆国ミネソタ州セントポール、アゲート・スト・衆国
ミネソタ州ローズビル、ノースビュー・ス）６８ ・東国ミネソタ州プレイン、エツジウッド・ロー・衆国
ミネソタ州ホワイトベアー、リツジウツド手　続　補　
正　省　（方式） Ｉｖ１和５９年１１月７　［コ 特許庁長官　志　賀　学　殿 Ｌ　事件の表示 昭第１１５９年　特　許　願第１１１４５５６号乙　発
明←命案→の名称、を脳紺鈷民夢扮、制御機構使用中待
ち行列技法 う、補正する者 事件との関係　特許出願人 ｕ、所　アメリカ合衆国亡ニーヨーク州ニューヨーク。 アベニュー・オフ・ザ・アメリカス１２９０ｕ＋Ｆ　（
氏名）スベリ−・コーポレーション１１、代理人

Claims (1)

1. 【特許請求の範囲】 Ｌ　中央計算機複合体によって中央制御モジュールへ発
   せられ、チャネル・モジュールｋＡ過して制御装置に至
   シ、それによって実行される指令を処理する方法であり
   、 前記中央制御モジュールによって受けられるが前記チャ
   ネル・モジュール手段を１だ通過していない指令の第１
   の待ち行列を形成する段階と、前記チャネル・モジュー
   ル手段を通過したが一つの前記制御装置が使用中である
   ため十′ｒＬによって拒絶された指令の第２の待ち行列
   全形＃：する段階と、 前記一つの制御装置が指令を受入れるρに使用できると
   き、前記第２の待ち行列を前記第１の待ち行列の先頭に
   連結する段階とを備え、使用中であるとｌＡう理由で一
   つの制御装置によって拒絶された指令を前記中央計算機
   複合体に割込みをかけることなく前記制御装置に発する
   ことができるようにすることを特徴とする方法。 乙　前記チャネル・モジュール手段が前記中央制御モジ
   ュールを前記制御装置へ接属する複数のチャネルを備え
   、前記方法がさらに前記複数のチャネルの各々に対して
   前記第１の待ち行列と前記第２の待ち行列を形成する段
   階を含む特許請求の範囲第１項に記載の方法。 う、　中央計算機複合体、中央制御モジュール、サブシ
   ステム制御装置及び前記中央制御モジュールを前記サブ
   システム制御装置へ接続するチャネル・モジュール手段
   とを備え、前記中央計算ｔｔｙ、複合体が前記ザブシス
   テム制御機構の動作を開始するために前記中央制御モジ
   ュールへＳ工０Ｆ（ＳＴＡＲＴ　Ｉｌｏ　ＦＡＳＴ）指
   令を発し、前記中央制御装置が前記チャネル・モジュー
   ルにＳ工ＯＦ指令が使用できることを知らせる手段を備
   え、前記チャネル・モジュールがＳ工ＯＦを要求してそ
   れを前記サブシステム制御装置に通す手段を備えている
   形式のデータ処理装置において、前記中央制御モジュー
   ルにあって、前記中央計算機複合体から受けたが前記チ
   ャネル・モジュール手段が要求しなかったＳ工ＯＦ指令
   の第１の待ち行列を維持する第１の手段と、 前記サブシステム制御装置にあって、前記サブ／ステム
   が前記チャネル・モジュール手段からＳ工ＯＦ指令を受
   けた時点で使用中であるとき、前記チャネル・モジュー
   ル手段を通して前記中央制御モジュールへ回される使用
   中状態指示を発生する第２の手段と、 前記中央制御モジュールにあって、前記サブシステム制
   御装置が使用中であるために前記ザブシステム制御装置
   が実行で＝＆いＳ工ＯＦ指令に対する裁２の待ち行列を
   維持する第２の手段と、前記ザブシステム制御装置角が
   Ｓ工ＯＦ指令を受入れる用意ができているとき前記−９
   ２の待ち行列を前記第１の待ち行列の先頭に連結する第
   ５の手段と、 全備えることを特徴とするデータ処理装置。 ヰ　前記データ処理装置が複数のサブシステム１１７υ
   御装置を含み、前記チャネル・モジュール手段が前記中
   央制御モジュールを前記サブシステム制御装置へ選択的
   に接続する複数のチャネルがらなり、 前記第１の手段及び前記第２の手段がそれぞれ前記チャ
   ネルの各々に対する別々の待ち行列を維持する手段を備
   え、 前記第５の手段が、与えられ、たチャネルに接続された
   サブシステム制御装置がＳ工ＯＦ指令を受入れる用意が
   できているとき、前記与えられたチャネルに対する第２
   の待ち行列を前記与えられたチャネルに対する第１の待
   ち行列の先頭に連結する手段を備える・、 特許請求の範囲第５項に記載のデータ処理装置。 ５　諸指令を発する中央計算機複合体と、前記指令の実
   行を制御し、各々が前記指令の一つを受けたときにそれ
   を実行できないとき、制御装置終了状態を発生する手段
   を備える複数の制御装置と、 前記諸指令を受ける中央制御モジュールと前記中央制御
   モジュールを前記制御装置へ選択的に接続する複数のチ
   ャネルと、 全備え、 前記中央制御モジュールは、 前記チャネルの一つに与えられた指令が前記一つのチャ
   ネルによって実行するために受けられたという指示を選
   択的に通す第Ｊの手段と、前記チャネルの各々に対して
   、前記チャネルに通されなかった受信指令の第１の待ち
   行列を形成する第２の手段とを備え 前記チャネルの各々は、 前記チャイルが使用中でないとき前記中央制御モジュー
   ルへ前記指令の一つに対する要求を発する手段を備え、 前記中央制御モジュールは、 前記チャネルの一つからのｕｊＪ記要求の一つに応答し
   て、前記指令の一つを前記一つのチャネルに対する前記
   第１の待ち行列からそのチャネルに接続された制御装置
   へ通す手段を備え、また中であるために実行できない前
   記指令の一つを受信し７たのに応じて制御装置使用中状
   態を発生する手段を含み、前記使用中状態は、前記制御
   装置から前記チャネルの一つを通って前記中央制御モジ
   ュールへ戻され、さらに 前記中央制御モジュールにあって前記使用中状態に応じ
   て、前記チャネルの各々に対して、そのチャネルを通し
   て使用中状態を戻されたチャネルに対する指令の第２の
   待ち行列を形成する手段を 備えたデータ処理装置。 ６　前記制御装置の各々が、それが別の指令を受諾する
   のに使用できるとき、前記チャネルの一つを通して制御
   装置終了状態を戻す手段を備え、前記中央制御モジュー
   ルが前記制御装置終了状態が戻されるのに通ったチャネ
   ルに対する前記第２の待ち行列を前記制御装置終了状態
   が戻されるのに通ったチャネルに対する前記第１の待ち
   行列の先頭に結合する手段を備える 特許請求の範囲第５項に記載のデータ処理装置。 ７　前記複数の制御装置が前記チャネルの一つに因もづ
   る式につながれている特許請求の範囲第５項に記載のデ
   ータ処理装置。