JPS6074432A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6074432A JPS6074432A JP58181097A JP18109783A JPS6074432A JP S6074432 A JPS6074432 A JP S6074432A JP 58181097 A JP58181097 A JP 58181097A JP 18109783 A JP18109783 A JP 18109783A JP S6074432 A JPS6074432 A JP S6074432A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- photo resist
- rear surface
- wafer
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関するものである。
近年Ｇ ａ Ａ ｓ等の化合物半導体を用いたティスク
リードＦＥＴ、アナロク集績回路、ティジタル集槓回路
の研究開発が活発に行なわれている。ごの場合、集積回
路上の接地すべきｗＬ極は寄生的回路要素の介在を極力
避けて接地する必要がある。特に、比較的インビータノ
スレベルの低いティスクリー）ＦＤ’ｌ’、アナ［１グ
集括回路におＧビＣ（オ以地の問題は重要である。
リードＦＥＴ、アナロク集績回路、ティジタル集槓回路
の研究開発が活発に行なわれている。ごの場合、集積回
路上の接地すべきｗＬ極は寄生的回路要素の介在を極力
避けて接地する必要がある。特に、比較的インビータノ
スレベルの低いティスクリー）ＦＤ’ｌ’、アナ［１グ
集括回路におＧビＣ（オ以地の問題は重要である。
この問題を解決する力法七して、半、；ｊシトウーハ−
表面から裏面Ｉこ貝通ずる穴を開（・プこの穴を俗視で
埋めて接・−するいイ）ゆるバイア・ホール（ｖｉａｈ
ｏｌｃ ）技１ｉＩｌｒが用いら、ｔｌている。このバ
イア・ポール技セ）Ｔ１こおいては、半杷縁性斗導体つ
、ノ・−表面の全駒γ１を極と該つ＝ノゝ−グｌｉｊ＋
を以ｆｔ；ｔ： Ｌハ′ＩＪれＩ−Ｊなら７Ｓいため１
こ、表面から穴を開ける心安がある。
表面から裏面Ｉこ貝通ずる穴を開（・プこの穴を俗視で
埋めて接・−するいイ）ゆるバイア・ホール（ｖｉａｈ
ｏｌｃ ）技１ｉＩｌｒが用いら、ｔｌている。このバ
イア・ポール技セ）Ｔ１こおいては、半杷縁性斗導体つ
、ノ・−表面の全駒γ１を極と該つ＝ノゝ−グｌｉｊ＋
を以ｆｔ；ｔ： Ｌハ′ＩＪれＩ−Ｊなら７Ｓいため１
こ、表面から穴を開ける心安がある。
この士き穴を開ける位置は、該ソーノ・−表１ｍの１［
す路バター７ （（ｉ従って７Ｊ５ ｉ）らイ］るべき
もＱ）で〃）ろから、赤外、腺目合せ装置または両面目
金せ装置なと、該ワーハー表面と兵２而を同時に見るこ
とのできる目合せ装置が必要とｉｆる。しかしながらこ
のよつな装置は高価であるはかりてなく、取払いも松雑
で精度よく裏向ん）ら目合せすることが畑かしいという
問題があった。
す路バター７ （（ｉ従って７Ｊ５ ｉ）らイ］るべき
もＱ）で〃）ろから、赤外、腺目合せ装置または両面目
金せ装置なと、該ワーハー表面と兵２而を同時に見るこ
とのできる目合せ装置が必要とｉｆる。しかしながらこ
のよつな装置は高価であるはかりてなく、取払いも松雑
で精度よく裏向ん）ら目合せすることが畑かしいという
問題があった。
本発明の目的は前記問題を解決した１′導体装置の製造
方法を提供することにある。
方法を提供することにある。
本発明によれば、半絶縁性半導体ウェハー表面からｋ
ｌｆｉ ｌζｕ１通する穴を開ける工程と、この穴によ
り目合せをしてに亥・り＝／・−裏面から金、薫電極が
設けられている該ウーハ−表面に向って穴を開ける工程
と、該ウーハ−裏面からめっきをして前記金属電極と該
ウーハ−裏面とを電気的１こ接醗する工程上を含むこと
を特徴とする半導体装置の製造ブｌ法が得られる。
ｌｆｉ ｌζｕ１通する穴を開ける工程と、この穴によ
り目合せをしてに亥・り＝／・−裏面から金、薫電極が
設けられている該ウーハ−表面に向って穴を開ける工程
と、該ウーハ−裏面からめっきをして前記金属電極と該
ウーハ−裏面とを電気的１こ接醗する工程上を含むこと
を特徴とする半導体装置の製造ブｌ法が得られる。
このような本発明において１才、赤外線回合せ装置ある
いは両面目金せ装置などの特殊な目合せ装置を用いｔＩ
′りでも、バイア・ホール形成のための目金ゼを行うこ
とができ２・ため、半導体装置の製造においてその効果
は大きい。
いは両面目金せ装置などの特殊な目合せ装置を用いｔＩ
′りでも、バイア・ホール形成のための目金ゼを行うこ
とができ２・ため、半導体装置の製造においてその効果
は大きい。
以下本発明を図面を用いて詳述する。
第１図〜第５ ＊２ｉは本発明の一実施例を説ＩＪＩす
るための図で主紋工程における＋ｉμ＋：１ム置の断１
１１図である。
るための図で主紋工程における＋ｉμ＋：１ム置の断１
１１図である。
第１図に＋−レ４−一は・半絶縁性ＣＪ ａ Ａ ｓウ
ーハ−１の表面１０から裏面月に貫通ずる穴１２を開け
る工程を示している。
ーハ−１の表面１０から裏面月に貫通ずる穴１２を開け
る工程を示している。
該ウェハー表面上には金属電極２が設けらゎている。該
ウーハ−表面ｌこは開口部１：３をＩ＋ｉＮえたホトレ
ジストパターン３が設けられ、腹面に（Ｊ全面にわたっ
てホトレジスト膜４が伺けられている。この状態で該ウ
ーハ−１を化学ｊ−・／チングイ−ると、穴１２が設り
られる。第２図＋、１貫通した穴」２を用いた。
ウーハ−表面ｌこは開口部１：３をＩ＋ｉＮえたホトレ
ジストパターン３が設けられ、腹面に（Ｊ全面にわたっ
てホトレジスト膜４が伺けられている。この状態で該ウ
ーハ−１を化学ｊ−・／チングイ−ると、穴１２が設り
られる。第２図＋、１貫通した穴」２を用いた。
裏面のホトレジストパターン１６の目合せを説明するた
めの図である。％ｌ’、 １ 図におりろホトレジスト
パターン３およびホトレジストＩＩ＠ ４．５．取り去
っ１こ後に穴１２の裏面側開口部を用いて問合せされた
ホトレジストパターン６を設け、さらＩこウーハ−表面
全体にわたって、ホトレジスト膜５がｅりりられている
。第３図（オ第２図の状態で該ウーハ−１をエツチング
した様子を表す図である。穴１，１が設けられでいる。
めの図である。％ｌ’、 １ 図におりろホトレジスト
パターン３およびホトレジストＩＩ＠ ４．５．取り去
っ１こ後に穴１２の裏面側開口部を用いて問合せされた
ホトレジストパターン６を設け、さらＩこウーハ−表面
全体にわたって、ホトレジスト膜５がｅりりられている
。第３図（オ第２図の状態で該ウーハ−１をエツチング
した様子を表す図である。穴１，１が設けられでいる。
第４図はめっき工程を示す図である。第４シ１におイー
ｃ、第３図で示さＩ′１だホトレジストを全てカッ、し
た後、表面にめっき紬１礼用金属８べ・蒸着し、さらに
表面全体にわたってホトレジスト＠７を設け、た板金め
っき９を行う。第５図において、ホトレジスート膜７を
取り除くと、電極２が該ウーハ−裏面とバイア・７トー
ルによって電気的に接続されている。
ｃ、第３図で示さＩ′１だホトレジストを全てカッ、し
た後、表面にめっき紬１礼用金属８べ・蒸着し、さらに
表面全体にわたってホトレジスト＠７を設け、た板金め
っき９を行う。第５図において、ホトレジスート膜７を
取り除くと、電極２が該ウーハ−裏面とバイア・７トー
ルによって電気的に接続されている。
このような本ｊｔ Ｉ７．ＩＩζこおいては赤外紳月合
せ装を泣、両面問合Ｕ装置のような、ウーハ−表面およ
び裏面を同時に見ることのできろ％殊ｊ、ｃ問合せ装置
を用いることなく、バイアオールを形成でき、さらにつ
５バ一表１ｊｉ ！’１ ｉ４ｊけられた電極金属をバ
イアホールそ逸して接地できるため、半６体４４置の製
造に５いてその効果１］太きい。
せ装を泣、両面問合Ｕ装置のような、ウーハ−表面およ
び裏面を同時に見ることのできろ％殊ｊ、ｃ問合せ装置
を用いることなく、バイアオールを形成でき、さらにつ
５バ一表１ｊｉ ！’１ ｉ４ｊけられた電極金属をバ
イアホールそ逸して接地できるため、半６体４４置の製
造に５いてその効果１］太きい。
１２１曲の１「ｊ単な簡明
第】しＪ−第５図は本発明の−実り例を醗明するための
図で主要工程に′、まける半導体装置σ〕断面図である
。
図で主要工程に′、まける半導体装置σ〕断面図である
。
図におい−Ｃ１
Ｊは二を絶縁性Ｕ 、ＩＡ ｓつ、バー、２は１極金属
、３、 ４．５＋ ６． ７はホトレジスト、 ８はメ
ッキ給Ｉｆｉ用金属、９は金ノノキであるっ 代理人弁理上 内置 Ｖ′、
、３、 ４．５＋ ６． ７はホトレジスト、 ８はメ
ッキ給Ｉｆｉ用金属、９は金ノノキであるっ 代理人弁理上 内置 Ｖ′、
Claims (1)
- 半導体ウーハ−表面から矢面にｙ通する穴を開ける工程
と、この人により目合せをして該ワゴ、ｌ＼−裏面から
金属電極が設けら石Ｃいる該つ＝／＼−表面に向って穴
を開）ブる工程と、該つ＝７・−裏面からめっきをして
ＯｉＪ記金属電極々該ウ一つ・−２而とを’Ｔｋｊ気的
ζこ接続する工程とを宮むことクニ構便とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181097A JPS6074432A (ja) | 1983-09-29 | 1983-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181097A JPS6074432A (ja) | 1983-09-29 | 1983-09-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6074432A true JPS6074432A (ja) | 1985-04-26 |
Family
ID=16094776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181097A Pending JPS6074432A (ja) | 1983-09-29 | 1983-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074432A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5214385A (en) * | 1975-06-30 | 1977-02-03 | Varian Associates | Microwave fet substrate penetrating electrode contactor |
| JPS5283070A (en) * | 1975-12-29 | 1977-07-11 | Seiko Instr & Electronics Ltd | Production of semiconductor device |
-
1983
- 1983-09-29 JP JP58181097A patent/JPS6074432A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5214385A (en) * | 1975-06-30 | 1977-02-03 | Varian Associates | Microwave fet substrate penetrating electrode contactor |
| JPS5283070A (en) * | 1975-12-29 | 1977-07-11 | Seiko Instr & Electronics Ltd | Production of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4978639A (en) | Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips | |
| US4348253A (en) | Method for fabricating via holes in a semiconductor wafer | |
| SE0003326D0 (sv) | Förfarande för etsning, samt ramelement, mask och prefabricerat substratelement för användning vid sådan etsning | |
| JPS62502646A (ja) | ポリイミドに先細形状のビア・ホ−ルを作成する方法 | |
| JPH0573338B2 (ja) | ||
| JP2005101268A5 (ja) | ||
| TWI293856B (en) | Substrate manufacturing method and circuit board | |
| JPS6074432A (ja) | 半導体装置の製造方法 | |
| US6797630B1 (en) | Partial via hard mask open on low-k dual damascene etch with dual hard mask (DHM) approach | |
| JP3523815B2 (ja) | 半導体装置 | |
| TW543350B (en) | Method for producing wiring configurations having coarse conductor structures and at least one region having fine conductor structures | |
| JPS5944844A (ja) | 半導体装置とその製造方法 | |
| JP3028799B2 (ja) | 半導体装置の製造方法 | |
| KR100947458B1 (ko) | 반도체 소자의 인덕터 제조 방법 | |
| KR100334971B1 (ko) | 전기도금법을 이용한 금속배선라인 형성방법 | |
| JP2863216B2 (ja) | 半導体装置の製造方法 | |
| JPH0777265B2 (ja) | 半導体装置の製造方法 | |
| JPS605543A (ja) | 半導体装置の製造方法 | |
| JPS62186569A (ja) | 電界効果型トランジスタの製造方法 | |
| JP4183928B2 (ja) | 配線パタ−ンの形成法 | |
| JPH0682692B2 (ja) | 半導体装置の製造方法 | |
| JPS642339A (en) | Manufacture of semiconductor device | |
| JPS63164438A (ja) | 基板へのスル−ホ−ル形成方法 | |
| JPS57102014A (en) | Manufacture of semiconductor device | |
| OSGOOD | Direct writing of microstructures for solid-state electronics(Final Report, 1 Feb. 1984- 31 Jan. 1986) |