JPS6074479A - 多結晶チャンネル電界効果トランジスタ - Google Patents
多結晶チャンネル電界効果トランジスタInfo
- Publication number
- JPS6074479A JPS6074479A JP59123549A JP12354984A JPS6074479A JP S6074479 A JPS6074479 A JP S6074479A JP 59123549 A JP59123549 A JP 59123549A JP 12354984 A JP12354984 A JP 12354984A JP S6074479 A JPS6074479 A JP S6074479A
- Authority
- JP
- Japan
- Prior art keywords
- region
- effect transistor
- channel region
- field effect
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタおよび集積回路に関する
もので、とくにポリシリコン電界効果トランジスタに係
わるものである。
もので、とくにポリシリコン電界効果トランジスタに係
わるものである。
各種用途に用いる電界効果トランジスタを製造するにあ
たって、多結晶半導体物質で良質の電界効果トランジス
タが製造できれば好都合であり。
たって、多結晶半導体物質で良質の電界効果トランジス
タが製造できれば好都合であり。
これが１１能となれば少なくとも２つの領域で突破口が
開かれることになる。まず第一は、絶縁体構造上のシリ
コンがきわめて多拙類の基板上で製造口」能となること
である。この点については今のところ、このような絶縁
体構造上のシリコンを用いることのできるのは、シリコ
ン活イ４−デバイス層と絶縁基板間の格子整合が良好な
場合たりである。
開かれることになる。まず第一は、絶縁体構造上のシリ
コンがきわめて多拙類の基板上で製造口」能となること
である。この点については今のところ、このような絶縁
体構造上のシリコンを用いることのできるのは、シリコ
ン活イ４−デバイス層と絶縁基板間の格子整合が良好な
場合たりである。
第二には、これは恐らく第一の点よりも＋１（要である
と思われるが、良質なポリシリコンデバイスが多結晶半
導体物質で製造できるようになれば、縦方向の集積化が
可能となる。すなわち現在の集な１回路は２本質的には
２次元デバイスであり、このような活性デバイスを互い
に重ね合せることはできない。これに対して、ポリシリ
コンチーＡ′ンネルを有する活性デバイスを製造するこ
とが可能となれば、活性デバイスを互いに暇ね合せるこ
とがｕＪ能となり、集積回路の設用上まったく新しい世
代への道を開くこととなる。
と思われるが、良質なポリシリコンデバイスが多結晶半
導体物質で製造できるようになれば、縦方向の集積化が
可能となる。すなわち現在の集な１回路は２本質的には
２次元デバイスであり、このような活性デバイスを互い
に重ね合せることはできない。これに対して、ポリシリ
コンチーＡ′ンネルを有する活性デバイスを製造するこ
とが可能となれば、活性デバイスを互いに暇ね合せるこ
とがｕＪ能となり、集積回路の設用上まったく新しい世
代への道を開くこととなる。
かくて、ポリシリコン中でトランジスタを構Ｊ（ν。
することを目標として数多くの試みがなされてきたが、
これらの試みは主として三つの困兜１に直向している。
これらの試みは主として三つの困兜１に直向している。
第一には、ポリシリコン物質の易動度（すなわちバルク
伝導度）がそれ自体きわめて低いことであり、第二には
ポリシリコントランジスタを用いた場合には、多くの場
合漏洩の問題が生ずることである。ざらに第三には、こ
のようなトランジスタのしきい４Ｍ Ｗｔ、圧が極めて
大きいことである。
伝導度）がそれ自体きわめて低いことであり、第二には
ポリシリコントランジスタを用いた場合には、多くの場
合漏洩の問題が生ずることである。ざらに第三には、こ
のようなトランジスタのしきい４Ｍ Ｗｔ、圧が極めて
大きいことである。
これらの問題点はいくつかの点で互いに関連し合うもの
である。ずなわぢ、ポリシリコントランジスタのチャン
ネルを非常に長くすることによって、漏洩電流を若干減
少させることができるが。
である。ずなわぢ、ポリシリコントランジスタのチャン
ネルを非常に長くすることによって、漏洩電流を若干減
少させることができるが。
こうした場合、ポリシリコンの易動度が低いためにデバ
イスが非常に大きな直列抵抗値をもっことになるので、
従来の方法を用いて実用的なポリシリコントランジスタ
を設剛しようとしても、ケゞインが低くかつきわめて大
型のデバイスとなりゃすい。
イスが非常に大きな直列抵抗値をもっことになるので、
従来の方法を用いて実用的なポリシリコントランジスタ
を設剛しようとしても、ケゞインが低くかつきわめて大
型のデバイスとなりゃすい。
従来、良質のポリシリコントランジスタを設計しようと
する場合には９反転モードで動作する１ｍ３あたり例え
ば１０１６以下の適正なドービ′ンダチャンネルレベル
で比較的厚い（例えば３５００−７５０００オングスト
ロームの）ポリシリコンを用いるのが普通であった。（
この場合チャンネルはＰ生型のポリシリコンソースおよ
びドレインからなるＰＩＪＯｓ トランジスタ用Ｎ型ポ
リシリコンである。）典型的には反転モードは漏洩電流
を減少させるように用いられているが、しかしながら、
このようなデバイス構成とするとしきい値屯圧か１１［
ｊ常８ボルトないし１０ボルト程度の非常に大きな値と
なり、このようなしきい値１１毛圧は多くの集イ゛１！
回路にとって高ずき゛る値である。
する場合には９反転モードで動作する１ｍ３あたり例え
ば１０１６以下の適正なドービ′ンダチャンネルレベル
で比較的厚い（例えば３５００−７５０００オングスト
ロームの）ポリシリコンを用いるのが普通であった。（
この場合チャンネルはＰ生型のポリシリコンソースおよ
びドレインからなるＰＩＪＯｓ トランジスタ用Ｎ型ポ
リシリコンである。）典型的には反転モードは漏洩電流
を減少させるように用いられているが、しかしながら、
このようなデバイス構成とするとしきい値屯圧か１１［
ｊ常８ボルトないし１０ボルト程度の非常に大きな値と
なり、このようなしきい値１１毛圧は多くの集イ゛１！
回路にとって高ずき゛る値である。
本発明はこれらの固唾を回避すべく、薄くて（好ましく
は１０００ないし１５０’０オングストロ一ム程度の）
かつ拡散濃度の高い（好ましくは１ｃｍ３あたり１０１
７から１０１” ）ポリシリコンＩＨにより形成される
チャンネル領≠を有するＷＥ界効Ｈ４トランジスタを提
供しようとするものである。このチャンネル領域は水素
でアニール処理を凪ずことにより漏洩電流を減少させる
のが好ましい。かくて得られるトランジスタは蓄積モー
ドで動作させるのが好ましい。（ちなみに、このチャン
ネルハＰＭＯＳデバイス用Ｐ型ポリシリコンにより形成
される。）これらの特徴の組合せによっつで、漏洩電流
が小さくてソース・ドレイン降伏ｒｌｔ圧が高り、シか
もしきいｌｉ？４ ｉｆ圧が低くかつチャンネル直列抵
抗値が小さいトランジスタを得ることができる。
は１０００ないし１５０’０オングストロ一ム程度の）
かつ拡散濃度の高い（好ましくは１ｃｍ３あたり１０１
７から１０１” ）ポリシリコンＩＨにより形成される
チャンネル領≠を有するＷＥ界効Ｈ４トランジスタを提
供しようとするものである。このチャンネル領域は水素
でアニール処理を凪ずことにより漏洩電流を減少させる
のが好ましい。かくて得られるトランジスタは蓄積モー
ドで動作させるのが好ましい。（ちなみに、このチャン
ネルハＰＭＯＳデバイス用Ｐ型ポリシリコンにより形成
される。）これらの特徴の組合せによっつで、漏洩電流
が小さくてソース・ドレイン降伏ｒｌｔ圧が高り、シか
もしきいｌｉ？４ ｉｆ圧が低くかつチャンネル直列抵
抗値が小さいトランジスタを得ることができる。
従って１本発明の第１の目的は漏洩電流が小さいポリシ
リコンチャンネルトランジスタを提供することにある。
リコンチャンネルトランジスタを提供することにある。
本発明の第２の目的は直列抵抗値か低いポリシリコンチ
ャンネルトランジスタを提供することにある。
ャンネルトランジスタを提供することにある。
本発明の第６の目的は直列抵抗値が低く、かつ物理的な
寸法が比毅的小さいポリシリコンチャンネルトランジス
タを提供することにある。
寸法が比毅的小さいポリシリコンチャンネルトランジス
タを提供することにある。
本発明の第４の目的は多結晶物質からなるチャンネル領
域を有し、かつ漏洩電流が小さい電界効果トランジスタ
を提供することにある。
域を有し、かつ漏洩電流が小さい電界効果トランジスタ
を提供することにある。
本発明の第５の目的は多結晶半導体Ｗ質からなるチャン
ネル領域を有し、かつオン状態における直列抵抗が低い
＞Ｉｔ電界効果トランジスタ提供することにある。
ネル領域を有し、かつオン状態における直列抵抗が低い
＞Ｉｔ電界効果トランジスタ提供することにある。
本発明の第６の目的はしきい［直ｔＩＬ圧が低いポリシ
リコン電界効果トランジスタを提供することにある。
リコン電界効果トランジスタを提供することにある。
〔問題点を解決しようとするための手段〕かくて本発明
による准界効釆トランジスタは多結晶半導体物質からな
るチャンネル領域と、 ＋ｉｉＪ記チャフチヤンネル領
域されたソース領域およびＩＳレイン領域と、前記ソー
ス領域とドレイン領域との間で電界をＯ１Ｊ記チャンネ
ル領域に印加するＪ：うに位置したケゞ−トとからなり
＋ １ｊｉＪ記チャンネル領域は＋１ｃ＋ｉ３あたり少
なくとも１０１７の平衡ギヤ＋１ア濃度を翁゛シている
ことを特徴とするものである。
による准界効釆トランジスタは多結晶半導体物質からな
るチャンネル領域と、 ＋ｉｉＪ記チャフチヤンネル領
域されたソース領域およびＩＳレイン領域と、前記ソー
ス領域とドレイン領域との間で電界をＯ１Ｊ記チャンネ
ル領域に印加するＪ：うに位置したケゞ−トとからなり
＋ １ｊｉＪ記チャンネル領域は＋１ｃ＋ｉ３あたり少
なくとも１０１７の平衡ギヤ＋１ア濃度を翁゛シている
ことを特徴とするものである。
次に図面を参照して本発明の実ノ血例を添１」された図
面と共に説明する。
面と共に説明する。
第６図に本発明に」；るデバイス構造の第１の実施例の
構成を示す。第６ａ図に示すごとく、出発材料としては
ろないし６ ｏｂｍ−ｃｍ 、結晶方位が＜１００＞、
厚さ６インチのシリコンスライス１１を用い、厚さ５０
００オングストロームのＬＰＣＶＤ （低圧化学蒸着）
のポリシリコン層１３を被着した後、塩化ホスホリルを
ドーパントとして用いて１ｃｍ２あたり６０オームとな
るようにＮ生型にドープする。さらに厚さ６５０オング
ストロームのケゞ−トシ化物１５を成長させる。ついで
第３ｂ図に示すごとく、ドープされていないＬＰＣＶＤ
のポリシリコンからなる厚さ１５００オングストローム
の層１７を６２０°Ｃでモノシラン（ＳＩＨ４）の熱分
解によってｈｌ ；ｉアシ、ホウ素打ち込みをか４（々
の打ち込み量で行うことによりチャンネルのドーピング
を調節する。またＣＨＦろをベースとする７°ラズマヲ
用いて、チャンネル承りシリコン層の完全なアイランド
エッチを行なうことによって、デバイスを絶縁し、第６
Ｃ図に示すごとくソースおよびドレイン領域１９をホウ
素の１−Ｊち込みによってドープする。なお第ろ６図は
デバイス完成時の構造を示す。
構成を示す。第６ａ図に示すごとく、出発材料としては
ろないし６ ｏｂｍ−ｃｍ 、結晶方位が＜１００＞、
厚さ６インチのシリコンスライス１１を用い、厚さ５０
００オングストロームのＬＰＣＶＤ （低圧化学蒸着）
のポリシリコン層１３を被着した後、塩化ホスホリルを
ドーパントとして用いて１ｃｍ２あたり６０オームとな
るようにＮ生型にドープする。さらに厚さ６５０オング
ストロームのケゞ−トシ化物１５を成長させる。ついで
第３ｂ図に示すごとく、ドープされていないＬＰＣＶＤ
のポリシリコンからなる厚さ１５００オングストローム
の層１７を６２０°Ｃでモノシラン（ＳＩＨ４）の熱分
解によってｈｌ ；ｉアシ、ホウ素打ち込みをか４（々
の打ち込み量で行うことによりチャンネルのドーピング
を調節する。またＣＨＦろをベースとする７°ラズマヲ
用いて、チャンネル承りシリコン層の完全なアイランド
エッチを行なうことによって、デバイスを絶縁し、第６
Ｃ図に示すごとくソースおよびドレイン領域１９をホウ
素の１−Ｊち込みによってドープする。なお第ろ６図は
デバイス完成時の構造を示す。
本例では」−記のようなスライス全２枚製作し。
１枚は水素プラズマによる粒界不活性処理（パッシベー
ション）を行ない、もう１枚にはそのような処理は行な
わない。この水素プラズマは１３．５６ＭＨｚで約８０
０ワツトのＲＦ正電源用いて水素分と糖素分の等しい／
１４合物中で励起し、？０られたーリ゛ンフ０ルをろｏ
ｏ’ｃで６０分間ノラズマ中に保持する。
ション）を行ない、もう１枚にはそのような処理は行な
わない。この水素プラズマは１３．５６ＭＨｚで約８０
０ワツトのＲＦ正電源用いて水素分と糖素分の等しい／
１４合物中で励起し、？０られたーリ゛ンフ０ルをろｏ
ｏ’ｃで６０分間ノラズマ中に保持する。
このようにしてイ＜、４たサンプルのうち、 ｒ′Ａ’
； １σ）−リンプルデバイスＬ１５ろ／Ｓ０４の出力
′Ｉ″ｌ′ｆ′１．を第７Ａ図に示す。このデバイスの
実効市、気チャンネル’ｌ’ｆＷＷは１２７ミクロン、
１は気チャンネル時■、は１．５ミクロンである。この
デバイス＜１−ｙＪ＜素パンシペーション処理は行なわ
なかったものである。かくて良好なＭＯ８ＦＥＴ動作が
得られたか、この動イ／［屈；イ１、は各スライスにつ
いても、またスライス間におし１ても再現しうるちので
ある。この場合、 ＶＤ ＝ ＶＯ，＝５■として測定
した駆’ｊＩＩ＋ ′１１℃流６：ｌ約１０マイクロー
ｊ′ンペアである。また、第８Ａ図に示すリニーｊ−（
：ＩＬ域伝達曲線から定まるように、ＶＧ −−５ｖ近
（・いこ２６ける蓄積ホール易動度は約１ＣｎＩ２／入
ｒ−ｓｅｃ−（”ある。
； １σ）−リンプルデバイスＬ１５ろ／Ｓ０４の出力
′Ｉ″ｌ′ｆ′１．を第７Ａ図に示す。このデバイスの
実効市、気チャンネル’ｌ’ｆＷＷは１２７ミクロン、
１は気チャンネル時■、は１．５ミクロンである。この
デバイス＜１−ｙＪ＜素パンシペーション処理は行なわ
なかったものである。かくて良好なＭＯ８ＦＥＴ動作が
得られたか、この動イ／［屈；イ１、は各スライスにつ
いても、またスライス間におし１ても再現しうるちので
ある。この場合、 ＶＤ ＝ ＶＯ，＝５■として測定
した駆’ｊＩＩ＋ ′１１℃流６：ｌ約１０マイクロー
ｊ′ンペアである。また、第８Ａ図に示すリニーｊ−（
：ＩＬ域伝達曲線から定まるように、ＶＧ −−５ｖ近
（・いこ２６ける蓄積ホール易動度は約１ＣｎＩ２／入
ｒ−ｓｅｃ−（”ある。
第７Ｂおよび第８Ｂ図に不発１すｊによる？４’、 ２
ｔ）つ４」ンプルデバイスＬ１５３／８１０の出力特
性を示す。
ｔ）つ４」ンプルデバイスＬ１５３／８１０の出力特
性を示す。
このデバイスの物理パラメータは前記１５３／８０４と
同等である。第１および第２のサンプルデバイスは、第
２のデバイスＬ１５３／８１０か水素プラズマ処Ｊ７１
＋を受けた点以外は、同一の処理手順を用いて製作した
ものである。この第２のデバイスの駆動？Ｕ流は約２０
０μＡで、不活性化されてない第１のデバイスの値より
も２０倍はど大きく、この値に相当するホール易動度は
７ ｃｍ２／Ｖ−ｓｅｃである。
同等である。第１および第２のサンプルデバイスは、第
２のデバイスＬ１５３／８１０か水素プラズマ処Ｊ７１
＋を受けた点以外は、同一の処理手順を用いて製作した
ものである。この第２のデバイスの駆動？Ｕ流は約２０
０μＡで、不活性化されてない第１のデバイスの値より
も２０倍はど大きく、この値に相当するホール易動度は
７ ｃｍ２／Ｖ−ｓｅｃである。
多結晶シリコンは結晶方位がランダムで、かつ粒界によ
って分離された小さな粒子から溝成され。
って分離された小さな粒子から溝成され。
粒界におりる電気的に活性なトラップにより荷゛ｔｎ粒
子（キャリア）を捕捉し２周辺の領域を空乏化し、電位
障壁を形成する。これらの′ｅ電位障壁。
子（キャリア）を捕捉し２周辺の領域を空乏化し、電位
障壁を形成する。これらの′ｅ電位障壁。
ＭＯＳＦＥＴの伝導態様に匹敵する効果を有している。
水素添加後にみられる駆動電流の増加は２粒子間の電位
障壁の低下、すなわち多結晶半導体物質について、つと
に験証された現象に関連しているように思われる。すな
わち、プラズマ処理中に水素原子がポリシリコン内に貫
通し粒界におりるダングリングボンド（非結合手）を飽
和させ、これによってトラップ密度を減少させる。
障壁の低下、すなわち多結晶半導体物質について、つと
に験証された現象に関連しているように思われる。すな
わち、プラズマ処理中に水素原子がポリシリコン内に貫
通し粒界におりるダングリングボンド（非結合手）を飽
和させ、これによってトラップ密度を減少させる。
第２図は粒界におりる空間電荷に対する水素パッシベー
ションの効果を概略的に示すもので、第２Ａ図はダング
リングボンドを示し、第２Ｂ図Ｇ、を不活性化、すなわ
ち安定化された結合状１庫を示し。
ションの効果を概略的に示すもので、第２Ａ図はダング
リングボンドを示し、第２Ｂ図Ｇ、を不活性化、すなわ
ち安定化された結合状１庫を示し。
第２Ｃ図は第２ＡｌンＩの′「）１位状１１マξを示し
、さらに第２Ｄ図は第２Ｂ図の電位状態それぞれ示す。
、さらに第２Ｄ図は第２Ｂ図の電位状態それぞれ示す。
水素パンシベーションを行った場合には、第２Ｂ図に示
すように、多数のダングリングボンドが水素イオンに結
合して電気的な中性部位を生ずるので。
すように、多数のダングリングボンドが水素イオンに結
合して電気的な中性部位を生ずるので。
粒界におりるトラップ密度Ｑ。Ｂはきわたって６１１２
少し、その結果、【ＩＬ位障壁ΦＧＢか大きく減少する
。
少し、その結果、【ＩＬ位障壁ΦＧＢか大きく減少する
。
この場合の は界面７ｎ荷密度Ｑ。Ｂの二乗に比例し。
（）Ｂ
ＱＧＢ”−ＱＧＢ” ／ ａ Ｑ Ｅ ｓ Ｎ Ａのご
とく変化する。
とく変化する。
これらデバイスのしきい１１α下における挙動は。
バルクシリコンＭＯ８）ランジスタの弱い反転特性に類
似しているか、しきい値下特性の発生機１１（ηは反転
モードバルク１ｖｉＯ８ＦＥＴとはまったく相異なるも
のモある。ケ゛−トの駆動’「Ｉｉ Ｉ−Ｅが大きい場
合には。
似しているか、しきい値下特性の発生機１１（ηは反転
モードバルク１ｖｉＯ８ＦＥＴとはまったく相異なるも
のモある。ケ゛−トの駆動’「Ｉｉ Ｉ−Ｅが大きい場
合には。
これらのデバイスにおける導電性は優性蓄積モードであ
る。これに対して、）ｆ″′−トバイアスか小さい場合
に６ｉ ＋ ｆｉｒ、 ６ｆｊはチャンネルボリシリコ
ン層におけるγクセツタｌ−゛−ピングによって１．ｔ
は保持される。なお、−ｒ＋バイス′眠＋５１５のこの
部分にデートモシュ１〜−ジョンを行なうことによって
、一定のターンオフ特性が牛することが観測される。一
方ケ８〜１・ＩＬε圧を減少ざぜると、チャンネルポリ
シリコンｊに１は最終的に完全に空乏化され、１毬流の
流れはソース；Ｉｌｌ：部における電位障壁全域にわた
っで空間ｔｌｆ、荷により限定され、この粘体・ケ＋−
トバイアスに指数１４’、ｌ数的に依存したドレイン電
＆ｆｊとなる。
る。これに対して、）ｆ″′−トバイアスか小さい場合
に６ｉ ＋ ｆｉｒ、 ６ｆｊはチャンネルボリシリコ
ン層におけるγクセツタｌ−゛−ピングによって１．ｔ
は保持される。なお、−ｒ＋バイス′眠＋５１５のこの
部分にデートモシュ１〜−ジョンを行なうことによって
、一定のターンオフ特性が牛することが観測される。一
方ケ８〜１・ＩＬε圧を減少ざぜると、チャンネルポリ
シリコンｊに１は最終的に完全に空乏化され、１毬流の
流れはソース；Ｉｌｌ：部における電位障壁全域にわた
っで空間ｔｌｆ、荷により限定され、この粘体・ケ＋−
トバイアスに指数１４’、ｌ数的に依存したドレイン電
＆ｆｊとなる。
プラズマ水素パンシベーションによってチャンネルポリ
シリコンにおける生成：１５よび１与結合中心か減少し
、著しく漏洩電流特性が改善される。第９ ａ ｌ＊ｌ
ないし第９ｆ１図から明らかなように、しきい値下の傾
斜が改善されることは、ケゝ−ト酸化ナヤンネルボリシ
リコン界面の電気的に活性な表向状態が減少することに
関連しているものと思われる。第９ａ−９Ｃ図はバンシ
ベーションを行なったデバイスのしきい値下特性を示し
、第９ｄ−９ｆ図はパンシベーションを行なわないデバ
イスのしきい値下特性を示す。
シリコンにおける生成：１５よび１与結合中心か減少し
、著しく漏洩電流特性が改善される。第９ ａ ｌ＊ｌ
ないし第９ｆ１図から明らかなように、しきい値下の傾
斜が改善されることは、ケゝ−ト酸化ナヤンネルボリシ
リコン界面の電気的に活性な表向状態が減少することに
関連しているものと思われる。第９ａ−９Ｃ図はバンシ
ベーションを行なったデバイスのしきい値下特性を示し
、第９ｄ−９ｆ図はパンシベーションを行なわないデバ
イスのしきい値下特性を示す。
各スライスとうし間におりるる「１εヌし的パラメータ
のバラツキはパッシベーション処Ｊ（ｉｉの則後てほぼ
不変であり、テストを行なったデバイスの大部分につい
て、廟動晟流は平均値の±１５％以内であり、漏洩′電
流は同じく±５０％である。なおこのソースドレインの
境界を、コンタクトフ剖トリソグラフイを用いてパター
ン化したが、これかＱ。
のバラツキはパッシベーション処Ｊ（ｉｉの則後てほぼ
不変であり、テストを行なったデバイスの大部分につい
て、廟動晟流は平均値の±１５％以内であり、漏洩′電
流は同じく±５０％である。なおこのソースドレインの
境界を、コンタクトフ剖トリソグラフイを用いてパター
ン化したが、これかＱ。
測されたような駆動′電流のバラツキの主因である可能
件かある。
件かある。
水素アニーリングは水素プラズマを例えば標１（ｆｊ的
な平行板プラズマ反応炉中でポリシリコンにさらすこと
によって行なう。このためには１タリえｉｆｔ 。
な平行板プラズマ反応炉中でポリシリコンにさらすこと
によって行なう。このためには１タリえｉｆｔ 。
４インチウェハについて６０分間、１０００ミクロンの
水素分子の分圧でろｏｏ’ｃ近傍てプ′ラズマ放市を行
なってアニール処理を行なえば十分である。ただし、こ
の工程は最終的なり的にとってはなんら必須のものでは
ない。すなわち、水素はきわめて急速に導入され２粒界
においてダングリングボンドを飽和させるように作用す
るだけである。
水素分子の分圧でろｏｏ’ｃ近傍てプ′ラズマ放市を行
なってアニール処理を行なえば十分である。ただし、こ
の工程は最終的なり的にとってはなんら必須のものでは
ない。すなわち、水素はきわめて急速に導入され２粒界
においてダングリングボンドを飽和させるように作用す
るだけである。
なおこの場合、水素を過剰に用いてもさしつかえはない
。
。
かくて２本発明によるトランジスタは、水素によるアニ
ール処理を施したポリシリコンを用いて製造するのが好
ましいものではあるが、ただしこのようなアニーリング
エ稈は必須のものではない。
ール処理を施したポリシリコンを用いて製造するのが好
ましいものではあるが、ただしこのようなアニーリング
エ稈は必須のものではない。
ただこのアニール処理は原子水素アニールであって９分
子水素アニールではないことに注目すべきである。すな
わち、フ０ラズマによって供給水素がスが解離してＨ＋
イオンや単原子水素遊袖［基等となり、これらのＨ＋イ
オンや単原子水素遊に１１基卑ｊが９粒界部位における
ダングリングボンドとより容易に結合するのである。
子水素アニールではないことに注目すべきである。すな
わち、フ０ラズマによって供給水素がスが解離してＨ＋
イオンや単原子水素遊袖［基等となり、これらのＨ＋イ
オンや単原子水素遊に１１基卑ｊが９粒界部位における
ダングリングボンドとより容易に結合するのである。
水素は適当に薄い酸化物キャンプ（例えば厚さ７０００
オングストローム）を容易に辿過するが。
オングストローム）を容易に辿過するが。
厚い窒化キャンプ０は、水素の外部からウェハ中への拡
散（１ｎ−４ｉｆｆｕｓｉｏｎ ）をかなり遅らせてし
まう。
散（１ｎ−４ｉｆｆｕｓｉｏｎ ）をかなり遅らせてし
まう。
水素アニールにす１き続いて行われる＋Ｉ’ｌｚ 湛処
ＪｊＪｊ工程を長時同行なうことは避けるのがよい。高
温処理工程が長ずぎると９粒界中で不γｉ！＋性化され
た水素原子が水素分子として再結合する結果、ウエノ・
内部から外部に向って拡散が進行することがある（ ｏ
ｕｔ ｄｉｆｆｕｓｉ○ｎ）。このような拡散が面付す
ると。
ＪｊＪｊ工程を長時同行なうことは避けるのがよい。高
温処理工程が長ずぎると９粒界中で不γｉ！＋性化され
た水素原子が水素分子として再結合する結果、ウエノ・
内部から外部に向って拡散が進行することがある（ ｏ
ｕｔ ｄｉｆｆｕｓｉ○ｎ）。このような拡散が面付す
ると。
粒界にパッシベーションを行なった利点が次第に失われ
、空間電荷障壁が徐々に増加して馬刺（すや漏洩特性に
悪影響を与えることとなる。しかしながら、この現象は
急激に発生ずるものではなくて。
、空間電荷障壁が徐々に増加して馬刺（すや漏洩特性に
悪影響を与えることとなる。しかしながら、この現象は
急激に発生ずるものではなくて。
徐々に進行するので、高温工程を行なう時間か適切であ
れば問題はない。例えば４５０°Ｃで１時間程度の高温
度工程ならば特に支障はない。また水素アニール処理に
引き続く高温工程の処１（１７時間は。
れば問題はない。例えば４５０°Ｃで１時間程度の高温
度工程ならば特に支障はない。また水素アニール処理に
引き続く高温工程の処１（１７時間は。
簡便に実現しうるのであればできるたり短ニ白するのが
望ましいが１例えば［）ＩＪ述濡度条件のもとでは１時
間以上としても問題はない。また例えば１通常の高渇珪
リン酸ガラス（ＰＳＧ）す〜フロー法よりは、低温多層
酸化フ０レ−す化工程を用いるのがむしろ好ましい。本
例では、この工程にＯＣＩ）スピンオン珪化溶Ｎｌ（ア
ルコールまたはアセトンにｍ ＩＷした珪化物溶液、い
わゆるスピンオンガラス）を用いており、この溶液を低
湿でベークした後、４１機溶媒を蒸発させる。たたし、
所望ならば他の各１ｉＩｉｉの低温ＭＬＯプレーナ化法
を用いることもできる。
望ましいが１例えば［）ＩＪ述濡度条件のもとでは１時
間以上としても問題はない。また例えば１通常の高渇珪
リン酸ガラス（ＰＳＧ）す〜フロー法よりは、低温多層
酸化フ０レ−す化工程を用いるのがむしろ好ましい。本
例では、この工程にＯＣＩ）スピンオン珪化溶Ｎｌ（ア
ルコールまたはアセトンにｍ ＩＷした珪化物溶液、い
わゆるスピンオンガラス）を用いており、この溶液を低
湿でベークした後、４１機溶媒を蒸発させる。たたし、
所望ならば他の各１ｉＩｉｉの低温ＭＬＯプレーナ化法
を用いることもできる。
例えば、レーサ゛アニーリングなとの過渡的加熱による
ＭＬＯ（多層酸化物）リフロー法を用いたり。
ＭＬＯ（多層酸化物）リフロー法を用いたり。
珪硼ｆＡ＃ガラス（ＢＰＳＧ）等の低温ＭＬＯ材料や鉛
でドープした石英ガラス、あるいはＰＩＱ （高分子高
温度ポリイミドポリマー）等のポリイミド等の冶機物を
使用したりしてもよい。
でドープした石英ガラス、あるいはＰＩＱ （高分子高
温度ポリイミドポリマー）等のポリイミド等の冶機物を
使用したりしてもよい。
さらに本例では、コンタクトセンタリングに要する時間
およびｌ温度が若子減少する。Ｖなわち。
およびｌ温度が若子減少する。Ｖなわち。
１％シリコンをドープしたアルミニウム（１ま、４．０
０℃で１０分間水素中で集中化するのが好ましい。
０℃で１０分間水素中で集中化するのが好ましい。
また、アニール処Ｊ７１ｊに引き続く高温処」」＝［程
期１ｉ４Ｊ中に水素が逃散する現象は、初期工程として
の水素パッシベーションを実施する時間を長くしたり、
水素の分圧を高くしたりすることによって若干ｉ１ｊ′
ｆ：減される。
期１ｉ４Ｊ中に水素が逃散する現象は、初期工程として
の水素パッシベーションを実施する時間を長くしたり、
水素の分圧を高くしたりすることによって若干ｉ１ｊ′
ｆ：減される。
また、パッシベーション材料としては水素を用いるのが
好ましいが、これに限定されるものではなく９例えばフ
ッ素を使用してもよく、あるいは他のハロケゞン元素を
用いてもよい。δつり）いけまた。
好ましいが、これに限定されるものではなく９例えばフ
ッ素を使用してもよく、あるいは他のハロケゞン元素を
用いてもよい。δつり）いけまた。
粒界パッシベーションは水素イレンを（Ｊち込んで行な
うこともできるが、これはあまり好′−Ｊニジいとはい
えない。
うこともできるが、これはあまり好′−Ｊニジいとはい
えない。
さらに２本発明は絶縁ケゞ−ト型ｆｕ界効果トランジス
クのみならず、ポリシリコンケゞ−トを泊する接合型′
、４Ｌ界効果トランジスタにも１肉用できく、〕。たた
し１本発明では絶秋ケゞ−ト型が好すしいことは確かで
ある。１・、テにポリシリコンの湯合、ドーパントの拡
散が急速でかつ一定とならｉｆｒい１頃向があるか、こ
のためにシリコンとポリシリコンとのｔｒ′工界におけ
るｊ訳侍女にＪ二ってデバイスイス５．性のパラツギが
増大しやすくなる。
クのみならず、ポリシリコンケゞ−トを泊する接合型′
、４Ｌ界効果トランジスタにも１肉用できく、〕。たた
し１本発明では絶秋ケゞ−ト型が好すしいことは確かで
ある。１・、テにポリシリコンの湯合、ドーパントの拡
散が急速でかつ一定とならｉｆｒい１頃向があるか、こ
のためにシリコンとポリシリコンとのｔｒ′工界におけ
るｊ訳侍女にＪ二ってデバイスイス５．性のパラツギが
増大しやすくなる。
なおポリシリコントランジスタについては、１・−記の
文献にその特性や枝体的背景の記載があるので参考質ネ
゛１として掲げておく。
文献にその特性や枝体的背景の記載があるので参考質ネ
゛１として掲げておく。
１） Ｔ・オーシネ、Ｔ・ヒラメ、Ｋ・ソゾ。
Ｓ・ボリウチ、Ｓ・タカヤナｒｒ２ＫＸ８ビットスタチ
ックＲＡ Ｍ Ｊ ＩＦ；ＤＭ技省１寸１１冷ｉ夕、第
６６０貞−第６６６頁、１９７８年。
ックＲＡ Ｍ Ｊ ＩＦ；ＤＭ技省１寸１１冷ｉ夕、第
６６０貞−第６６６頁、１９７８年。
この文献にはＰ−チャンネルポリシリコントランジスタ
の蓄積モードを使用することが示されている。ポリシリ
コンチャンネル層の厚さは５０００オングストロームで
、水素パッシベーションは用いていない。
の蓄積モードを使用することが示されている。ポリシリ
コンチャンネル層の厚さは５０００オングストロームで
、水素パッシベーションは用いていない。
２）Ｋ・オチアイ、Ｋ・ハシモト、Ｈ・ヤスダ。
Ｍ・マスタ、Ｔ、・コンドウ、Ｈ・ノずワおよびＳ・コ
ヤマ。「６トランジスタセル方式の大電力用８に×８ビ
ット完全ＣＭＯ８ＲＡＭ Ｊ 、ＩＥＥＥ、固体物理学
会報、ｓｃ １７＋第７９８頁−第８０６頁。
ヤマ。「６トランジスタセル方式の大電力用８に×８ビ
ット完全ＣＭＯ８ＲＡＭ Ｊ 、ＩＥＥＥ、固体物理学
会報、ｓｃ １７＋第７９８頁−第８０６頁。
１９８２年。
３） Ｙ・オチダ、Ｔ・イイズカ、Ｊ・マッナガ。
Ｍ・イソベ、Ｓ・コニシ２Ｍ・セキネ、Ｔ・オータニお
よびＳ・コヤマ［低電力抵抗性負荷の６４にビットＣＭ
Ｏ８ＲＡＭ Ｊ ＩＩＥ、団体物理学会報。
よびＳ・コヤマ［低電力抵抗性負荷の６４にビットＣＭ
Ｏ８ＲＡＭ Ｊ ＩＩＥ、団体物理学会報。
ｓｃ １７＋第８０４頁−第８０９頁、１９８２年。
４）Ｔ−Ｃ・メイおよびＭ−Ｈ・ウッド「ダイナミック
メモリにおけるアルファ粒子に起因するソフトエラーＪ
ＩＥＥＥ 、 ゛亀子デバイス報告、ＦＤ−２６第２
頁−第９頁、１９７９゜ ５）Ｊ−Ｆ・ギポンスおよびＫ・リ−［１ケゝ−ト［１
す、ｉＣＭＯＳインバータ」？ＩＬ子デビデバイスレタ
ーＬＤ １ ＋第１１７匹および第１１８眞、１９８０
年。
メモリにおけるアルファ粒子に起因するソフトエラーＪ
ＩＥＥＥ 、 ゛亀子デバイス報告、ＦＤ−２６第２
頁−第９頁、１９７９゜ ５）Ｊ−Ｆ・ギポンスおよびＫ・リ−［１ケゝ−ト［１
す、ｉＣＭＯＳインバータ」？ＩＬ子デビデバイスレタ
ーＬＤ １ ＋第１１７匹および第１１８眞、１９８０
年。
６）Ｊ−Ｐ・コリシン、Ｅ・デマウリンおよびＭ・ロペ
ソト「積重ねトランジスタｃｖｏｓ （ｓＴ−ＭＯＳ
） 、 ＣＭＯ８適用１．ＩＭＯｓテクノロジーＪ Ｉ
Ｅｌ化。
ソト「積重ねトランジスタｃｖｏｓ （ｓＴ−ＭＯＳ
） 、 ＣＭＯ８適用１．ＩＭＯｓテクノロジーＪ Ｉ
Ｅｌ化。
電子バイパス報告、 Ｅｌつ−２９，Ｉ￥’；５８５画
一５８９頁、１９８２年。
一５８９頁、１９８２年。
７） Ｔ・イイヅカ、Ｈ・ノずワ、Ｙ・ミズタニ。
Ｈ・カネコおよびＳ・コーヤマ［−高密２ｑ ＣＭＯ８
ＲＡＭ用可変抵抗ポリシリコンＪ ＩＴｆＤＭ技術報告
。
ＲＡＭ用可変抵抗ポリシリコンＪ ＩＴｆＤＭ技術報告
。
第６７０直−第６７６匹、１９７９年。
８）Ｊ−Ｙ−Ｗ・モト「多結晶シリコン膜のｉｆ（。
気的性賀」応用物理学会報、第４６巻、第５２４７頁〜
第５２５４頁、１９７５年。
第５２５４頁、１９７５年。
先の記載から明らかなように２本発明によれば主として
以下の４つの点で従来のポリシリコントランジスタと異
なるポリシリコンｉ・ランゾスタを得ることができる。
以下の４つの点で従来のポリシリコントランジスタと異
なるポリシリコンｉ・ランゾスタを得ることができる。
］、 チャンネル領域が薄い。
２、 チャンネル領域の拡散濃度が高い。
３、 チャンネル領域がポリシリコンソースおよびドレ
イン領域と同一のドーピング型であるため。
イン領域と同一のドーピング型であるため。
トランジスタは蓄積モードで動作する。
４ トランジスタは水素中で不活性化される。
また、チャンネル中の高いＰ−ピングレベル（好ましく
は５ Ｘ １Ｑ１６／ｃｍ３以上）を用いることにより
吹のような６梠−の効果を得ることができる。
は５ Ｘ １Ｑ１６／ｃｍ３以上）を用いることにより
吹のような６梠−の効果を得ることができる。
第一はしきい値が減少することであり、れまでに述べた
ように、従来のポリシリコンチャンネルトランジスタを
用いた場合には、しきい１１ぽか高いことが決定的な障
害となっていた。第二はドレイン市原が実質的に減少す
ることであり、第三は空乏深さＸｄ、ずなオつち組込み
フェルミ１扛位に相当する空乏深さが減少することであ
る。
ように、従来のポリシリコンチャンネルトランジスタを
用いた場合には、しきい１１ぽか高いことが決定的な障
害となっていた。第二はドレイン市原が実質的に減少す
ることであり、第三は空乏深さＸｄ、ずなオつち組込み
フェルミ１扛位に相当する空乏深さが減少することであ
る。
また本発明において重要なことは、ポリシリコンチャン
ネル層をあまり厚くぜず、この層が空乏化される程度ず
なわぢｔがＸ ｄ ４− Ｘ ｂに等しいか。
ネル層をあまり厚くぜず、この層が空乏化される程度ず
なわぢｔがＸ ｄ ４− Ｘ ｂに等しいか。
またはそれ以下となる程度にしなければならないことで
ある。ただしｂはポリシリコンと二１寝化シリコンとの
間のパンクサイド界面において典型［１９に発生ずる固
定′ｉ１１倚に起因して生ずるパック→ノイド空乏深さ
である。（この固定ｉｔｊ荷は１０１７／ＣＩＩ＋３の
ポリドーピングレベルで約１０００オングストロームの
空乏深さを生ずる。） また薄いチャンネルを用いることによって、（広散濃度
の高い蓄積モードチャンネルを使用しても良好なターン
オフ特性が得られる。従って２本発明はしきい値、オン
状態直列抵抗イｕ′ｌ’、 ＋およびターンオフ特性が
すべて良好である（漏洩が小さい）という６つの特徴を
併ぜもつ″電界効呆トランジスタの１矢たるべきもので
ある。
ある。ただしｂはポリシリコンと二１寝化シリコンとの
間のパンクサイド界面において典型［１９に発生ずる固
定′ｉ１１倚に起因して生ずるパック→ノイド空乏深さ
である。（この固定ｉｔｊ荷は１０１７／ＣＩＩ＋３の
ポリドーピングレベルで約１０００オングストロームの
空乏深さを生ずる。） また薄いチャンネルを用いることによって、（広散濃度
の高い蓄積モードチャンネルを使用しても良好なターン
オフ特性が得られる。従って２本発明はしきい値、オン
状態直列抵抗イｕ′ｌ’、 ＋およびターンオフ特性が
すべて良好である（漏洩が小さい）という６つの特徴を
併ぜもつ″電界効呆トランジスタの１矢たるべきもので
ある。
チャンネル領域用の薄いポリシリコン１９・ｊを用いる
ことによって、さらにｌ・ボブラフイー上有利であると
いう利点も４１＝する。ずなわち１本発明によく）トラ
ンジスタで用いられるような＋Ｖさ１５００．ｄングス
トロームのボ′リシリコン層により、従来典型的に用い
られている厚いポリシリコン層に比べて、続いて形成さ
れる層に対する各工程の要件達広範囲についての問題が
それほど牛じなくなる。
ことによって、さらにｌ・ボブラフイー上有利であると
いう利点も４１＝する。ずなわち１本発明によく）トラ
ンジスタで用いられるような＋Ｖさ１５００．ｄングス
トロームのボ′リシリコン層により、従来典型的に用い
られている厚いポリシリコン層に比べて、続いて形成さ
れる層に対する各工程の要件達広範囲についての問題が
それほど牛じなくなる。
第１図に示すように。
ＶＴ−ΦＭＳ＋２ΦＦ ＋ Ｑｆ／Ｃｏ ＋ ＱＤ／Ｃ
０＝ −０，９→−０，７−２，３＋ Ｑ ｖ／ｃ。
０＝ −０，９→−０，７−２，３＋ Ｑ ｖ／ｃ。
＝ −２，５＋ （ｑＮＡ／Ｃｏ ） Ｘ ｘｄ＝ −
２，５＋ （ｑＮＡ／Ｃｏ）ｘ （４Ｅ、ＳΦＦ ／ｑ
Ｎ Ａ ） １／２＝ −２，５＋ （４ＥＳΦＦｑ
ＮＡ）１／２／Ｃ０ここでＮ’Ａを増加させると １ ｖＴが減少し。
２，５＋ （ｑＮＡ／Ｃｏ）ｘ （４Ｅ、ＳΦＦ ／ｑ
Ｎ Ａ ） １／２＝ −２，５＋ （４ＥＳΦＦｑ
ＮＡ）１／２／Ｃ０ここでＮ’Ａを増加させると １ ｖＴが減少し。
２ よりが増加し、かつ
３、 Ｘｄが減少する。
また漏洩を防止するためには
１、ｔ−Ｘｄとし
薄いチャンネルポリシリコン）１４のＩｔさを。
１［］００＜ｔ＝１５ＤＯ，オングストロームとする。
この薄いチャンネルポリシリコンｊ曽を用いると。
１、駆動電流が大きくなり。
２、漏洩′電流が小さくなり、がっ
３縦工程が小さくなる。
第４．５，６．１０および１１図は本発明の苓くの実施
呵能件のうち２，３の実１１’ｌｊｊ例を示したもので
、Ｎ型およびＰ型狽域の関係以列は、第６図の実施例と
同様な構成であるため、１「ａ−の？１１り分は同一の
符合で示しである。
呵能件のうち２，３の実１１’ｌｊｊ例を示したもので
、Ｎ型およびＰ型狽域の関係以列は、第６図の実施例と
同様な構成であるため、１「ａ−の？１１り分は同一の
符合で示しである。
本発明によるデバイス石′ヴ造は基本的に新規なもので
あって、きわめて多紳類の集＋＋７回路にＪＩＮ用しう
るものであるとともに２回路の１没Ｈｆ ｆ：きわめて
多岐にわたる間頌を函゛決するものである。
あって、きわめて多紳類の集＋＋７回路にＪＩＮ用しう
るものであるとともに２回路の１没Ｈｆ ｆ：きわめて
多岐にわたる間頌を函゛決するものである。
さらにこのような拡散濃度の高い薄いチャンネル領域は
５きわめて広範囲の１！Ａさおよびチー）・ンネルドー
ピングレベルで実現実ノ１１包できる点も屯苛である。
５きわめて広範囲の１！Ａさおよびチー）・ンネルドー
ピングレベルで実現実ノ１１包できる点も屯苛である。
例えば、チャンネルドーピングレベルを少なくとも１０
ｍ３ａうたり５ ×１０１６とした当合、チャンネルの
厚さか６５００オングストローム以トであることも本発
明の範囲に含まれる。また２チヤンネルドーピングレベ
ルを少なくともｉｃｍ：１あたり１０１７とした場合は
、チャンネルのｊγさが２０００オンクストローム以下
としたポリシリコントランジスタもまた１本発明の範囲
に２まれるものである。一般に易動度が単位′ｉａ圧秒
あたり少なくとも５ Ｃｍ２て、力）つチャンネルのｊ
γさか２０［）Ｃｌオングストローム以下である畜積モ
ードポリシリコンデバイスもまた２本発明の範囲に含ま
れる。
ｍ３ａうたり５ ×１０１６とした当合、チャンネルの
厚さか６５００オングストローム以トであることも本発
明の範囲に含まれる。また２チヤンネルドーピングレベ
ルを少なくともｉｃｍ：１あたり１０１７とした場合は
、チャンネルのｊγさが２０００オンクストローム以下
としたポリシリコントランジスタもまた１本発明の範囲
に２まれるものである。一般に易動度が単位′ｉａ圧秒
あたり少なくとも５ Ｃｍ２て、力）つチャンネルのｊ
γさか２０［）Ｃｌオングストローム以下である畜積モ
ードポリシリコンデバイスもまた２本発明の範囲に含ま
れる。
本発明による薄いポリシリコントランジスタを各棟の用
途に用いることによって２粒度の自発的成長がｒｌｉ！
Ｉ Ｉａされるという利点もある。すなわちＶＬＳＩに
適用するに際して、チャンネル長か１もしくは２ミクロ
ン程度のＭＯＳ ＦｌΣＴか必蕾であるが。
途に用いることによって２粒度の自発的成長がｒｌｉ！
Ｉ Ｉａされるという利点もある。すなわちＶＬＳＩに
適用するに際して、チャンネル長か１もしくは２ミクロ
ン程度のＭＯＳ ＦｌΣＴか必蕾であるが。
蒸着されたままの（ａｓ−ｄｅｐｏｓｉｔｅｄ ）ポリ
シリコンのれ７反は通常ろ００ないし５００オングスト
ロームの範囲にあるため、屯気的に！ｔも短いチャンネ
ル長を切るｆｌＺ界の数が１例えば２０あるいはそれ以
上に犬きく、シかも特定のデバイスのチャンネル領域を
切る粒界の数か変化しても、デバイスｌ（，５性のバラ
ツキはゆるやかである。たたし、実際によく起ることで
あるか、ボ′リシリコンの粒＋Ｗが処理中に自発的に増
加する場合には、嘔気的に極小のチャンネルを横断する
粒界の平均数は減少する傾向があり、この結果デバイス
特性のバラツキ幅が大きくなりやすい。すなわち、これ
もしく・１しは起ることであるか、−？バイス処理中の
１１−ラ沼１上稈に起因してポリシリコンわｔ度か１ミ
クロンＩＪヱく」５で自発的に増加する場合には、デバ
イスによってはチャンネルを切る粒界がないか、そのよ
うな粒界が１個、あるいは２個またはそれ以上の」↓！
１合かある。粒界におりる空間箸り荷１（＋、ｇ ｔａ
ｇを減少さすることができる程度までは、水素パンシベ
ーション］−桿に関して一ヒ述したように、−？バイス
特性のバラツキを牛じさせるｒｉＵ述のようなｊ東回は
ざして：ｋ 安ではなくなる。とはいえ、現在の技ｆ肘
て（・；ＬＩＰｌνＩ、′の影岩Ｓを効果を子全に１デ
（消するもので４Ｊ ｉｃいため１粒界の１１ｆ、気的
な効果に基づくデバイス特〆１−の砿かりを最小限とす
ることが望ましい。この点、ポリシリコンの厚さを２０
００．（ングス）・ローム以１・とずれば、処理中に自
発的に発生４−るわントの僧坊１を遅らせることとなっ
て好都合−〇ある。
シリコンのれ７反は通常ろ００ないし５００オングスト
ロームの範囲にあるため、屯気的に！ｔも短いチャンネ
ル長を切るｆｌＺ界の数が１例えば２０あるいはそれ以
上に犬きく、シかも特定のデバイスのチャンネル領域を
切る粒界の数か変化しても、デバイスｌ（，５性のバラ
ツキはゆるやかである。たたし、実際によく起ることで
あるか、ボ′リシリコンの粒＋Ｗが処理中に自発的に増
加する場合には、嘔気的に極小のチャンネルを横断する
粒界の平均数は減少する傾向があり、この結果デバイス
特性のバラツキ幅が大きくなりやすい。すなわち、これ
もしく・１しは起ることであるか、−？バイス処理中の
１１−ラ沼１上稈に起因してポリシリコンわｔ度か１ミ
クロンＩＪヱく」５で自発的に増加する場合には、デバ
イスによってはチャンネルを切る粒界がないか、そのよ
うな粒界が１個、あるいは２個またはそれ以上の」↓！
１合かある。粒界におりる空間箸り荷１（＋、ｇ ｔａ
ｇを減少さすることができる程度までは、水素パンシベ
ーション］−桿に関して一ヒ述したように、−？バイス
特性のバラツキを牛じさせるｒｉＵ述のようなｊ東回は
ざして：ｋ 安ではなくなる。とはいえ、現在の技ｆ肘
て（・；ＬＩＰｌνＩ、′の影岩Ｓを効果を子全に１デ
（消するもので４Ｊ ｉｃいため１粒界の１１ｆ、気的
な効果に基づくデバイス特〆１−の砿かりを最小限とす
ることが望ましい。この点、ポリシリコンの厚さを２０
００．（ングス）・ローム以１・とずれば、処理中に自
発的に発生４−るわントの僧坊１を遅らせることとなっ
て好都合−〇ある。
かくして本発明によれは、漏洩か少々′＜［〆１１列抵
抗値の小さなポリシリコントランジスタカ）妊便に得ら
れる。
抗値の小さなポリシリコントランジスタカ）妊便に得ら
れる。
もちろん１本発明により製造されるトランジスタはきわ
めて多棟類の集積回路に用いること安できる。また不発
明は、上述のこ°とく絶縁物上にシリコンを用いた電界
効果トランジスタのみならず。
めて多棟類の集積回路に用いること安できる。また不発
明は、上述のこ°とく絶縁物上にシリコンを用いた電界
効果トランジスタのみならず。
たとえば第１１図に示すような縦型シリコンを用いた電
界効果トランジスタに適用することも可能である。さら
に本発明によるポリシリコントランジスタの下方に用い
得る絶縁基板は、二酸化シリコンに限定されず、たとえ
ばサファイヤ、スピネル珪化ガラス、七ラミック等の上
記以外のきわめて数多くの基板を用いてもよい。
界効果トランジスタに適用することも可能である。さら
に本発明によるポリシリコントランジスタの下方に用い
得る絶縁基板は、二酸化シリコンに限定されず、たとえ
ばサファイヤ、スピネル珪化ガラス、七ラミック等の上
記以外のきわめて数多くの基板を用いてもよい。
なお２本発明による電界効果トランジスタは多結晶シリ
コントランジスタにとくに限定されるものではなく、他
の多結晶半導体物質中のトランジスタにも適用できるこ
とはいうまでもない。この場合、チャンネル層を比戟的
薄く形成し、チャンネルドーピングレベルを比穀的高く
シ、かつオン状態チャンネルデバイスと同一の伝導型に
ノＣ戒することが本発明にとって肝要な点である。ポリ
シリコンを用いる場合には、チャンネルのｊｐさを３０
００オングストローム以ト、チャンネルドーピング濃度
を１ｃｍ３あたり１０１７以」−とすることか望ましい
。
コントランジスタにとくに限定されるものではなく、他
の多結晶半導体物質中のトランジスタにも適用できるこ
とはいうまでもない。この場合、チャンネル層を比戟的
薄く形成し、チャンネルドーピングレベルを比穀的高く
シ、かつオン状態チャンネルデバイスと同一の伝導型に
ノＣ戒することが本発明にとって肝要な点である。ポリ
シリコンを用いる場合には、チャンネルのｊｐさを３０
００オングストローム以ト、チャンネルドーピング濃度
を１ｃｍ３あたり１０１７以」−とすることか望ましい
。
本発明を他の半導体にｉｌΔ川する場合、チャンネルの
厚さを使用する半導ふ体の読′ｊ１ｊ率の平方４＋１！
に比例して調節することができる。同イ〕、に、ドーパ
ント鯰度については、１１１！用する単１゜９体中のキ
ャリア濃度か５ Ｘ １０１６となるように逃択するた
りてよい。
厚さを使用する半導ふ体の読′ｊ１ｊ率の平方４＋１！
に比例して調節することができる。同イ〕、に、ドーパ
ント鯰度については、１１１！用する単１゜９体中のキ
ャリア濃度か５ Ｘ １０１６となるように逃択するた
りてよい。
以上に述べたように１本発明による市外５効宋トランジ
スタは拡散濃度か尚くかつ薄い４例えばポリシリコン空
の多結晶半導体物゛ａからなるチャンネル領域と、この
チキンネル領域に結合されたソース領域およびドレイン
領域と、これらのソース領域およびドレイン１浪域の間
で１−１モ界を前記チャンネル領域に印加するような−
に設ｉフだゲートとから構成しているので、漏洩Ｅｌｊ
６ｉｉ；が少なく、＋４列Ｊ］（抗値が低く、シかも
物理的寸法が小さくかつしきい値が低いという効果を併
せ持つものである。このようなトランジスタはきわめて
多積類の集４’ｉｉ回路に用いることができるものであ
るとともに、絶縁物」二にシリコンを用いた“Ｉｆ、界
効果トランジスタのみならず、縦型シリコンを用いた電
界効果トランジスタに適用することも可能であるという
長所かある。
スタは拡散濃度か尚くかつ薄い４例えばポリシリコン空
の多結晶半導体物゛ａからなるチャンネル領域と、この
チキンネル領域に結合されたソース領域およびドレイン
領域と、これらのソース領域およびドレイン１浪域の間
で１−１モ界を前記チャンネル領域に印加するような−
に設ｉフだゲートとから構成しているので、漏洩Ｅｌｊ
６ｉｉ；が少なく、＋４列Ｊ］（抗値が低く、シかも
物理的寸法が小さくかつしきい値が低いという効果を併
せ持つものである。このようなトランジスタはきわめて
多積類の集４’ｉｉ回路に用いることができるものであ
るとともに、絶縁物」二にシリコンを用いた“Ｉｆ、界
効果トランジスタのみならず、縦型シリコンを用いた電
界効果トランジスタに適用することも可能であるという
長所かある。
第１図は本発明の一実ｊｉｆＪｊ例のｆ＋ｒＪｌ略を示
ず概ｌ’１６１す「１８１図、第２Ａ図ないし第２Ｄ図
は粒界の空間重荷］９さ壁土における粒界パッシベーシ
ョン効果を示す説明図、第３ａ図ないし第６ｄ図は本発
明の実１１１Ｌｉ例の製造時に４６ける各工程を示す説
明図、第４図ないし第６図は本発明の更に他の実施例を
示ず概略断面図、第７Ａ図及び第７Ｂ図は本発明による
ランプルデバイスの出力ＩｌＬ流に対する出力′成用特
性についての水禦パッシベーション効果を示ず特゛乳図
、第８Ａ図及び第８Ｂ図は本発明によるザンプルデバイ
スのドレイン”ｄＬ流に対するデート■Ｉ圧特性につい
ての水素パッシベーション効果を示す特性１ン１．第９
ａ図ないし第９ｆ図（・ま本発明によるサンフ０ルデバ
イスのしきい値下猶１′１、につい−（−σ〕４（末パ
ッシベーション効果を示す説明図、第１１〕図は本発明
の他Ｕ）ザンプル実鳳例を・」＜−づ概）１１訓ソ）
＋ｌ＋＋ １：′ｌ 。 第゛１１図６Ｊ本発明を縦型１ｆ３伯＜ ｆ：、、７造
に鍬づ川した楊含の実用例を示す概略’ｎ（１１１１図
である。 １１・・シリコンスライス。 １３・・ポリシリコン層。 １５・・・ケゝ−ト眼化物層。 １７・・ポリシリコン層。 １９・・ソ〜ス、ドレイ〉り＋’ｔ ＪＡ。 代理人 ル 伺 皓 ｈ’ｇ、 ３σ Ｆｔ’ｇ３ｂ ｈ’ｇ、、３ｃ Ｆｔ’ｇ、３ｄ 出力 Ｌ 二１．５ｆｉｍ、Ｗ＝Ｉ２゜ トレイン電圧Ｖ□（ＶＩ Ｆｉｇ、？Ａ ［Ｖ ｆｉ 性 ’ｓ ｍ、 （ｏｒ＝３５０ Ｘ＋Ｔ：２５°ＣＰｉ−
ｇ、？Ｂ リニヱ領反 Ｌ＝１．５ｎｍ、Ｗ＝１２７．ＩＩｍ。 −１−２−３−４−５ ヶ′−ト電圧 ［ＶＩ Ｆｉｇ、θＡ △１．：。 ゲ′−ト電ｒｉｆＶｌ 手続補正書（睦） 昭和５９年 ８月 ８日 特許庁長官殿 １、事件の表示 昭和５９年特許願第 １２３５４９％ ２、発明の名称 ポリシリコン電界効果トランジスタ ３、補正をする者 事件との関係 特許出願人 住 所 氏 名 テキサス インスッルメンツ （名称） インコーホレイテッド ４、代理人 ５、補正命令の日イ」 明細書の浄書（内容に変更なし） 手続補正書（方式） ％式％ １、事件の表示 昭和÷２年ｑ酬′１願第１λ５齋虻啄号２、発明の名称 イζリンリつン偲外知煙トランシ次り ３、補正をする者 住 所 ４、代理人 昭和４７年 タ月）ｋ口 ６、補正により増加する発明の数 ７、補止の対象 図面 ８、補正の内容 別紙のとおり 図面の浄；４ （内容に変更なし）
ず概ｌ’１６１す「１８１図、第２Ａ図ないし第２Ｄ図
は粒界の空間重荷］９さ壁土における粒界パッシベーシ
ョン効果を示す説明図、第３ａ図ないし第６ｄ図は本発
明の実１１１Ｌｉ例の製造時に４６ける各工程を示す説
明図、第４図ないし第６図は本発明の更に他の実施例を
示ず概略断面図、第７Ａ図及び第７Ｂ図は本発明による
ランプルデバイスの出力ＩｌＬ流に対する出力′成用特
性についての水禦パッシベーション効果を示ず特゛乳図
、第８Ａ図及び第８Ｂ図は本発明によるザンプルデバイ
スのドレイン”ｄＬ流に対するデート■Ｉ圧特性につい
ての水素パッシベーション効果を示す特性１ン１．第９
ａ図ないし第９ｆ図（・ま本発明によるサンフ０ルデバ
イスのしきい値下猶１′１、につい−（−σ〕４（末パ
ッシベーション効果を示す説明図、第１１〕図は本発明
の他Ｕ）ザンプル実鳳例を・」＜−づ概）１１訓ソ）
＋ｌ＋＋ １：′ｌ 。 第゛１１図６Ｊ本発明を縦型１ｆ３伯＜ ｆ：、、７造
に鍬づ川した楊含の実用例を示す概略’ｎ（１１１１図
である。 １１・・シリコンスライス。 １３・・ポリシリコン層。 １５・・・ケゝ−ト眼化物層。 １７・・ポリシリコン層。 １９・・ソ〜ス、ドレイ〉り＋’ｔ ＪＡ。 代理人 ル 伺 皓 ｈ’ｇ、 ３σ Ｆｔ’ｇ３ｂ ｈ’ｇ、、３ｃ Ｆｔ’ｇ、３ｄ 出力 Ｌ 二１．５ｆｉｍ、Ｗ＝Ｉ２゜ トレイン電圧Ｖ□（ＶＩ Ｆｉｇ、？Ａ ［Ｖ ｆｉ 性 ’ｓ ｍ、 （ｏｒ＝３５０ Ｘ＋Ｔ：２５°ＣＰｉ−
ｇ、？Ｂ リニヱ領反 Ｌ＝１．５ｎｍ、Ｗ＝１２７．ＩＩｍ。 −１−２−３−４−５ ヶ′−ト電圧 ［ＶＩ Ｆｉｇ、θＡ △１．：。 ゲ′−ト電ｒｉｆＶｌ 手続補正書（睦） 昭和５９年 ８月 ８日 特許庁長官殿 １、事件の表示 昭和５９年特許願第 １２３５４９％ ２、発明の名称 ポリシリコン電界効果トランジスタ ３、補正をする者 事件との関係 特許出願人 住 所 氏 名 テキサス インスッルメンツ （名称） インコーホレイテッド ４、代理人 ５、補正命令の日イ」 明細書の浄書（内容に変更なし） 手続補正書（方式） ％式％ １、事件の表示 昭和÷２年ｑ酬′１願第１λ５齋虻啄号２、発明の名称 イζリンリつン偲外知煙トランシ次り ３、補正をする者 住 所 ４、代理人 昭和４７年 タ月）ｋ口 ６、補正により増加する発明の数 ７、補止の対象 図面 ８、補正の内容 別紙のとおり 図面の浄；４ （内容に変更なし）
Claims (1)
- 【特許請求の範囲】 （１）多結晶半導１体物質からなるチャンネル領域と。 前記チャンネル領域に結合されたソース領域およびドレ
イン領域と、前記ソース領域とドレイン領域との間で電
界を前記チャンネルａｉ’＜域に印加するように位置し
たゲートとがらなり、前記チャンネル領域はｌ ｃｍ３
あたり少なくとも１０］−７の平衡キャリア濃度を有し
ていることを特徴とする電界効果トランジスタ。 （２）多結晶半導体物質からなるチャンネル領域と。 前記チャンネル領域に接続されたソース領域およびドレ
イン領域と、前記ソース領域とドレイン１Ｊ１域との間
で１４を界を前記チャンネル領域に印加Ｖるように位置
したケゞ−トとからなり＋ ｒｊｉＪ記チャフチヤンネ
ル領域ｍ３あたり少なくとも５ Ｘ １０１６の平向キ
ャリア濃度を有するとともに、前記チャンネル領域の厚
さＥ３０００オングストローム以下トじたことを特徴と
するｉｌｉ界効果トランジスタ。 （３） 多結晶半導体物質からなるチャンネル領１ｔＡ
ｇと。 前記チャンネル領域に接続されたソース領域およびドレ
イン領域と＋ １ｔｔ＋記ソース領域とドレイン領域と
の間で電界をｎｉＩ記チャンネル領域に印排するように
位１？ｔシたｒ−トとからなり、１１す、（己チャンネ
ル領域はｉ Ｃｍ３あたり少なくとも５Ｘ１０］６の重
両キャリア濃度をイ１することを特徴とする市界効ｊ４
４トランジスタ。 （４）多結晶半導体物質からなるチャンオル領域と。 前記チャンネル領域に接続されたソース’Ｉｉ１．４
、”！鞄Ｊ、ｊよびドレイン領域と、前記ソース領域と
ドレイン’＋Ｂｉｉ域との間で４界を１１１１記チヤン
ネル１ル１域に印ＩＪ１１′４るように位置したケゝ−
トとからなり、前記チャンネル領域はｉ ｃｍ３あたり
少なくとも１［］１７（ｌ〕）１を衡λ−ヤリアン？洋
ノ廷を有するとともに＋ ＊Ｊ＋ｉ記ナヤンネル（ｉ１
７ Ｊ・もの厚さを２０００オングストローム以下とし
たことを特徴とする屈界効米トランゾスタ。 （５） 多結晶半導体物質からなるチャンネル領域と。 前記チャンネル領域に接続されたソース◇１１域および
ドレイン領域と、前記ソース領域とドレイン領域との間
で１１Ｌ界を１ｉｉＪ記チヤンネル領域に印加するよう
に位置したゲートとからなり、前記チャンネル領域は１
Ｃｒｎ３あたり少なくとも５ Ｘ １０１６の平衡キャ
リア濃度を有するとともに、前記ソース領域およびドレ
イン領域と同じ伝導型であり、かつｎｕ記チャンネル領
域はこれを十分薄く形成することにより、印加電圧がゼ
ロの時に完全に空乏化されるようにしたことを特徴とす
る電界効果トランジスタ。 （６）多結晶半導体物質からなるチャンネル領域と。 前記チャンネル領域に接続されたソース領域およびドレ
イン領域と＋ ｉｉＱ記ソース領域とドレイン領域との
間で電界を前記チャンネル領域に印加するように位置し
たデートとからなり＋ ｉｌ’Ｉ記ヂャ記法ヤンネル領
域ｍ３あたり少なくとも５ Ｘ １０１６の平衡キャリ
ア濃度を有するとともに＋ ｒｉｉｉ記チャフチヤンネ
ル領域ソース領域およびドレイン領域と同じ伝導型を冶
することを特徴とする？ｑ電界効果トランジスタ （γ）多結晶半導体＊質をポリシリコンとじたこ々を特
徴とする特ｉ＋’ｌ’ 請求の１配囲・４３１項記市１
２のＮｌｊ界効果トランジスタ。 （８） 多結晶半導体物質をポリシリコンとしたことを
特徴とする特許請求の範囲第２項記載の１（（界効果ト
ランジスタ。 （９）多結晶半導体物質をポリシリコンとしたことを特
徴とする特許請求のＩ’ｊｌｊ囲第６項記載の、・電界
効果トランジスタ。 θ０） 多結晶半導体物質をポリシリコンとしたことを
特徴とする特許酊イ求の範囲第４項記ｌ＋ｉ１２のＰｉ
Ｌ界効果トランジスタ。 （１Ｊ） 多結晶半導体物質をポリシリコンとしたこと
を特徴とする特許請求の範囲第５項記載の４Ｌ界効果ト
ランジスタ。 （Ｉ２） 多結晶半導体物質をポリシリフンとしたこと
を特徴とする特許請求の範囲第６項記載のｒ電界効果ト
ランジスタ。 （１３） 前記多結晶半導体物質は前記粒界において不
活性化材料の実質的な混合物を含むことを特徴とする特
許請求の範〃（イ第７項記載の電界効果トランジスタ。 （１４） 前記多結晶半導体ｖ！Ｊ質は前記粒界におい
て不活性化材料の実質的な混合物を含むことを特徴とす
る特許請求の範囲第８項記載の′電界効果トランジスタ
。 （１５） 前記多結晶半導体物質は前記粒界において不
活性化材料の実質的なｌ′尾分合物含むことを特徴とす
る特許請求の範囲第９項記載の電界効果トランジスタ。 （１６）前記多結晶半導体物質は前記粒界において不活
性化材料の実質的な混合物を含むことを特徴とする特許
請求の範囲第１０項記載の「（Ｌ界効果トランジスタ。 （］７） 前記多結晶半導体物質は前記粒界において不
活性化材料の実質的な混合物を含むことを特徴とする特
許請求の範囲第１１項記載の電界効果トランジスタ。 θ８） 前記多結晶半導体物質は前記粒界において不活
性化材料の実質的な混合物を含むことを特徴とする特許
請求の範囲第１２項記載のＩＩ−ε界効宋トランジスタ
。 （１９） 前記ケゞ−トはボ゛リシリコンからなり、こ
のデートおよびチャンネル領域を同一の伝導型でドープ
したことを特徴とする特８’ｌ’ 請求の範囲第７項記
載の電界効果トランジスタ。 （社） 前記ケゞ−トはポリシリコンからなり、このケ
ゞ−ト領域およびチャンネル領域を同一の伝導型でドー
プしたことを特徴とする特ａ１請求の範囲第８項記載の
電界効果トランジスタ。 Ｑυ 前記デートはボ゛リシリコンからなり、このケゞ
−ト領域およびチャンネル領域を同一の伝ＪＪｊ型でド
ープしたことを特徴とする特ｆｔ’！’ 、請求の範囲
第９項記戦の電界効果トランジスタ。 ０躊 前記ケゝ−トはポリシリコンからなり、こりケゞ
−ト領域およびチャンネル領域を同一の伝カッ（シでド
ープ０したことを特徴とする特Δ１’ ｉ？ｉ’をの曳
１＋＋４第１０項記載の電界効果トランジスタ。 （ハ） 前記デートはポリシリコンからなり、このケゞ
−ト領域およびチャンネル領域を同一の伝導型でドープ
したことを特徴とする特許請求の範囲第１１項記載の電
界効果トランジスタ。 Ｇ！→ １ＪｆＪ ｌ！己ケゞ−トはポリシリコンから
なり、このゲート領域およびチャンネル領域を同一の伝
導型でドープしたことを特徴とする特許請求の範囲第１
２項記載の電界効果トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US50515683A | 1983-06-17 | 1983-06-17 | |
| US505156 | 1995-07-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6074479A true JPS6074479A (ja) | 1985-04-26 |
Family
ID=24009248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59123549A Pending JPS6074479A (ja) | 1983-06-17 | 1984-06-15 | 多結晶チャンネル電界効果トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0129037B1 (ja) |
| JP (1) | JPS6074479A (ja) |
| DE (1) | DE3465831D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162011A (ja) * | 1993-10-26 | 1995-06-23 | Internatl Business Mach Corp <Ibm> | 放射耐性を有する回路を形成する方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8715959D0 (en) * | 1987-07-07 | 1987-08-12 | British Petroleum Co Plc | Field effect transistors |
| EP0377084B1 (en) * | 1988-10-03 | 1994-06-22 | Kabushiki Kaisha Toshiba | Field effect transistor on an insulator and method of manufacturing same |
| US5112764A (en) * | 1990-09-04 | 1992-05-12 | North American Philips Corporation | Method for the fabrication of low leakage polysilicon thin film transistors |
| US20120305893A1 (en) * | 2010-02-19 | 2012-12-06 | University College Cork-National University of Ireland ,Cork | Transistor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4977582A (ja) * | 1972-11-27 | 1974-07-26 | ||
| JPS5116884A (ja) * | 1974-08-01 | 1976-02-10 | Suwa Seikosha Kk | Handotaisochi |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57160123A (en) * | 1981-03-30 | 1982-10-02 | Hitachi Ltd | Semiconductor device |
| DE3277101D1 (en) * | 1981-08-19 | 1987-10-01 | Hitachi Ltd | Polycrystalline thin-film transistor,integrated circuit including such transistors and a display device including such a circuit |
-
1984
- 1984-05-08 EP EP84105160A patent/EP0129037B1/en not_active Expired
- 1984-05-08 DE DE8484105160T patent/DE3465831D1/de not_active Expired
- 1984-06-15 JP JP59123549A patent/JPS6074479A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4977582A (ja) * | 1972-11-27 | 1974-07-26 | ||
| JPS5116884A (ja) * | 1974-08-01 | 1976-02-10 | Suwa Seikosha Kk | Handotaisochi |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162011A (ja) * | 1993-10-26 | 1995-06-23 | Internatl Business Mach Corp <Ibm> | 放射耐性を有する回路を形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3465831D1 (de) | 1987-10-08 |
| EP0129037B1 (en) | 1987-09-02 |
| EP0129037A1 (en) | 1984-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027380A (en) | Complementary insulated gate field effect transistor structure and process for fabricating the structure | |
| US5438007A (en) | Method of fabricating field effect transistor having polycrystalline silicon gate junction | |
| CN100524658C (zh) | 仅具有单一注入的cmos | |
| KR970009276B1 (ko) | 반도체장치의 mosfet 및 그의 제조방법 | |
| EP0323896B1 (en) | Complementary semiconductor device | |
| US7094639B2 (en) | Method for fabricating semiconductor device | |
| Lu et al. | Anomalous CV characteristics of implanted poly MOS structure in n/sup+//p/sup+/dual-gate CMOS technology | |
| US7902032B2 (en) | Method for forming strained channel PMOS devices and integrated circuits therefrom | |
| JP2000508477A (ja) | シリコンカーバイトｃｍｏｓ及びその製造方法 | |
| Okada et al. | The performance and reliability of 0.4 micron MOSFET's with gate oxynitrides grown by rapid thermal processing using mixtures of N/sub 2/O and O/sub 2 | |
| JPH07283413A (ja) | 閾値下スイングを有する絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| US5111260A (en) | Polysilicon FETs | |
| CN1284204A (zh) | 场效应晶体管 | |
| Sugahara et al. | SOI/SOI/bulk-Si triple-level structure for three-dimensional devices | |
| Tsaur | Zone-melting-recrystallization Silicon-on-Insulator technology | |
| JPS6074479A (ja) | 多結晶チャンネル電界効果トランジスタ | |
| TW501204B (en) | Method to adjust the threshold-voltage of a MOS-transistor | |
| US20110127572A1 (en) | Gated resonant tunneling diode | |
| Yamazaki et al. | Improvement of field‐effect transistor threshold voltage uniformity by using very low dislocation density liquid encapsulated Czochralski‐grown GaAs | |
| TW320778B (ja) | ||
| Borkan | Radiation Hardening of CMOS Technologies-an overview | |
| Reedy et al. | Thin (100 nm) SOS for application to beyond VLSI microelectronics | |
| US6495407B1 (en) | Method of making an article comprising an oxide layer on a GaAs-based semiconductor body | |
| JPH0318064A (ja) | アルミニウム／ボロン ｐウェル | |
| US7943450B2 (en) | Gated resonant tunneling diode |