JP2000508477A

JP2000508477A - シリコンカーバイトｃｍｏｓ及びその製造方法

Info

Publication number: JP2000508477A
Application number: JP9536575A
Authority: JP
Inventors: スレイター，デーヴィッド・ビー，ジュニアー; リプキン，ロリ・エイ; スヴォロフ，アレグザンダー・エイ; パルマー，ジョン・ダブリュー
Original assignee: クリーリサーチインコーポレイテッド
Priority date: 1996-04-15
Filing date: 1997-04-14
Publication date: 2000-07-04
Also published as: EP0894339A1; DE69728259T2; DE69728259D1; EP0894339B1; US6344663B1; AU2667597A; WO1997039485A1; ATE262733T1; KR20000005452A; ES2213822T3

Abstract

(57)【要約】シリコンカーバイトで形成されたモノリシックＣＭＯＳ集積デバイス及び該デバイスの製造方法が提供される。該ＣＭＯＳ集積デバイスは、シリコンカーバイトから成る層中に形成された第２の導電タイプを備えたウエル領域を備えた第１の導電タイプのシリコンカーバイトから成る層を含む。ＭＯＳ電界効果トランジスタはウエル領域内に形成されると共に、相補形ＭＯＳ電界トランジスタはシリコンカーバイト中に形成される。ＣＭＯＳシリコンカーバイトの製造方法は、反対の導電のウエルをシリコンカーバイトの層中にイオン注入により形成することを含む。ソース・コンタクト及びドレイン・コンタクトもまたイオンを選択的にシリコンカーバイトの層及びウエル領域中に注入することで形成される。ゲート誘電体層は蒸着及び再酸化により形成される。ゲート電極はゲート誘電体上に形成されて、バイアスがゲート電極にかかると、チャネル領域がソース及びドレイン間に形成される。ソース・コンタクト、ドレイン・コンタクト及びボディ・コンタクトは単一の製造段階で同一の材料から形成されるのが好適である。

Description

【発明の詳細な説明】シリコンカーバイトＣＭＯＳ及びその製造方法本発明は、政府の支持を得てなされたものであり、政府は、本発明に対して一定の権利を有するものである。発明の分野本発明は、シリコンカーバイト（炭化珪素）に形成された金属／ポリシリコン酸化物半導体（ＭＯＳ）デバイスに関する。より詳細には、本発明は、シリコンカーバイトに形成された通常ＣＭＯＳとして公知の相補形金属／ポリシリコン酸化物半導体デバイスに関する。発明の背景相補形ＭＯＳ（ＣＭＯＳ）集積デバイスは、一体的に集積されたＰチャネル及びＮチャネルトランジスタであり、単一デバイスに相互結合されたものである。ＣＭＯＳデバイスは、演算増幅器、検出装置、ディジタル論理機構やディジタルメモリ素子及びマイクロプロセッサ等の多くの集積回路の基礎となる。ＣＭＯＳ技術は、アナログとディジタルとの混合応用を図るために適用可能である。能動負荷または電流源負荷を利用すれば、比較的少ない電圧及び電流供給で大電圧利得を発生することが可能となる。ＣＭＯＳは、また、低電力ディジタル回路を提供する。ＣＭＯＳは、また、より低い電源電圧で動作可能なこと及び回路設計の複雑さが低減されることにより、全ての動作条件に亘って高い信頼性が得られることから魅力的なものでもある。ＣＭＯＳデバイスを製造するには、単一の基板すなわちダイが相補形のトランジスタを形成するために必要となる。従って、単一ダイがＰ形領域及びＮ形領域双方を支持して、相補形デバイスのＰチャネル及びＮチャネルを可能にするものでなくてはならない。従前のＣＭＯＳデバイスはシリコンをもちいて製造されており、シリコンカーバイトを使用して製造されたことはない。ＰチャネルシリコンカーバイトのＭＯＳ電界効果トランジスタを製造する上での一般的な困難さに加えて、単一ダイまたはウエハ上に相補形トランジスタを製造するのに適したシリコンカーバイトで導電率が反対の領域を製造することが困難であるため、シリコンカーバイトでのＣＭＯＳの製造を阻止してきた。ＰチャネルまたはＮチャネルを備えたデバイスに対するＣＭＯＳ集積デバイスの持つ利点を考えると、シリコンカーバイトに係わる問題点を解決して、ＣＭＯＳシリコンカーバイト集積デバイス技術を発展させることが望まれる。発明の目的及び概要上記に鑑み、本発明の目的は、同一ダイまたはウエハ上にＰチャネル・トランジスタ及びＮチャネル・トランジスタを備えたモノリシックシリコンカーバイト集積デバイスの製造方法を提供することである。さらに本発明の目的は、シリコンカーバイトで形成されたＣＭＯＳデバイスを提供することである。本発明の方法及び構造は、シリコンカーバイトで形成された集積デバイスを提供する。斯かる集積デバイスは、シリコンカーバイトで形成された第１のシリコンカーバイトＭＯＳ電界効果トランジスタを有する。この第１のＭＯＳデバイスは、Ｐ導電タイプのシリコンカーバイトで形成された領域を有する。更に、この集積デバイスには、シリコンカーバイトで形成された第２のシリコンカーバイトＭＯＳ電界効果トランジスタが設けられている。この第２のＭＯＳデバイスは、Ｎ導電タイプのシリコンカーバイトで形成された領域を有する。任意ではあるが、第１のシリコンカーバイトＭＯＳ電界効果トランジスタのドレインは、第２のシリコンカーバイトＭＯＳ電界効果トランジスタのドレインに電気的に接続されている。本発明の好適な実施例では、第１及び第２のＭＯＳ電界効果トランジスタのドレイン・コンタクト及びソース・コンタクトは同一の材料から形成される。これらのコンタクトの好適な材料はニッケルである。本発明が提供する好適な構造は、相補形ＭＯＳ集積デバイスの構造を含んでおり、該相補形ＭＯＳ集積デバイスは、第１の導電タイプのシリコンカーバイトから成る層を含んでおり、該層は、基板またはエピタキシャル層となる。第２の導電タイプのシリコンカーバイトから成るウエル領域が、前記のシリコンカーバイト層に形成される。第２の導電タイプのシリコンカーバイトから成る複数の領域が前記シリコンカーバイト層に形成されて、該シリコンカーバイト層中にレイヤ（層）・ソース領域及びレイヤ・ドレイン領域を形成する。第１の導電タイプのシリコンカーバイトから成る複数の領域が前記ウエル領域に形成されて、該ウエル領域中にウエル・ソース領域及びウエル・ドレイン領域を形成する。ゲート誘電体層が、レイヤ・ソース領域とレイヤ・ドレイン領域の間に形成され、かつ少なくともレイヤ・ドレイン領域及びレイヤ・ソース領域の一部上へ伸長している。同様に、ゲート誘電体層がウエル・ソース領域とウエル・ドレイン領域の間に形成されると共に、少なくともウエル・ソース領域及びウエル・ドレイン領域の一部上へ伸長している。レイヤ・ゲート電極がレイヤ・ソース領域とレイヤ・ドレイン領域の間に形成されたゲート誘電体層上に形成されて、バイアスがレイヤ・ゲート電極にかけられと、レイヤ・ソースとレイヤ・ドレインの間の第１の導電タイプのシリコンカーバイト層中に能動チャネル領域が形成される。また、ウエル・ゲート電極がウエル・ソース領域とウエル・ドレイン領域の間に形成されたゲート誘電体層上に形成されて、バイアスがウエル・ゲート電極にかけられると、ウエル・ソースとウエル・ドレインの間の第２の導電率タイプのウエル領域中に能動チャネルが形成される。また、ウエル・ソース・コンタクトをウエル・ソース領域に形成し、ウエル・ドレイン・コンタクトをウエル・ドレイン領域に形成することが可能である。同様のレイヤ・ソース・コンタクトをレイヤ・ソース領域に形成し、レイヤ・ドレイン・コンタクトをレイヤ・ドレイン領域に形成することが可能である。本発明の別の実施例では、複数のウエル・チャネル・ストップ領域がウエル領域に形成される。該ストップ領域は第２の導電タイプのシリコンカーバイトで形成されると共に、そのキャリア濃度即ちコンセントレーション（ｃｏｎｃｅｎｔｒａｔｉｏｎ）は、ウエル領域より高くなる。チャネル・ストップは、ウエル・ソース領域及びウエル・ドレイン領域がチャネル・ストップ領域間で変位するように配置される。また、複数のレイヤ・ストップ領域をレイヤ・ソース領域及びレイヤ・ドレイン領域に隣接してシリコンカーバイト中に形成することも可能である。レイヤ・ストップ領域は、第１の導電タイプのシリコンカーバイトで形成され、そのキャリア濃度がシリコンカーバイト層より高くなる。レイヤ・ストップ領域は、レイヤ・ソース領域及びレイヤ・ドレイン領域がレイヤ・ストップ領域間で変位するように配置される。基本的なトランジスタを形成することに加えて、本発明の実施例は、シリコンカーバイト層、ウエル領域、ウエル・ソース・コンタクト、ウエル・ゲート・コンタクト及びウエル・ドレイン・コンタクト、並びにレイヤ・ソース・コンタクト、レイヤ・ゲート・コンタクト及びレイヤ・ドレイン・コンタクト上に形成される分離層を含むことが可能である。この分離層は、様々なシリコンカーバイトデバイスの相互結合を可能にする。この相互結合層は様々なシリコンカーバイトデバイスの相互結合を可能にする。斯かる相互結合は、分離層に形成したコネクション・ウインドウ（接続窓：ｃｏｎｎｅｃｔｉｏｎｗｉｎｄｏｗ）を介してウエル・ソース・コンタクト、ウエル・ゲート・コンタクト及びウエル・ドレイン・コンタクト、並びにレイヤ・ソース・コンタクト、レイヤ・ゲート・コンタクト及びレイヤ・ドレイン・コンタクトへの選択的な接続を可能にする複数のメタライゼーション領域により形成することが可能となる。本発明の別の実施例では、保護層が集積デバイスの露出表面に設けられて、周囲の影響による損傷からデバイスを保護する。コネクション・パッドを、保護層を貫通するコネクション・パッド・ウインドウ内に形成することにより、相互結合メタライゼーション等の下に存在する領域への接続が可能となる。本発明の更に代替の実施例では、ＭＯＳデバイスの少なくとも１つがゲート電極にセルフアライン（自己整列）したソース及びドレイン層領域を有する。本発明の方法の実施例は、シリコンカーバイトで相補形ＭＯＳを形成する方法を含む。該方法は、Ｐ導電タイプのシリコンカーバイトで形成したチャネル領域を有する第１のシリコンカーバイトＭＯＳ電界効果トランジスタをシリコンカーバイトで形成する段階と、Ｎ導電タイプのシリコンカーバイトで形成したチャネル領域を有する第２のシリコンカーバイトＭＯＳ電界効果トランジスタをシリコンカーバイトで形成する段階とを備える。本発明の方法の好適な実施例では、シリコンカーバイト集積デバイスを形成する方法が、第１の導電タイプに軽度にドーピングされたシリコンカーバイト層を形成し、該層が第２の導電タイプを備えた高度にドーピングされたソース領域及びドレイン領域を有するようにするステップを含んでいる。該第２の導電タイプは第１の導電タイプとは反対の導電タイプである。第２の導電タイプに軽度にドーピングされたウエルが第１の導電タイプに軽度にドーピングされた層中に形成される。軽度にドーピングされたウエル中には、高度にドーピングされた第１の導電タイプのシリコンカーバイトから成るソース領域及びドレイン領域が形成されている。ゲート誘電体層が、第１の導電タイプの軽度にドーピングされたシリコンカーバイト層のソース領域とドレイン領域との間で、軽度にドーピングされたシリコンカーバイト層上に形成されると共に、軽度にドーピングされたウエル中のソース領域とドレイン領域との間で、第２の導電タイプの軽度にドーピングされたウエル上に形成される。本発明の好適な実施例では、軽度にドーピングされたウエルは、軽度にドーピングされたシリコンカーバイト層の表面にマスキング層を形成し、軽度にドーピングされたウエルの領域に対応するウインドウを設けることにより形成される。イオンが、該ウインドウを介して軽度にドーピングされたシリコンカーバイト層内へ注入されると共に、注入を施したウエルが焼鈍即ちアニールされて、軽度にドーピングされたシリコンカーバイト層中に注入されたイオンを活性化して、第２の導電タイプの軽度にドーピングされたウエルが形成される。イオンは２５０ｋｅＶ以上の最大注入エネルギーで注入されるのが好適である。ドレイン領域及びソース領域を形成する方法の好適な実施例では、これらの領域は、軽度にドーピングされたシリコンカーバイト層の表面にマスキング層を形成し、第２の導電タイプの高度にドーピングされたソース領域及びドレイン領域の領域に対応するウインドウを設けることにより形成される。イオンが該ウインドウを介して軽度にドーピングされたシリコンカーバイト層中に注入され、該イオン注入がなされた領域がアニールされ、軽度にドーピングされたシリコンカーバイト層中に注入されたイオンか活性化されて、第２の導電タイプを備えた高度にドーピングされたソース領域及びドレイン領域が形成される。第１の導電タイプを備えた高度にドーピングされたソース領域及びドレイン領域は、ウエル領域に形成されると共に、適切なマスク及びイオンを使用した方法で活性化されるのが好適である。本発明の方法の好適な実施例では、ゲート誘電体層はゲート誘電体層をシリコンカーバイト層の表面にデポジットすることにより形成されるが、第２の導電タイプの軽度にドーピングされたウエル、第１の導電タイプの高度にドーピングされたソース領域及びドレイン領域、並びに、第２の導電タイプの高度にドーピングされたソース領域及びドレイン領域の部分は、露出するようにされる。デポジットされた誘電体層は、次いで、酸化雰囲気中で加熱される。本発明の別の実施例では、ゲート電極がゲート誘電体層上に形成され、ソース・コンタクトがソース領域上に形成され、且つ、ドレイン・コンタクトがドレイン領域上に形成される。ソース・コンタクト及びドレイン・コンタクトはニッケルを選択的にデポジットして形成されるのが好適である。ゲート電極はモリブデンを選択的にデポジットして形成されるのが好適である。双方のデバイスタイプのソース・コンタクト及びドレイン・コンタクトは、同時に形成されるのが好適である。また、ストップ領域も、相補形デバイスのソース領域及びドレイン領域を注入する間にマスク層を調節してデバイスのチャネル領域及び／またはソース領域及びドレイン領域を囲繞する位置においてイオン注入を可能にすることで、チャネル領域及び／またはソース領域及びドレイン領域を囲繞するように形成することが可能である。代替の好適な実施例では、相互接続分離層がゲート・コンタクト、ソース・コンタクト及びドレイン・コンタクト上に形成され、任意の露出したゲート誘電体層は分離材料をデポジットすることにより形成される。ソース電極、ドレイン電極及びゲート電極への接続は、相互接続分離層中に選択的に開口して、その下に存在するゲート・コンタクト、ソース・コンタクト及びドレイン・コンタクトへの接触が可能なようにされた通路を介して行うことが可能である。メタライゼーション層を相互接続分離層上に選択的に形成して、前記の開口された通路を介してデバイスのコンタクト即ち電極へ接続することが可能である。それぞれ下に存在する相互接続層に対応するメタライゼーション層及びウインドウを備えた連続する相互接続分離層を形成して、多層相互接続装置を提供することが可能である。また、コンタクト・パッドをメタライゼーション上に形成して、プローブまたはワイヤ・ボンドに接触するのが可能となる。コンタクト・パッドはメタライゼーション上にプラチナ領域を形成すると共に、該プラチナ層上に金層を形成することにより形成することが可能である。また、保護層をデバイス上に形成して該デバイスが環境から損傷を受けるのを防止することが可能である。この場合には、ウインドウを保護層に開けてコンタクト・パッドへのアクセスができるようにする。本発明の上記及びその他の目的、利点及び特徴、及び、本発明の目的、利点及び特徴を達成する方法は、好適且つ代表的な実施例を例示した添付図面を参照しつつ、下記の本発明の詳細な説明を考慮すれば容易に明白となる。図面の説明図１は、本発明によるＣＭＯＳ集積デバイスの回路図である。図２は、本発明によるＣＭＯＳ集積デバイスの断面図である。図３は、図１に図示したＣＭＯＳデバイスの製造工程を説明したフローチャートである。図４は、本発明によるＣＭＯＳ集積デバイスの製造の中間段階の断面図である。図５は、本発明によるＣＭＯＳ集積デバイスの製造の中間段階の断面図である。図６は、本発明によるＣＭＯＳ集積デバイスの製造の中間段階の断面図である。図７は、本発明によるＣＭＯＳ集積デバイスの製造の中間段階の断面図である。図８は、本発明によるＣＭＯＳ集積デバイスの製造の中間段階の断面図である。図９は、本発明によるＣＭＯＳ集積デバイスの製造の中間段階の断面図である。図１０は、本発明を使用したシリコンカーバイト演算増幅器の回路図である。図１１Ａは、本発明によるＮチャネルデバイスのＩ−Ｖ特性図である。図１１Ｂは、本発明によるＰチャネルデバイスのＩ−Ｖ特性図である。図１２は、本発明によるＣＭＯＳ演算増幅器の直流伝達曲線図である。図１３は、本発明によるＮ形ウエルの一例の注入プロファイルを示した図である。詳細な説明本発明を本発明の好適な実施例を図示した添付図面を参照して、下記により完全に説明する。しかしながら、本発明は多くの様々な形態で実施することが可能であり、本発明は本書に記載された実施例に限定されるものではなく、寧ろ、斯かる実施例は本開示が十分且つ完全なものとなると共に、本発明の範囲を当業者へ十分に伝えるために記載されている理解すべきものである。本書を通じて、同一の要素には同一符号が付されている。図１は、本発明によるＣＭＯＳデバイスの基本的な回路図を例示している。図１で分かるように、ＰチャネルＭＯＳＦＥＴ２０及びＮチャネルＭＯＳＦＥＴ２２はシリコンカーバイト（ＳｉＣ）で形成されている。これらのトランジスタは単一の集積デバイスに形成されて、ＣＭＯＳ集積デバイスが形成される。図１に図示したトランジスタは、１つのデバイスのソース／ドレイン領域が相補形デバイスのソース／ドレイン領域に接続されて例示されている。これらの接続は、一方のトランジスタのソース／ドレインの接地及び第２のトランジスタの電圧源への接続と同様に任意のものである。双方のトランジスタの２つのゲート入力を接続することにより、多くのＣＭＯＳディジタル回路の基本ビルディング・ブロックであるＳＩＣＣＭＯＳを形成することが可能となる。図１の２つのトランジスタの相互接続は例示の目的のためにのみ、なされたものである。図１の相補形トランジスタを図２を参照して説明するが、図２は本発明によるＣＭＯＳシリコンカーバイト集積デバイスの断面を例示した図である。図２に図示したように、第１の導電タイプを備えたバルク単一結晶シリコンカーバイト基板３０の上面には、第１の導電タイプを備えた軽度にドーピングされたエピタキシャル層３２が形成されている。例示の目的上、第１の導電タイプをＰ導電タイプのシリコンカーバイトとし、従って、エピタキシャル層３２が軽度にドーピングされたＰ導電タイプ（Ｐ^-）のシリコンカーバイトとなる。エピタキシャル層３２には第２の導電タイプのシリコンカーバイトから成るウエル領域４０が形成される。例示の目的上、第２の導電タイプをＮ導電タイプを備えたシリコンカーバイトとし、従って、ウエル領域４０が軽度にドーピングされたＮ導電タイプ（Ｎ^-）導電率シリコンカーバイトとなる。第２の導電タイプを備えたシリコンカーバイトから成る複数の領域がシリコンカーバイトエピタキシャル層３２中に設けられて、レイヤ・ソース領域３６及びレイヤ・ドレイン領域３８を形成する。これらのソース領域及びドレイン領域は高度にドーピングされて、本実施例では、それらはＮ⁺シリコンカーバイトとなる。第２の導電タイプの高度にドーピングされたシリコンカーバイトから成る複数の領域４４もまた、ウエル領域４０中に形成されてウエル・ストップ領域を形成する。本例におけるこれらの領域もまたＮ⁺シリコンカーバイトとなる。チャネル・ストップ領域がデバイスの外辺部を画定するのが好適であるが、チャネル・ストップ領域はデバイスのチャネル領域を限定するためにのみ形成することが可能である。従って、例えば、図２に図示したように、チャネル・ストップ領域を図２の断面図の第３次元方向にのみ形成して、チャネル・ストップ領域がソース領域及びドレイン領域に対して垂直に伸長して、チャネルをソース領域とドレイン領域との間の領域に閉じ込めるようにすることが可能である。第１の導電タイプを備えたシリコンカーバイトから成る複数の領域がウエル領域４０中に形成されて、ウエル・ソース領域４６及びウエル・ドレイン領域４８を形成する。これらのソース及びドレイン領域は、本例では、高度にドーピングされて、Ｐ⁺シリコンカーバイトとなる。ウエル・ソース領域４６及びウエル・ドレイン領域４８はウエル・チャネル・ストップ領域の域内に形成される。チャネル・ストップ領域がデバイスの外辺部を画定するのが好適であるが、チャネル・ストップ領域はデバイスのチャネル領域を限定するためにのみ形成することが可能である。従って、例えば、図２のように、チャネル・ストップ領域を図２の断面図に対して第３次元方向にのみ形成して、チャネル・ストップ領域がソース領域及びドレイン領域に垂直に伸長するようにして、該チャネルをソース領域とドレイン領域との間の領域内に閉じ込めるようにすることが可能である。また、第１の導電タイプの高度にドーピングされたシリコンカーバイトから成る複数の領域３４をシリコンカーバイト・エピタキシャル層３２中に形成してレイヤ・ストップ領域を形成することが可能である。本例のこれらの領域は、また、Ｐ⁺シリコンカーバイトとなる。図２に示すように、レイヤ・ストップ領域３４はレイヤ・ソース領域３６及びレイヤ・ドレイン領域３８の外側に形成される。本書において一定の特徴の接頭辞として使用される「レイヤ（層）」及び「ウエル」は、一方のトランジスタの特徴と他方の相補形トランジスタの特徴を区別するために使用されている。例えば、ウエル・ソース領域は第２の導電タイプを備えたシリコンカーバイトウエルに形成されたトランジスタに関係する領域を表したものである。レイヤ・ソース領域は、第１の導電タイプを備えたシリコンカーバイト層に形成された領域を表したものである。更に、本発明では「ウエル」なる語を使用して相補形デバイスが形成される領域を説明する一方で、当業者には理解できることではあるが、当該領域に相補形シリコンカーバイトデバイスを形成できるものであれば、反対の導電タイプを備えたシリコンカーバイトから成る任意の形状にされた領域を使用することも可能である。従って、例えば、「ウエル」領域４０をエピタキシャル層３２を完全に貫通して基板３０まで伸長させて、エピタキシャル層３２を遮断する第２の導電タイプのシリコンカーバイトから成る連続領域を形成することも可能である。従って、「ウエル」なる語は、相補形デバイスが形成される領域がどのように形成されようとも、該相補形デバイスが形成される領域を説明するために使用されるものである。図２には、また、ゲート誘電体層４９が図示されており、該ゲート誘電体層は、エピタキシャル層３２の基板３０とは反対の表面上に形成される。例示のゲート誘電体層４９はエピタキシャル層３２の上面全体に形成され、ソース領域及びドレイン領域３６、３８、４６及び４８上においては、ゲート誘電体層４９にウインドウが開口されている。しかしながら、ゲート誘電体層４９は、エピタキシャル層３２のレイヤ・ソース領域３６とレイヤ・ドレイン領域３８との間、及び、ウエル・ソース領域４６とウエル・ドレイン領域４８との間にのみ、ソース及びドレイン領域に適宜に重畳しつつ、形成する必要がある。図２に更に例示されているように、レイヤ・ゲート電極５０が、レイヤ・ソース領域３６とレイヤ・ドレイン領域３８との間でゲート誘電体層４９上に形成されている。レイヤ・ゲート電極５０は、バイアスが該レイヤ・ゲート電極に供給されると、第１の導電タイプのシリコンカーバイトから成る層中のレイヤ・ソース領域とレイヤ・ドレイン領域との間に能動チャネル領域を画成する。同様に、ウエル・ゲート電極５２がウエル・ソース領域４６とウエル・ドレイン領域４８との間でゲート誘電体層４９上に形成される。ウエル・ゲート電極５２は、バイアスが該ウエル・ゲート電極にかけられると、第２の導電タイプを備えたウエル領域中のウエル・ソースとウエル・ドレインとの間に能動チャネルを画成する。ゲート電極には、ポリシリコン等の様々な材料を使用することができるが、モリブデンが好適である。図２は、更に、レイヤ・ソース・オーミック・コンタクト５４、レイヤ・ドレイン・オーミック・コンタクト５６、ウエル・ソース・オーミック・コンタクト５７及びウエル・ドレイン・オーミック・コンタクト５５を例示しており、該オーミック・コンタクトは各自それぞれのソース領域及びドレイン領域上に形成されている。ウエル・ボディ・コンタクト５３もまた、図２に図示されている。これらのオーミック・コンタクトは同一の材料で形成されるのが好適であり、ニッケルで形成されれば、更に好適である。しかしながら、当業者には公知のことではあるが、様々な導電タイプを備えたシリコンカーバイトから成る領域に形成されたオーミック・コンタクトは、異なるコンタクト材料から形成することが可能である。従って、ニッケルを使用してＮタイプのシリコンカーバイト領域のコンタクトを形成し、アルミニウム及び／またはチタンまたはプラチナを使用してＰタイプのシリコンカーバイト領域を形成することが可能となる。しかしながら、製造が複雑化されることから、様々なコンタクト材料を使用することは必ずしも好適ではない。基板３０のエピタキシャル層３２とは反対側にオーミック・コンタクト５１が形成されている状態が図示されている。この層はレイヤ・デバイスのレイヤ・ボディ・コンタクトとして機能すると共に、シリコンカーバイトを備えたオーミック・コンタクトを形成するのに適した任意の材料から形成することが可能である。本例では、プラチナがＰ形基板のオーミック・コンタクトを形成するのに適している。任意であるが、レイヤ・ボディ・コンタクトをエピタキシャル層３２に直接接触させて形成することも可能である。また、図２には相互接続分離層５８が図示されており、該分離層は集積デバイスの露出表面上に任意に形成することが可能である。この分離層５８はシリコンカーバイト層３２上に形成されて、ウエル領域４０、レイヤ・ソース・コンタクト５４、レイヤ・ゲート電極５０及びレイヤ・ドレイン・コンタクト５６、並びに、ウエル・ソース・コンタクト５７、ウエル電極５２、ウエル・ドレイン・コンタクト５５及びウエル・ボディ・コンタクト５３を分離する。また、複数のメタライゼーション領域５９を設けて、分離層５８に形成したコネクション・ウインドウを介してレイヤ・ソース・コンタクト５４レイヤ・ゲート電極５０及びレイヤ・ドレイン・コンタクト５６、並びに、ウエル・ソース・コンタクト５７、ウエル電極５２、ウエル・ドレイン・コンタクト５５及びウエル・ボディ・コンタクト５３を、選択的に相互接続することが可能である。図２に示したように、２つの相補形トランジスタのドレインをメタライゼーション領域を介して接続するが、本発明ではこのような接続を必要としない。本発明ではモリブデンでメタライゼーションを形成するのが好適であるが、アルミニウム等のその他の材料を使用することも可能である。また、保護層６０をメタライゼーション領域５９及び分離層５８等の集積デバイスの露出表面上に形成して、環境からの損傷からデバイスを保護するようにすることが可能である。また、コネクション・パッドを保護層６０を貫通するコネクション・パッド・ウインドウ内に形成することが可能であり、該ウインドウ内でコネクション・パッドがメタライゼーション領域等の下に存する領域上に選択的に形成されて、該下に存する領域に対する外部接触を形成する。図２では、コネクション・パッドはコネクション・パッド・ウインドウ内でメタライゼーション領域５９上に形成されたプラチナから成る層と、該プラチナ層６１上に形成された金から成る層６２として、図示されている。上記の全体的な構造に加えて、バイアスがゲート電極に供給された時に、双方のデバイスタイプのソース領域とドレイン領域との間にチャネル領域が形成されるのを可能にしつつ、該双方のデバイスタイプのソース領域及びドレイン領域のゲートの重畳は最小限にされるのが好適である。更に、デバイスは、該デバイスの一方または双方に対してセルフアラインしたゲートを有することが可能である。３Ｃシリコンカーバイトでゲートをセルフアラインさせる方法は、応用物理学ジャーナル第６４号（Ｊ．Ａｐｐ．６４）の２１６８頁以下のパーマー（Ｐａｌｍｏｕｒ）その他により論議されており、完全な形で本書に参考として組み込まれている。上記に、シリコンカーバイトの基板上に形成されたエピタキシャル層中への相補形デバイスの形成について、本発明を説明したが、本発明は斯かるデバイスに限定されるものではない。例えば、相補形デバイスをエピタキシャル層のないシリコンカーバイト基板中に形成することも可能である。更に、基板と相補形デバイスが形成されるシリコンカーバイトから成る層との間に追加の層を挿入することが可能である。従って、本書で使用される場合には、シリコンカーバイト層なる語は、基板上に形成されたシリコンカーバイトから成る層、別の層上に形成されたシリコンカーバイトから成る層、またはシリコンカーバイト基板を示す。また、上記のデバイスは、Ｐ形エピタキシャル層及びＮ形ウエル領域を参照して論じてきたが、Ｎ形エピタキシャル層及びＰ形ウエル領域を有するデバイスも使用することが可能である。この場合には、第１の伝導タイプを備えたシリコンカーバイトがＰ形シリコンカーバイトとなる。或いは、１つのチャネルタイプのデバイスをエピタキシャル層中に形成し、相補形デバイスを基板内に形成する場合には、基板と反対の導電タイプを備えたエピタキシャル層を使用することが可能である。本発明によるデバイスの製造方法を、図３〜図９を参照して説明する。シリコンカーバイトを使ってのＣＭＯＳの製造は、９段階から成る工程を介して達成され、該工程には双方のデバイスタイプのソース領域及びドレイン領域、及び、相補形デバイスのウエル領域のイオン注入の工程が含まれている。本発明による適切なイオン注入方法は、同様に譲渡された米国特許第５，０８７，５７５号の高温イオン注入方法を含み、該発明の開示をほぼ完全に本書中に組み込んでいる。Ｐ形シリコンカーバイト基板上に形成されたＰ形エピタキシャル層上にシリコンカーバイトデバイスを製造することを例にして、製造段階を説明する。しかしながら、上記に説明した如く、本発明は、Ｐ形シリコンカーバイト層を利用したデバイスに限定されるものではなく、注入イオン及び導電タイプの変化に基づく製造技術を適切に置換することにより、Ｎ形シリコンカーバイト層と一緒に使用することも可能である。例えば、ボロンイオンをＮ形シリコンカーバイト層中に注入することにより、相補形デバイスを製造するためのＰ形ウエル領域をＮ形シリコンカーバイト層中に形成することが可能となる。図４はシリコンカーバイトでＣＭＯＳ集積デバイスを形成する初期段階を例示している。軽度にドーピングされたＰ形シリコンカーバイト基板上にエピタキシャル層を成長させた後で、マスク層８１を形成して、レイヤ・ソース領域及びレイヤ・ドレイン領域及びウエル・チャネル・ストップを露出する。マスク層の形成は、図３のブロック１０２に例示されている。６Ｈシリコンカーバイトが本発明には好適なポリタイプであるが、３Ｃ、４Ｈ及び１２Ｈ等の、その他のシリコンカーバイトを使用することも可能である。Ｐ形基板の好適なキャリア濃度は約１×１０¹⁶から約１×１０¹⁸ｃｍ^-3の範囲であるが、本例において使用されている如く、基板のドーピングレベルは重要ではない。Ｐ形エピタキシャル層の好適なキャリア濃度は約１×１０¹⁵から約１×１０¹⁷ｃｍ^-3の範囲である。マスク層を二酸化シリコン（ＳｉＯ₂）から形成することが可能であるが、任意の適当なマスク材料を使用することが可能である。マスクされたウエハは、窒素イオンが注入されてＮ形チャネルデバイス用のＮ⁺ ソース領域及びドレイン領域が形成されると共に、Ｐ形チャネルデバイス用のＮ⁺ウエル・チャネル・ストップが形成される。注入段階は、図３のブロック１０４に示されている。Ｎ⁺領域を形成するイオン注入には窒素が好適であるが、その他の同業者に公知の適当なイオンも使用することが可能である。窒素は６５０℃の温度で注入されるのが好適であるが、約室温から約１３００℃までの注入温度を使用することが可能である。また、窒素は１３５ｋｅＶ以下の複数の注入エネルギーで注入されるのが好適であり、最大注入エネルギーは２００ｋｅＶ未満であるのが適当である。Ｎ⁺注入領域に適当なキャリア濃度は約１×１０¹⁷から約１×１０²⁰ｃｍ^-3の範囲である。図５は、Ｎ⁺領域の注入後にウエハがポリシリコンで再被膜を施される即ち再コートされるのを例示しており、該ポリシリコン被膜は、パターン化されて該ポリシリコン及びその下に存する酸化物から成るマスクに開口部が形成される。ポリシリコンマスクの形成は、図３のブロック１０６に図示されている。この開口部は、Ｎ形チャネルデバイスの反対の導電領域を提供するＮ形ウエルに対応した位置である。ポリシリコン／酸化物マスクが形成された後で、窒素が再度Ｐ形エピタキシャル層中へ注入されて、Ｎ⁺ウエル領域４０が形成される。ウエル領域の注入は図３のブロック１０８に例示されている。窒素は注入を行ってＮ⁺ウエル領域を形成するのに好適なイオンである。窒素は６５０℃で注入されるのが好適であるが、約室温から約１３００℃までの注入温度を使用することが可能である。また、窒素は約３８０ｋｅＶを最大注入エネルギーとして、複数の注入エネルギーで注入されるのが好適である。しかしながら、約２５０ｋｅＶから約１ＭｅＶまでの範囲の最大注入エネルギーが適当であると言える。Ｎ⁺ウエル領域に適当なキャリア濃度は約１×１０¹⁵から約１×１０¹⁷ｃｍ^-3の範囲である。シリコンカーバイトの深いウエルへの注入は困難なこと、及びアプリケーションの逆バイアス電圧を支持することが必要であることにより、ウエル領域の注入プロファイルは幅に応じて不純物濃度が増大するように製造される。Ｎ形ウエルへの注入の後で、ウエハからフッ化水素酸溶液またはその他の適当な溶液等の湿性化学溶液を使用して、マスクを剥がす。剥離作業は図３のブロック１１０に例示されている。剥離後、ウエハはアニールされてイオン注入により生じた損傷が取り除かれると共に、注入されたドーパントが活性化される。ウエハは１５５０℃でアニールされるのが好適であるが、１０００から１８００℃の範囲の温度が適当である。アニール段階は、図３のブロック１１２に図示されている。任意であるが、ウエハをイオン注入を複数回行った後でアニールすることも可能である。アニールの後、第３のマスク層８３がエピタキシャル層上に形成されてＮ形チャネル・ストップ領域３４と、Ｐ形チャネル・ソース領域４６と、Ｐ形チャネル・ドレイン領域４８とが形成される。このマスク層は図６に例示されている。第１のマスキング層の形成作業と同様に、二酸化シリコンまたはその他の任意の適当なマスク材料を使用して、マスク層を形成することも可能である。第３のマスクの形成は、図３のブロック１１４に例示されている。次いで、アルミニウムが注入されてＰ⁺ウエル・ソース領域４６及びウエル・ドレイン領域４８が形成されると共に、レイヤ・ストップ領域３４が形成される。注入段階は図３のブロック１１６に例示している。アルミニウムがＰ⁺領域を形成するのに好適なイオンであるが、別の適当なイオンとしてボロンを使用することができる。アルミニウムは約１２００℃の温度で注入するのが好適であるが、１３００℃までの範囲の注入温度を使用することが可能である。また、アルミニウムは約１３５ｋｅＶまでの複数の注入エネルギーで注入するのが好適であり、ウエル領域の深さに応じて最大注入エネルギーが決定される。ソース及びドレイン領域の最大注入エネルギーは、ソース及びドレインにウエル領域に対して逆バイアスがかけられると、ソース及びドレインの下のウエル領域が枯渇され、ソース及びドレインの下方の空乏領域が基板内へ伸長しない。Ｐ⁺注入領域に適当なキャリア濃度は約１×１０¹⁷から１×１０²⁰ｃｍ^-3である。Ｐ⁺領域の注入が終わると、第３のマスクは上記に説明したように剥離されると共に、ウエハが再度上記に説明したようにアニールされる。この第２の剥離及びアニール段階は、図３のブロック１１８に例示されている。第２のアニールが終わると、ウエハを任意に熱酸化させて表面損傷を除去すると共に、結果として生じた酸化物を再度剥離する。Ｎ⁺及びＰ⁺領域の形成が終わると、２つのデバイスが同一の方法で製造される。図７で分かるように、ゲート誘電体層４９がエピタキシャル層３２上に形成されて２つのデバイスのチャネル領域を覆う。このゲート誘電体層は二酸化シリコンであるのが好適であり、該ゲート誘電体層は「シリコンカーバイト上における高品質の二酸化シリコンの不活性化及びそれによる不活性化構造を得る方法」と題する同様に譲渡された米国特許第５，４５９，１０７号及び「シリコンカーバイト上の酸化物層における欠陥を低減する方法」と題する１９９５年１１月８日に出願された同時係属且つ同様に譲渡された米国特許第０８／５５４，３１９号に記載のようにデポジットされ、次いで酸化される。前記米国特許の開示はほぼ完全に参考として本書に組み込まれている。従って、シリコンカーバイト層のデポジットが終わると、ウエハは炉の酸化雰囲気中に、ゲート誘電体４９上にゲート金属がデポジットされるまで数時間配置されるのが好適である。このデポジット及び再酸化段階は、図３のブロック１２０に例示されている。ゲート誘電体層をデポジットして再酸化するのが好適であるが、熱成長等のその他のゲート誘電体層を形成する方法を使用することが可能である。緻密にデポジットされた酸化物が、大抵のＭＯＳＦＥＴ酸化物の信頼性破壊が生じるデバイスのゲート重畳領域の強化するゲート絶縁体として選択された。デポジットされた酸化物は、熱ゲート酸化物の成長中に軽度にドーピングされたチャネルの両端に形成される段差を除去する。この段差は、注入ソース／ドレイン領域上での酸化速度を高めた結果、生じたものである。この段差はゲート重畳領域において電界コンセントレータ（ｆｉｅｌｄｃｏｎｃｅｎｔｒａｔｏｒ）として作用してゲート酸化物に応力を加える。強力に注入されたＳｉＣ上に成長する酸化物の誘電体強度は弱く、加わる応力により、重畳領域において酸化物に関連する破損の危険性が高められる。この弱さは不純物の取り込み、非理論量成長、または不純物偏析または注入損傷による粗ＳｉＣ−ＳｉＯ₂インタフェースによるため、と考えられる。デポジットされた酸化物が、これらの不純物の取り込み及び偏析に関係した問題を低減する。Ｐ形チャネルデバイスのゲート重畳領域へのアルミニウムの取り込みは、温度が上昇すると有害なゲート漏れを発生することから、特に問題となる。酸化のためのアニール段階は、適切な酸化物化学量論的組成を確実にするため、且つＳｉＣ−ＳｉＯ₂インタフェースを向上するために実行される。ゲート誘電体層４９の形成が終わると、ゲート金属５０及び５２がデポジットされて、パターン化される。この作業は図３のブロック１２２に図示されている。上記に論じたように、ゲート金属はモリブデンであるのが好適であるが、ポリシリコンやアルミニウムを含むその他の適当なゲート材料を使用することができる。ゲート材料のデポジットが終了すると、分離層５８がウエハ上に配置され、通路が分離層を貫通してエッチングされて、Ｎ⁺及びＰ⁺のソース領域及びドレイン領域またはウエル領域またはエピタキシャル層が露出される。分離層５８の形成は、図８に例示されている。分離層５８は二酸化シリコンで形成されるのが好適であるが、窒化シリコン等の任意の適当な絶縁材料で形成することも可能である。分離層はデバイスを該分離層上に形成される相互接続メタライゼーション層から分離する機能を果たす。分離層の形成は、図３のブロック１２４に反映されている。分離層５８の形成及びエッチングが終了すると、ニッケルまたはその他の適当なオーミック・コンタクト材料が分離層５８内に開口した通路内にデポジットされて、ソース・オーミック・コンタクト及びドレイン・オーミック・コンタクト５４、５６、５５及び５７、及びウエル領域コンタクト５３を、同時に形成する。双方のタイプのデバイスのコンタクトを同時に形成するのが好適であるが、Ｐ形コンタクト及びＮ形コンタクトを異なる材料で形成すると共に、所望であれば、複数の製造段階で形成することが可能である。該コンタクトは、約８２５℃で約２分間アニールされるのが好適であるが、金属−半導体コンタクトを形成するのに十分なものであれば、任意の時間と温度との組合せを使用することが可能である。コンタクトの形成は、図３のブロック１２６に例示されている。コンタクトの形成が終了すると、メタライザーション５９が分離層上に選択的に形成されて、デバイスのソース、ドレイン、ゲート及びエピタキシャル層またはウエル領域が選択的に接続される。例として、図８に例示した２つのデバイスのドレインは、分離層上に形成されたメタライザーションにより相互結合される。メタライザーションは、モリブデンで形成されるのが好適であるが、アルミニウム等のその他の適当なメタライザーション材料を使用することが可能である。相互接続メタライザーションの形成及びパターン化は、当業者に公知の任意の適当な技術により達成することが可能である。相互接続メタライザーションの形成は、図３のブロック１２８に図示されている。最終デバイスの例が図９に示されている。デバイスの最終製造段階は、メタライゼーション層５９上にプラチナ層６１及び金層６２を配置してコンタクト・パッドを選択的に形成する段階を含んでいる。コンタクト・パッドの形成は、図３のブロック１３０に図示されている。次いで、デバイス全体が保護層６０で覆われてデバイスが周囲の環境から保護される。保護層６０は、パターン化されてコンタクト・パッドの上方に通路が形成され、プロービング（ｐｒｏｂｉｎｇ）またはワイヤボンドまたはその他の適当な外部コネクションの形成が可能となる。保護層６０は二酸化シリコンまたは窒化シリコン等のその他の適当な材料から成るデポジット層とすることが可能である。保護層の形成は、図３のブロック１３２に例示されている。マスキング層または保護層を形成する様々な形成及びパターン化段階を、上記に説明してきた。これらの段階は、例えば、化学蒸着またはその他の当業者に公知の技術による等任意の適当な形成及びパターン化技術を利用して、実施することが可能である。上記に説明した成長、デポジット及び注入技術を利用してデバイスを形成する適当な装置は、市販されていると共に、当業者には公知である。ＣＭＯＳシリコンカーバイト集積回路が本発明を利用して製造された。該ＣＭＯＳシリコンカーバイト集積回路を図１０に図示するが、該ＣＭＯＳシリコンカーバイト集積回路は演算増幅器である。該演算増幅器は６ＨＰ形シリコンカーバイト基板上に形成されると共に、Ｐ形エピタキシャル層を備えており、該エピタキシャル層は約２×１０¹⁵ｃｍ^-3から約２×１０¹⁶ｃｍ^-3までのキャリア濃度にドーピングされた。エピタキシャル層の厚さは約３〜５μｍであった。上記に説明した製造技術を実施して、図１０の演算増幅器に必要な相補形デバイスを形成した。Ｐ形チャネルデバイス用のＮ形ウエルが、１５Ｖの電源を念頭において形成された。その時、高温窒素注入エネルギーは３８０ｋｅＶに制限した。Ｎ形ウエルは、電源電圧ＶＤＤで１５Ｖの逆バイアスが双方向にウエルにかかる一方で接地（基板電位）近傍にＰ形チャネルデバイスのドレインを有するのが最悪の状態である。Ｎ形ウエルを貫通して打抜くことをせずにこのバイアスを支持するには、図１３に図示した擬似プロファイルが実施された。また、より高い注入エネルギーとより低い照射量を使用して、同一の逆バイアス可能出力を達成することが可能な、より深くかつより平らな不純物プロファイルを形成するようにすることも可能である。逆バイアスの可能出力を低減して、大抵の装置において利用可能な別の共通の電源電圧である１２ＶのＶＤＤに適合することも可能である。これにより、Ｎ形ウエルを形成するのに必要な総照射量及びエネルギーが低減されると共に、Ｎ形ウエルを形成する時に起きる注入損傷が低減されることとなる。チャネル・ストップにソース／ドレイン注入の双方の使用が本発明においてなされ、本工程の単純化がなされたが、より僅かな照射量とより低いエネルギーを用いた別個の注入を利用することも可能である。デバイスのＮ⁺領域のキャリア濃度は約１×１０¹⁹ｃｍ^-3であった、また、Ｎ＋ウエルのキャリア濃度は図１３に図示してある。Ｐ＋領域のキャリア濃度は約１×１０¹⁸ｃｍ^-3であった。Ｎ⁺領域及びＰ⁺領域はそれぞれ約０．３５及び０．２５μｍの深さまで注入されると共に、ソース領域及びドレイン領域の寸法は約８μｍ×２５μｍ〜約１００μｍであった。Ｎ形ウエルはＰ形エピタキシャル層中で深さ約０．７μｍまで形成された。２５〜２００μｍのゲート幅及び２〜８ μｍのゲート頂が使用された。相補形デバイスのＩ−Ｖ特性を図１１Ａ及び図１１Ｂに図示する。図１１Ａは、ウエル領域上に形成されたＮチャネルのデバイスの動作特性を例示している。図１１Ｂは、エピタキシャル層上に形成されたＰチャネルのデバイスの動作特性を図示している。Ｎチャネルのデバイスのしきい値電圧は２．５ボルトであり、Ｐチャネルのデバイスのしきい値電圧は約−１５〜−１７ボルトであった。図１２は、図１０のシリコンカーバイトＣＭＯＳ演算増幅器の直流伝達曲線のグラフである。該増幅器の開ループ演算利得は約１０⁴または８０ｄｂであった。添付図面及び明細書において本発明の典型的な好適な実施例の説明をしてきた中で、特定の用語を使用したが、それらは一般的且つ説明の意味のみに使用されたものであって、限定すること目的として使用されたものではなく、本発明の範囲は下記の請求項に記載された通りのものである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＣＺ，ＤＥ，ＤＥ，ＤＫ，ＤＫ，ＥＥ，ＥＥ，ＥＳ，ＦＩ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ (72)発明者リプキン，ロリ・エイアメリカ合衆国ノース・カロライナ州 27612，ローリ，ファーンウッド・ドライブ 3704 (72)発明者スヴォロフ，アレグザンダー・エイアメリカ合衆国ノース・カロライナ州 27713，ダーラム，シェアヴェーター・ドライブ 100，アパートメントケイ (72)発明者パルマー，ジョン・ダブリューアメリカ合衆国ノース・カロライナ州 27606，ローリ，ハンターズ・ブラフ・ドライブ 2920

Claims

【特許請求の範囲】１．シリコンカーバイト半導体材料で形成された集積デバイスにおいて、前記のシリコンカーバイトの半導体材料で形成されると共に、Ｐ導電タイプのシリコンカーバイトで形成されたチャネル領域を有する第１のシリコンカーバイトから成る第１のＭＯＳ電界効果トランジスタと、前記シリコンカーバイトの半導体材料で形成され且つ前記第１のトランジスタと一体化されると共に、Ｎ導電タイプのシリコンカーバイトで形成されたチャネル領域を有する第２のシリコンカーバイトから成る第２のＭＯＳ電界効果トランジスタとを備えていることを特徴とする集積デバイス。２．前記第１のシリコンカーバイトから成る第１のＭＯＳ電界効果トランジスタのドレインが、前記第２のシリコンカーバイトから成る第２のＭＯＳ電界効果トランジスタのドレインに電気的に接続されていることを特徴とする請求項１に記載のシリコンカーバイトから成る集積デバイス。３．前記第１及び第２のＭＯＳ電界効果トランジスタの前記ドレイン・コンタクトとソース・コンタクトとが、同一の材料で形成されていることを特徴とする請求項１に記載のシリコンカーバイトから成る集積デバイス。４．前記ドレイン・コンタクトとソース・コンタクトとが、ニッケルで形成されていることを特徴とする請求項３に記載のシリコンカーバイトから成る集積デバイス。５．前記第１及び前記第２のシリコンカーバイトから成る第１及び第２のトランジスタのゲート誘電体が、蒸着されたゲート酸化物であることを特徴とする請求項１に記載のシリコンカーバイトから成る集積デバイス。６．前記第１及び前記第２のトランジスタが、シリコンカーバイトの基板上に形成されたシリコンカーバイトのエピタキシャル層中に形成されていることを特徴とするシリコンカーバイトから成る集積デバイス。７．第１の導電タイプのシリコンカーバイトから成る層と、該シリコンカーバイトの層中に形成された第２の導電タイプのシリコンカーバイトから成るウエル領域と、前記シリコンカーバイトの層中に形成された前記第２の導電タイプのシリコンカーバイトから成るレイヤ・ソース領域及びレイヤ・ドレイン領域と、前記ウエル領域中に形成された前記第１の導電タイプのシリコンカーバイトから成るウエル・ソース領域及びウエル・ドレイン領域と、前記レイヤ・ソースと前記レイヤ・ドレインとの間及び前記ウエル・ソース領域と前記ウエル・ドレイン領域との間に形成されたゲート誘電体層と、前記レイヤ・ソース領域と前記レイヤ・ドレイン領域との間で前記ゲート誘電体層上に形成されて、バイアスがかけられると、前記レイヤ・ソースと前記レイヤ・ドレインとの間で前記第１の導電タイプのシリコンカーバイト中に能動チャネル領域を画成するレイヤ・ゲート電極と、前記ウエル・ソース領域と前記ウエル・ドレイン領域との間で前記ゲート誘電体層上に形成されて、バイアスがかけられると、前記ウエル・ソースと前記ウエル・ドレインとの間で前記第２の導電タイプのウエル領域中に能動チャネル領域を画成するウエル・ゲート電極とを備えていることを特徴とする相補形ＭＯＳ集積デバイス。８．前記ウエル・ソース領域上に形成されたウエル・ソース・コンタクトと、前記ウエル・ドレイン領域上に形成されたウエル・ドレイン・コンタクトと、前記ウエル領域上に形成されたウエル・ボディ・コンタクトと、前記レイヤ・ソース領域上に形成されたレイヤ・ソース・コンタクトと、前記レイヤ・ドレイン領域上に形成されたレイヤ・ドレイン・コンタクトと、前記シリコンカーバイトから成る層上に形成されたレイヤ・ボディ・コンタクトとをさらに備えていることを特徴とする請求項７に記載のシリコンカーバイトから成る集積デバイス。９．前記第２の導電タイプのシリコンカーバイトで形成されると共に、前記ウエル領域より高いキャリア濃度を有する、前記ウエル領域中に形成されたウエル・チャネル・ストップ領域であって、前記ウエル・ソース領域と前記ウエル・ドレイン領域とが前記チャネル・ストップ領域間で変位するようにされているウエル・チャネル・ストップ領域と、前記第１の導電タイプのシリコンカーバイトで形成されると共に、前記シリコンカーバイト層より高いキャリア濃度を有する、前記レイヤ・ソース領域及び前記レイヤ・ドレイン領域に隣接して前記シリコンカーバイト層中に形成されたレイヤ・ストップ領域とをさらに備えていることを特徴とする請求項７に記載のシリコンカーバイトから成る集積デバイス。１０．前記シリコンカーバイトの層上に形成された分離層と、前記ウエル・ソース・コンタクト、ウエル・ゲート電極、ウエル・ドレイン・コンタクト及びウエル・ボディ・コンタクト、及び前記レイヤ・ソース・コンタクト、レイヤ・ゲート電極、レイヤ・ドレイン・コンタクト及びレイヤ・ボディ・コンタクトに、前記分離層に形成されたコネクション・ウインドウを介して選択的に接続するメタライゼーション領域とをさらに備えていることを特徴とする請求項７に記載のシリコンカーバイトから成る集積デバイス。１１．前記集積デバイスの露出表面上に形成されて該デバイスを環境からの損傷から保護する保護層をさらに備えていることを特徴とする請求項１０に記載のシリコンカーバイトから成る集積デバイス。１２．前記保護層を貫通するコネクション・パッド・ウインドウ内に形成された少なくとも１つのコネクション・パッドをさらに備えており、該コネクション・パッドが前記メタライゼーション領域の少なくとも１つの上に形成されていることを特徴とする請求項１１に記載のシリコンカーバイトから成る集積デバイス。１３．前記コネクション・パッドが、前記コネクション・パッド・ウインドウ内の前記メタライゼーション領域上に形成されたプラチナから成る層と、該プラチナから成る層上に形成された金から成る層とを備えていることを特徴とする請求項１２に記載のシリコンカーバイトから成る集積デバイス。１４．前記メタライゼーション領域の少なくとも１つが、前記ウエル・ドレイン・コンタクトを前記レイヤ・レイン・コンタクトへ接続することを特徴とする請求項８に記載のシリコンカーバイトから成る集積デバイス。１５．前記メタライゼーションがモリブデンから形成されていることを特徴とする請求項１０に記載のシリコンカーバイトから成る集積デバイス。１６．前記層ソース・コンタクト及び層ドレイン・コンタクト、並びに、前記ウエル・ソース・コンタクト及びウエル・ドレイン・コンタクトが同一のコンタクト材料から形成されていることを特徴とする請求項８に記載のシリコンカーバイトから成る集積デバイス。１７．前記コンタクト材料がニッケルから成ることを特徴とする請求項１６に記載のシリコンカーバイトから成る集積デバイス。１８．前記ウエル・ゲート電極、前記ウエル・ソース領域及び前記ウエル・ドレインまたは前記層ゲート電極、前記層ソース領域及び前記層ドレイン領域の少なくとも１つが自己整列をされていることを特徴とする請求項８に記載のシリコンカーバイトから成る集積デバイス。１９．前記ウエル・ゲート誘電体及び前記層ゲート誘電体層が二酸化珪素から形成されていることを特徴とする請求項７に記載のシリコンカーバイトから成る集積デバイス。２０．シリコンカーバイトで第１のシリコンカーバイトＭＯＳ電界効果トランジスタを形成する段階であって、前記第１のデバイスのチャネル領域がＰ導電タイプのシリコンカーバイトで形成される段階と、前記第１のシリコンカーバイトＭＯＳ電界効果トランジスタと統合された第２のシリコンカーバイトＭＯＳ電界効果トランジスタをシリコンカーバイトで形成する段階であって、前記第２のトランジスタのチャネルがＮ導電タイプのシリコンカーバイトで形成される段階とを備えていることを特徴とするシリコンカーバイトでモノリシック相補形ＭＯＳ集積デバイスを形成する方法。２１．前記第１のシリコンカーバイトＭＯＳ電界効果トランジスタを形成する段階と、前記第２のシリコンカーバイトＭＯＳ電界効果トランジスタを形成する段階とが、第１の導電タイプに軽度にドーピングされたシリコンカーバイトの層を形成する段階であって、該層は、シリコンカーバイトから成る第２の導電タイプに高度にドーピングされたソース領域及びドレイン領域を有し、前記第２の導電タイプが前記第１の導電タイプの反対の導電タイプである、段階と、前記第１の導電タイプに高度にドーピングされたシリコンカーバイトから成るソース領域及びドレイン領域を有し、軽度にドーピングされた層中に、前記第２の導電タイプの軽度にドーピングされたウエルを形成する段階と、前記軽度にドーピングされたシリコンカーバイトの層の前記層領域と前記ドレイン領域との間で前記軽度にドーピングされたシリコンカーバイトの層上、及び前記軽度にドーピングされたウエルの前記ソース領域と前記ドレイン領域との間で前記軽度にドーピングされたウエル上に、ゲート誘電体層を形成する段階とを備えていることを特徴とする請求項２０に記載のシリコンカーバイト集積デバイスを形成する方法。２２．前記第１の導電タイプシリコンカーバイトがＰ導電タイプのシリコンカーバイトであり、前記第２の導電タイプシリコンカーバイトがＮ導電タイプのシリコンカーバイトであることを特徴とする請求項２１に記載の方法。２３．前記軽度にドーピングされたウエルを形成する段階が、前記軽度にドーピングされたシリコンカーバイトの層の表面上にマスキング層を形成して、前記軽度にドーピングされたウエルの領域に対応するウインドウを形成する段階と、該ウインドウを介して前記軽度にドーピングされたシリコンカーバイトの層内にイオンを注入する段階と、前記注入のなされたウエルをアニールして、前記軽度にドーピングされたシリコンカーバイトの層に注入されたイオンを活性化して第２の導電タイプを備えた前記軽度にドーピングされたウエルを形成する段階とを備えていることを特徴とする請求項２１に記載のシリコンカーバイト集積デバイスを形成する方法。２４．前記注入する段階が、約２５０ｋｅＶを超える最大注入エネルギーでイオンを注入する段階を備えていることを特徴とする請求項２２に記載の方法。２５．前記第２の導電タイプを備えた高度にドーピングされたソース領域及びドレイン領域を形成する段階が、前記軽度にドーピングされたシリコンカーバイトの層の表面上にマスキング層を形成して、前記第２の導電タイプを備えた高度にドーピングされたソース領域及びドレイン領域に対応するウインドウを形成する段階と、該ウインドウを介して前記軽度にドーピングされたシリコンカーバイトの層内にイオンを注入する段階と、前記注入のなされた領域をアニールして、軽度にドーピングされたシリコンカーバイトの層に注入されたイオンを活性化して前記第２の導電タイプを備えた高度にドーピングされたソース領域とドレイン領域とを形成する段階とを備えていることを特徴とする請求項２１に記載のシリコンカーバイト集積デバイスを形成する方法。２６．前記第１の導電タイプを備えた高度にドーピングされたソース領域及びドレイン領域を形成する段階が、前記軽度にドーピングされたシリコンカーバイトの層の表面上にマスキング層を形成して、前記第２の導電タイプを備えた高度にドーピングされたソース領域及びドレイン領域に対応するウインドウを形成する段階と、該ウインドウを介して前記軽度にドーピングされたシリコンカーバイトの層内にイオンを注入する段階と、前記注入のなされた領域をアニールして、軽度にドーピングされたシリコンカーバイトの層に注入されたイオンを活性化して前記第２の導電タイプを備えた高度にドーピングされたソース領域とドレイン領域とを形成する段階とを備えていることを特徴とする請求項２１に記載のシリコンカーバイト集積デバイスを形成する方法。２７．前記ゲート誘電体層を形成する段階が、前記第２の導電タイプを備えた軽度にドーピングされたウエルと、前記第１の導電タイプを備えた高度にドーピングされたソース領域及びドレイン領域と、前記第２の導電タイプを備えた高度にドーピングされたソース領域及びドレイン領域との一部を露出するようにして、前記シリコンカーバイトの層の表面にゲート誘電体層を配置する段階と、酸化雰囲気中で前記誘電体層を加熱する段階とを備えていることを特徴とする請求項２１に記載のシリコンカーバイト集積デバイスを形成する方法。２８．前記ゲート誘電体層上にゲート電極を形成する段階と、前記ソース領域上にソース・コンタクトを形成する段階と、前記層及び前記ウエルに対するボディ・コンタクトを形成する段階と、前記ドレイン領域上にドレイン・コンタクトを形成する段階とをさらに備えていることを特徴とする請求項２１に記載のシリコンカーバイト集積デバイスを形成する方法。２９．前記ソース・コンタクト、ドレイン・コンタクト及びボディ・コンタクトが蒸着ニッケルから形成されていることを特徴とする請求項２８に記載の方法。３０．前記ゲート電極が蒸着モリブデンから形成されていることを特徴とする請求項２８に記載の方法。３１．前記ソース・コンタクトを形成する段階及び前記ドレイン・コンタクトを形成する段階が同時に実施されることを特徴とする請求項２８に記載のシリコンカーバイト集積デバイスを形成する方法。３２．前記ゲート電極を形成する段階が、同一導電タイプの前記ソース領域とドレイン領域との間で前記ゲート誘電体層上にゲート電極材料を配置してゲート電極を設け、バイアスが前記ゲート電極にかけられると、前記ドレイン領域と前記ソース領域との間に導電チャネルが形成される段階を備えていることを特徴とする請求項２８に記載のシリコンカーバイト集積デバイスを形成する方法。３３．前記ソース・コンタクトを形成する段階及び前記ドレイン・コンタクトを形成する段階が、前記ソース領域及び前記ドレイン領域上へコンタクト材料をデポジットする段階を備えていることを特徴とする請求項２８に記載のシリコンカーバイト集積デバイスを形成する方法。３４．前記第２の導電タイプもソース領域とドレイン領域との間に形成された前記チャネル領域の反対側で、前記軽度にドーピングされたシリコンカーバイトの層に第１の導電タイプのシリコンカーバイトから成る高度にドーピングされた領域を形成して、前記第２の導電タイプのソース領域とドレイン領域との間に形成された前記導電チャネルのチャネル・ストップ領域として作用させる段階と、前記第１の導電タイプを備えたソース領域とドレイン領域との間に形成された前記チャネル領域の反対側で、前記第２の導電タイプの前記軽度にドーピングされたシリコンカーバイトから成るウエルに、第２の導電タイプの軽度にドーピングされた領域を形成して、前記第１の導電タイプを備えたソース領域とドレイン領域との間に形成された前記導電チャネルのチャネル・ストップ領域として作用させる段階とをさらに備えていることを特徴とする請求項２１に記載のシリコンカーバイト集積デバイスを形成する方法。３５．前記デバイスの表面上に相互接続分離層を形成する段階をさらに備えていることを特徴とする請求項２８に記載のシリコンカーバイト集積デバイスを形成する方法。３６．前記相互接続分離層に選択的に通路を開口して、該開口された通路を介して下に存する前記ゲート電極、ソース・コンタクト、ドレイン・コンタクト及びボディ・コンタクトに接触可能とする段階と、前記相互接続分離層上にメタライゼーション層を形成して、前記開口された通路を介して前記ゲート電極、ソース・コンタクト、ドレイン・コンタクト及びボディ・コンタクトに選択的に接触可能とする段階とをさらに備えていることを特徴とする請求項３５に記載のシリコンカーバイト集積デバイスを形成する方法。３７．前記メタライゼーション上にコンタクト・パッドを形成する段階をさらに備えていることを特徴とする請求項３６に記載のシリコンカーバイト集積デバイスを形成する方法。３８．前記コンタクト・パッドを形成する段階が、前記メタライゼーション層上にプラチナの領域を形成段階と、該プラチナの層上に金の層を形成する段階とを備えていることを特徴とする請求項３７に記載のシリコンカーバイト集積デバイスを形成する方法。３９．前記メタライゼーション層上に保護層を形成する段階をさらに備えていることを特徴とする請求項３６に記載のシリコンカーバイト集積デバイスを形成する方法。４０．前記第１の導電タイプの高度にドーピングされたソース領域及びドレイン領域を有する軽度にドーピングされた層中に前記第２の導電タイプの軽度にドーピングされたウエルを形成する段階が、更に、前記第１の導電タイプを備えたシリコンカーバイトから成る層中にボロンイオンを注入して、前記第２の導電タイプを備えた前記軽度にドーピングされたウエルを形成する段階を備えていることを特徴とする請求項２０に記載のシリコンカーバイト集積デバイスを形成する方法。４１．前記第１の導電タイプに高度にドーピングされたソース領域及びドレイン領域を有する軽度にドーピングされた層中に前記第２の導電を備えた軽度にドーピングされたウエルを形成する段階が、更に、前記第１の導電タイプのシリコンカーバイトから成る層中に窒素イオンを注入して、前記第２の導電タイプに軽度にドーピングされたウエルを形成する段階とを備えていることを特徴とする請求項２０に記載のシリコンカーバイト集積デバイスを形成する方法。４２．第１の導電タイプを備えた軽度にドーピングされたシリコンカーバイトから成るエピタキシャル層をシリコンカーバイト基板上に形成する段階と、第１のＭＯＳトランジスタに対するソース領域及びドレイン領域に対応する開口部及び第２のＭＯＳトランジスタに対するチャネル・ストップを有する第１のマスクを前記エピタキシャル層上に形成する段階と、前記第１のマスクの前記開口部を介して前記エピタキシャル層中にイオンを注入して、該エピタキシャル層中に第２の導電タイプに高度にドーピングされたシリコンカーバイトから成る領域を形成する段階と、ウエル領域に対応する開口部を有する第２のマスクを形成して前記第２のＭＯＳトランジスタを形成する段階と、前記第２のマスクの前記開口部を介して前記エピタキシャル層内にイオンを注入して、第２の導電タイプの軽度にドーピングされたシリコンカーバイトから成るウエル領域を形成する段階と、前記第１のＭＯＳトランジスタに対するソース領域及びドレイン領域に対応する開口部及び前記ＭＯＳトランジスタに対するチャネル・ストップ領域を有する第３のマスクを形成する段階と、前記第３のマスクの前記開口部を介して前記エピタキシャル層内へイオンを注入して、該エピタキシャル層内に第１の導電率タイプの高度にドーピングされたシリコンカーバイトから成る領域を形成する段階と、前記注入を行った領域をアニールして前記注入したイオンを活性化する段階と、前記エピタキシャル層上にゲート誘電体層を形成する段階と、前記第１及び第２のトランジスタの前記ソース領域とドレイン領域との間で前記ゲート誘電体上にゲート電極を形成する段階と、前記第１及び第２のトランジスタの前記ソース及びドレインの前記注入が行われた領域に対応するソース・コンタクト及びドレイン・コンタクトを形成する段階と、前記シリコンカーバイトエピタキシャル層及び前記ウエル領域に対するボディ・コンタクトを形成する段階とを備えていることを特徴とするシリコンカーバイト集積デバイスを形成する方法。４３．前記第１及び第２のトランジスタの前記ソース・コンタクト、ドレイン・コンタクト及びボディ・コンタクト並びにゲートに選択的に接触するための開口部を有する相互接続分離層を形成する段階と、前記分離層上にメタライゼーションを形成すると共に、前記第１及び第２のトランジスタの前記ソース・コンタクト、ドレイン・コンタクト及びボディ・コンタクト並びにゲート電極に選択的に接触する段階と、前記集積デバイス上に保護層を形成して、環境からの損傷を防止する段階と、該保護層を貫通してコンタクト・パッドを形成して、メタライゼーションに対する外部コンタクトを画成する段階とをさらに備えていることを特徴とする請求項４２に記載の方法。４４．前記第１のマスクの前記開口部を介して前記エピタキシャル層にイオンを注入して該エピタキシャル層中に第２の導電タイプを備えた高度にドーピングされたシリコンカーバイトから成る領域を形成する段階が、最大２００ｋｅＶの注入エネルギーで且つ約１３００℃未満の温度でイオンを注入して、約１×１０¹⁷ｃｍ^-3未満のキャリア濃度を有する前記第２の導電タイプのシリコンカーバイトから成る領域を画成する段階と、約１０００から１８００℃までの範囲の温度で前記注入を行った領域をアニールする段階とを備えていることを特徴とする請求項４２に記載のシリコンカーバイト集積デバイスを形成する方法。４５．前記第３のマスクの前記開口部を介して前記エピタキシャル層にイオンを注入して該エピタキシャル層中に第１の導電タイプの高度にドーピングされたシリコンカーバイトから成る領域を形成する段階が、最大２００ｋｅＶの注入エネルギーで且つ約１３００℃未満の温度でイオンを注入して、約１×１０¹⁷ｃｍ^-3未満のキャリア濃度を有する前記第１の導電タイプのシリコンカーバイトから成る領域を画成する段階と、約１０００から１８００℃までの範囲の温度で前記注入を行った領域をアニールする段階とをさらに備えていることを特徴とする請求項４２に記載のシリコンカーバイト集積デバイスを形成する方法。４６．前記エピタキシャル層上にゲート誘電体層を形成する前記段階が、前記第２の導電タイプの軽度にドーピングされたウエル、前記第１の導電タイプの高度にドーピングされたソース領域及びドレイン領域、及び前記第２の導電タイプの高度にドーピングされたソース領域及びドレイン領域の一部を露出するようにして前記シリコンカーバイトの層の表面上にゲート誘電体層を配置する段階と、酸化雰囲気中で前記誘電体層を加熱する段階とを備えていることを特徴とする請求項４２に記載のシリコンカーバイト集積デバイスを形成する方法。４７．前記第１及び第２のトランジスタの前記ソース及びドレインの注入が行われた領域に対応するソース・コンタクト及びドレイン・コンタクトを形成する前記段階が、第１のコンタクト材料の前記第１の導電タイプの注入が行われた領域上に前記ソース・コンタクト及びドレイン・コンタクトを形成する段階と、第２のコンタクト材料の前記第２の導電タイプの注入が行われた領域上に前記ソース・コンタクト及びドレイン・コンタクトを形成する段階とを備えていることを特徴とする請求項４２に記載のシリコンカーバイト集積デバイスの形成方法。