JPS6074523A - 合せずれ検出用パタン - Google Patents

合せずれ検出用パタン

Info

Publication number
JPS6074523A
JPS6074523A JP58180261A JP18026183A JPS6074523A JP S6074523 A JPS6074523 A JP S6074523A JP 58180261 A JP58180261 A JP 58180261A JP 18026183 A JP18026183 A JP 18026183A JP S6074523 A JPS6074523 A JP S6074523A
Authority
JP
Japan
Prior art keywords
pattern
patterns
layer
misalignment
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58180261A
Other languages
English (en)
Inventor
Toyokazu Nagano
長野 豊和
Michio Yamamura
道男 山村
Takanori Ando
安藤 孝則
Kiyoshi Tanaka
清 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58180261A priority Critical patent/JPS6074523A/ja
Publication of JPS6074523A publication Critical patent/JPS6074523A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、例えば半導体集積回路を製造するに際して複
数のホトマスクを使用して感光を重ね、所望バタンの配
線等を形成す乙ブpセスにおいて、異なる2層間の相対
位置ずれ量を検出する場合などに用いる合せずれ検出用
パタ/に関するものである。
〔発明の背景〕
従来このような異表る2層Ω物体間の相対位置合せは、
第1および第2の層に第1図に示すようた合せずれ検出
用のバタンを入れておくことによって行なっていた。す
なわち、第1図において、11は第1層のホトマスクに
入れた第1のバタン、12は第2層のホトマスクに入れ
た第2のバタンであり、第1層と第2層間に位置すれが
危ければ、第1図(、)に示すよう、に両パタン間のX
方向およびY方向の対応する辺間の距離X1とX2、Y
lとY2の関係がXl =x2およびY1=Y2となり
、両層間に合せずれがあると、Xx+Xz、Y1’qY
2 となることによシ合せずれを判定できる。ここで、
第1層と第2層間の合せずれの許容値がx、y方向でX
L、YLとした場合に1両バタンの寸法を、を満足する
ように設計しておけば、両バタンが第1図(b)で示し
たようにずれた場合に合せずれが許容値いっばいであシ
、第1図(、)のようにずれた場合には合せずれがx、
y方向ともX L r Y Lよシ大で許容値から外れ
不良であることが判定できる。
ところで、集積回路用ホトマスクでは、上記バタン11
.12の一辺は通常30〜100μm程度である。これ
に対し、集積回路技術の進歩に伴って層間の位置合せ精
度は厳しくなる一方で、高集積の場合には上記合せずれ
の許容値は0.5μm以下になることはしばしばである
。この場合、上述した方法で合せ精度をチェックするた
めには、となるようにパタン設計を行なわねdならない
ところが、ホトマスクの製作精度は微小寸法について±
0.1〜0.2μm程度であるとともに、当該ホトマス
クを使用して形成したバタン11.12についても±0
.3〜0.5μm程度の誤差が生ずることが普通である
。したがって、xl l X2 # Yl 1Y2の各
寸法は設計値に対して±0.4〜0.7μmの誤差を生
ずるため、上述した方法によって合せずれの許容値に対
する合否を判定しようとしても精度が不十分ということ
になシ、正確な合否判定にはX1tX2 +Yl + 
Ylの各寸法を実測し、の式によって合せずれ量X D
 + Y Dを算出する必要がある。このように1上述
した合せずれ検出用パタンでは要求精度が厳しくなった
場合目視による判定が不可能で判定の簡易さに欠ける欠
点があった。
このようなパタン形成時の寸法ばらつきによる誤差をな
くす方法および測定の手間を省く方法として、第2図に
示す上すなバタンを用いる方法も提案されている。すな
わち、これは第1層および第2層について、同一距離を
第1層については10等分する11個のバタン1101
〜1111%第2層については9等分する10個のバタ
ン1201〜1210を配置したもので、第1層、第2
層間の合せずれが0のときバタン1101と1201と
が合致するように設計しておけば、例えばバタン110
1から1111までの距離を、100μmとして、図示
の例ではバタン1106と1206とが合致しているこ
とから第1層と第2層との合せずれは5μmであること
が判定できる。
この方法では、第1層のバタンと第2層のバタンとの中
心線相互の合致を見ているため、各バタンの幅寸法Dl
、D2の大小には左右されずに合せずれの検出が行なえ
、同様のパタン列をX、Yの両方向に配置することによ
シ両方向について正確な合せずれの測定が行なえ石。
ところが、この方法では、検出しようとする最小ずれ量
の10倍の量を第1の各バタン間のピッチとするととに
よシ上記最小ずれの検出が可能となるものであるため、
0.1〜0.2μmの合せずれ量を検出しようとすると
バタンのピッチは1〜2μmにしなければならないが、
これは0.5〜1μmのラインアンドスペースに相当し
、ホトレジストを用いたパタン形成方法では解像度の点
で問題がある。
〔発明の目的〕
本発明はこのような事情に鎌みてなされたもので、その
目的はパタン製作上の誤差もしくは解像度の影畳を避け
、しかも簡便に合せずれの検出が行なえる合せずれ検出
用バタンを提供することにある。
〔発明の概要〕
このような目的を達成するために、本発明は第1層に第
1のパタ/として一定の方向について所定の幅を有する
部分を2個備えたバタンを設ける一方、第2層側の第2
のバタンには、上記方向について所定の幅を有する2個
の部分を当該2個の部分間で最も近い辺間の距離が第1
のバタンにおけるそれよりも大きいとと亀に最屯遠い辺
間の距離が第1のバタンにおけるそれよりも小さく、か
つ中心線間距離が第1のパタンのそれに対して第1層お
よび第2層間の当該方向の合せずれの許容値の2倍だけ
異なるようにして設けたものである。
以下、実施例を用いて本発明の詳細な説明する。
〔発明の実施例〕
第3図に、本発明の一実施例を示す。同図において、パ
タン31は第1層のホトマスクに形成された第1のパタ
ンを構成する部分、32は第2層のホトマスクに形成さ
れた第2のマスクを構成する部分である。また、311
.312はそれぞれパタン31.32の中心線である。
第3図(,5に第1層と第2層との間に合せずれが全く
ない場合を示す。この場合、中心線311と312とは
、予め第1層と第2層の合せずれの許容値りだけずれる
ように、すなわちX方向、Y方向の各方向について配置
したバタン31相互間の中心線間距離に対し、バタン3
2相互間の中心線間距離は上記許容値りの2倍だけ小さ
く設計しである。また、パタン31の幅81に対し、パ
タン32の幅S2は小さく設計してあシ、バタン31相
互間で最も近い辺間の距離dllに対してバタン32相
互間で最も近い辺間の距離d21は小さく、かつ最も離
れた辺間の距離d21に対してバタン32相互間で最も
離れた辺間の距離d22は小さく設計しである。したが
って、図示のように合せずれがない場合、パタン32は
すべてパタン31の内部にある。目視の場合、絶対寸法
を精度良く検出することは無理であるが、比較してどち
らが広いか狭いかを判定することについては精度良く行
なうことができる。したがって、第3図(、)の場合、
寸法Tsx2< TOX2は近接した2つの寸法の比較
であシ、一目瞭然で判定できる。残)の3組のパタンに
ついても、内側寸法’rixi l TiYl + T
iY2が外側寸法ToX1 r T6Y1 + ToY
2に比べて大きく、x、yいずれの方向についても合せ
ずれがD以下であることがわかる。
第2層が第1層に対してX方向に許容値りいっばいにず
れた例が第3図(b)である。図中左側のパタンの組で
T。X1=TiX1 となってお)、X方向では合せず
れが規格上限であることがわかる。Y方向についてはT
、yl> Tsylr TOY2 ) T1y2であシ
、いずれも外側寸法が大きく合せずれは規格内であるこ
とがわかる。
第3図(C)にToxs < Tax1+ T、yt 
< TIYIの例を示したが、X方向、Y方向のいずれ
の合せずれも許容値り以上であることがわかる。
ここで重要々ことは、TOXI<TIXI (他のパタ
ンについても同様)という゛関係は、バタン幅S1゜S
2の寸法がいかなるときでも成立する、すなわち、パタ
ン製作時の精度の影替を受けないということである。前
述したように、幅寸法の絶対値自体の精度に比較して、
中心線の精度は出し易く、本発明は本質的に中心線のず
れに着目した判定法である。例えば、第3図(、)で3
3m 、 33bに示した部分でパタン32がパタン3
1の端部よシはみ出しているが、この場合幅S1がよシ
大きめに、幅S2がよシ小さめに形成されていると、は
み出しは々くなる場合もある。したがって、このパタン
のはみ出しは合せずれに本質的なものではない。
しかし、81*82の寸法いかんにかかわらず、上述し
た通JT。xx<Tixt の関係は成立するので、合
せずれについてはパタン寸法に左右されず検出できる。
合せずれの許容値が0.5μmのときは、第3図におい
てD=0.5μmとすゐ。顕微鏡で100〜200倍で
観察するためには、S1=+5〜lOfim、S2= 
2〜7μm、L=20〜100μm程度が適切領域であ
る。
なお、上述した実施例ではバタン32側の中心線間距離
をパタン31側の中心線間距離よシも小さく形成したた
め、各パタンの組において外側寸法よシ内側寸法が小さ
くなゐことが合せずれが許容限度内であることの条件と
なったが、上記中心線間距離の大小関係は逆でもよく、
その場合は外側寸法が内側寸法よシも小さいか否かで合
せずれが許容限度内であるか否かの判定を行なう。
さらに第4図は本発明の他の実施例を示す図である。図
において41は第1層の第1のパタン、42は第2層の
第2のパタンで、411.412はそれぞれの中心線を
示す。本実施例は第3図に実施例において分離していた
各部を一体に接続したものであるが、X方向、Y方向そ
れぞれについて見れば第3図のものと全く同様に合せず
れの検出が可能である。
以上、ホトマスクに各パタンを設けた例について説明し
たが、本発明の考え方は、例えば当該ホトマスクの形成
に際し、既に形成された層に対し露光用マスクを位置合
せする場合KStたそのように位置合せしたマスクを通
して露光し、現像した結果ホトマスク層が実際に正しい
位置に形成されたかを判定する場合に、それぞれ利用で
きる。
〔発明の効果〕
以上説明したように、本発明の合せずれ検出用バタンに
よれば、ホトレジスト等によるバタン製作上の誤差もし
くは解像度の影響を受けず、しかも目視により容易に合
せずれの検出を行なうことが可能である。
【図面の簡単な説明】
第1図(1)〜(C)および第2図は従来の合せずれ検
出用パタンの構成例を示す図、第3図(1)〜(C)は
本発明の一実施例の構成を示す図、第4図は本発明の他
の実施例の構成を示す図である。 31.41・・参Φ第1のバタン、32.42脅・・・
第2のバタン、311.321.411.421 ・・
・・中心線、D・・・・合せずれの許容差、Sl。 S2 ・・争・各パタンの幅、dl+’2・・・・各パ
タンの最も離れた辺間の距離。 (C1) (C) °13゜。 第4賦 1d 42

Claims (1)

    【特許請求の範囲】
  1. 第1層の第1のバタンと、第2層の第2のバタンとから
    なシ、両パタンの有する一定の位置関係から第1層およ
    び第2層間の位置ずれを検出する合せずれ検出用バタン
    において、第1のバタンは、一定の方向についてそれぞ
    れ所定の幅を有する2個の部分を所定の中心線間距離を
    おいて配置してなるとともに、第2のバタンは、−E記
    方向についてそれぞれ所定の幅を有する2個の部分を当
    該2個の部分間で最も近い辺間の距離が第1のバタンの
    2個の部分間で最も近い辺間の距離よシ大きいとと亀に
    、最も離れた辺間の距離が第1のバタン02個の部分間
    で最も離れた辺間の距離よシ小さくかつ中心線間距離が
    第1のバタンの2個の部分の中心線間距離に対して第1
    層および第2層間の当該方向の合せずれの許容値の2倍
    だけ異なるように配置してなることを特徴とする合せず
    れ検出用バタン。
JP58180261A 1983-09-30 1983-09-30 合せずれ検出用パタン Pending JPS6074523A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58180261A JPS6074523A (ja) 1983-09-30 1983-09-30 合せずれ検出用パタン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58180261A JPS6074523A (ja) 1983-09-30 1983-09-30 合せずれ検出用パタン

Publications (1)

Publication Number Publication Date
JPS6074523A true JPS6074523A (ja) 1985-04-26

Family

ID=16080159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58180261A Pending JPS6074523A (ja) 1983-09-30 1983-09-30 合せずれ検出用パタン

Country Status (1)

Country Link
JP (1) JPS6074523A (ja)

Similar Documents

Publication Publication Date Title
US5498500A (en) Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark
US20050094145A1 (en) Overlay mark for aligning different layers on a semiconductor wafer
JPH02143544A (ja) 目合せ用バーニヤパターンを備えた半導体装置
JP3067732B2 (ja) 半導体装置のアライメント装置及びアライメント方法
TWI814909B (zh) 多層對位標記及其對位方法
JP3552884B2 (ja) 重ね合わせ精度測定用パターン
JPS6074523A (ja) 合せずれ検出用パタン
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
KR100217898B1 (ko) 포토마스크
JPH0982612A (ja) 重ね合せずれの検査方法
JP2000294487A (ja) 半導体装置製造用重ね合わせ測定マークの配置構造
CN111505910A (zh) 套刻标记的对位方法
JP3327279B2 (ja) 半導体装置及びその製造方法
US20020127486A1 (en) Shot configuration measuring mark and transfer error detection method using the same
JPH07120221A (ja) 合成パタンの重ね合わせずれ量検出方法
CN116149149B (zh) 套刻标记、半导体结构及光掩膜
JPS588132B2 (ja) 集積回路製造方法
JPH1174189A (ja) マスクの位置ずれ検出用マーク
KR19990013281A (ko) 회로패턴의 치수정확도와 중첩정확도를 측정하기 위한 측정패턴세트 및 방법
JPS5951529A (ja) 相対位置検出パタ−ン
JPH02260518A (ja) アライメントパターン
KR100795665B1 (ko) 반도체 장치 검사 방법
JPH0523490B2 (ja)
JP2513540Y2 (ja) アライメント測定装置
JP2004031542A (ja) 半導体装置の製造方法