JPS6074727A - 位相同期回路の同期検出回路 - Google Patents
位相同期回路の同期検出回路Info
- Publication number
- JPS6074727A JPS6074727A JP58180591A JP18059183A JPS6074727A JP S6074727 A JPS6074727 A JP S6074727A JP 58180591 A JP58180591 A JP 58180591A JP 18059183 A JP18059183 A JP 18059183A JP S6074727 A JPS6074727 A JP S6074727A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- output voltage
- window comparator
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、位相同期回路が同期状態であるか、非同期状
態であるかを検出する同期検出回路に関するものである
。
態であるかを検出する同期検出回路に関するものである
。
従来技術と問題点
位相同期回路は、例えば第１図に示すように、分周器ｌ
１位相比較器２．ローパスフィルタ３、電圧制御発振器
４１分周器５により構成され、入力信号は分周器１によ
りｌ／ｎ分周されて位相比較器２に入力され、電圧制御
発振器４の出力信号は分周器５により１／ｍ分周されて
位相比較器２に入力される。位相比較器２は入力信号の
１／ｎ分周信号と電圧制御発振器４の出力信号の１／ｍ
分周信号との位相を比較し、それらの位相差に対応した
電圧を出力する。この出力電圧は、ローパスフィルタ３
を介し”ζ電圧制御発振器４の制御電圧となり、位相差
が零となるように電圧制御発振器４の出力信号位相が制
御される。
１位相比較器２．ローパスフィルタ３、電圧制御発振器
４１分周器５により構成され、入力信号は分周器１によ
りｌ／ｎ分周されて位相比較器２に入力され、電圧制御
発振器４の出力信号は分周器５により１／ｍ分周されて
位相比較器２に入力される。位相比較器２は入力信号の
１／ｎ分周信号と電圧制御発振器４の出力信号の１／ｍ
分周信号との位相を比較し、それらの位相差に対応した
電圧を出力する。この出力電圧は、ローパスフィルタ３
を介し”ζ電圧制御発振器４の制御電圧となり、位相差
が零となるように電圧制御発振器４の出力信号位相が制
御される。
しかし、入力信号が断となった場合や、電圧制御発振器
４の経年変化等により、位相同期回路が非同期状態とな
ることがあり、その場合でも、電圧制御発振器４の出力
信号レベルは同期状態の場合と同じであるので、電圧制
御発振器４の出力信号を監視しても、同期状態であるか
非同期状態であるかを検出することはできなかった。
４の経年変化等により、位相同期回路が非同期状態とな
ることがあり、その場合でも、電圧制御発振器４の出力
信号レベルは同期状態の場合と同じであるので、電圧制
御発振器４の出力信号を監視しても、同期状態であるか
非同期状態であるかを検出することはできなかった。
そこで、従来は、予備系の位相同期回路を設けて、現用
系と予備系の出力信号周波数の多数決により、同期状態
と非同期状態とを検出する手段が提案されている。しか
し、二系統の位相同期回路を必要とするので、構成が大
規模となり、不経済となる欠点があった。
系と予備系の出力信号周波数の多数決により、同期状態
と非同期状態とを検出する手段が提案されている。しか
し、二系統の位相同期回路を必要とするので、構成が大
規模となり、不経済となる欠点があった。
発明の目的
本発明は、簡単な構成により、位相同期回路の同期状態
と非同期状態とを検出することを目的とするものである
。
と非同期状態とを検出することを目的とするものである
。
発明の構成
本発明は、入力信号の位相と電圧制御発振器の出力信号
の位相とを位相比較器で比較し、比較出力信号をフィル
タを介して前記電圧制御発振器の制御電圧とする位相同
期回路に於いて、前記位相比較器の出力信号のレベルを
識別するウィンドコンパレータと、該ウィンドコンパレ
ータの出力を加えるリトリガマルチバイブレークと、該
リトリガマルチバイブレークの出力信号と前記ウィンド
コンパレータの出力信号とを加えて、同期、非同期を判
定する論理回路とを備えて、位相同期回路の同期、非同
期の状態を検出するものである。以下実施例について詳
細に説明する。
の位相とを位相比較器で比較し、比較出力信号をフィル
タを介して前記電圧制御発振器の制御電圧とする位相同
期回路に於いて、前記位相比較器の出力信号のレベルを
識別するウィンドコンパレータと、該ウィンドコンパレ
ータの出力を加えるリトリガマルチバイブレークと、該
リトリガマルチバイブレークの出力信号と前記ウィンド
コンパレータの出力信号とを加えて、同期、非同期を判
定する論理回路とを備えて、位相同期回路の同期、非同
期の状態を検出するものである。以下実施例について詳
細に説明する。
発明の実施例
第２図は、本発明の実施例のブロック図であり、第１図
と同一符号は同一部分を示し、６は同期検出回路、７は
ウィンドコンパレータ、８はリトリガマルチバイブレー
ク、９はナンド回路である。位相同期回路が非同期状態
の時は、位相比較器２の出力電圧は、上限又は下限の値
或いは位相比較器２の入力信号のビート周波数で振動す
るものとなり、同期検出回路６はこのような位相比較器
２の出力電圧の状態を検出し、位相同期回路が同期状態
であるか、非同期状態であるかを検出するものである。
と同一符号は同一部分を示し、６は同期検出回路、７は
ウィンドコンパレータ、８はリトリガマルチバイブレー
ク、９はナンド回路である。位相同期回路が非同期状態
の時は、位相比較器２の出力電圧は、上限又は下限の値
或いは位相比較器２の入力信号のビート周波数で振動す
るものとなり、同期検出回路６はこのような位相比較器
２の出力電圧の状態を検出し、位相同期回路が同期状態
であるか、非同期状態であるかを検出するものである。
即ち入力信号が断となると、位相比較器２には電圧制御
発振器４の出力信号の分周信号のみが入力されるので、
位相比較器２の出力電圧は上限値又は下限値となり、又
入力信号が加えられていても、同期状態でない時は、位
相比較器２への入力信号のビート周波数で振動する出力
電圧となる。
発振器４の出力信号の分周信号のみが入力されるので、
位相比較器２の出力電圧は上限値又は下限値となり、又
入力信号が加えられていても、同期状態でない時は、位
相比較器２への入力信号のビート周波数で振動する出力
電圧となる。
位相同期検出回路６のウィンドコンパレータ７は、位相
比較器２の出力電圧の上限又は下限の値を検出するもの
であり、第３図はウィンドコンパレータ７の入力電圧Ｖ
ｂ＋と出力電圧Ｖｏｕｔの関係を示すもので、入力電圧
Ｖｉｎ即ち位相比較器２の出力電圧が下限値Ａ又は上限
値Ｃの領域であると、出力電圧Ｖｏｕｔが“１″となり
、中間値Ｂの領域であると、出力電圧Ｖｏｕｔが“０”
となる、即ちウィンドコンパレータ７の出方電圧Ｖｏｕ
ｔが連続して“０″であると、位相同期回路は同期状態
であることが判る。
比較器２の出力電圧の上限又は下限の値を検出するもの
であり、第３図はウィンドコンパレータ７の入力電圧Ｖ
ｂ＋と出力電圧Ｖｏｕｔの関係を示すもので、入力電圧
Ｖｉｎ即ち位相比較器２の出力電圧が下限値Ａ又は上限
値Ｃの領域であると、出力電圧Ｖｏｕｔが“１″となり
、中間値Ｂの領域であると、出力電圧Ｖｏｕｔが“０”
となる、即ちウィンドコンパレータ７の出方電圧Ｖｏｕ
ｔが連続して“０″であると、位相同期回路は同期状態
であることが判る。
しかし、位相比較器２の出方電圧がビート周波数で振動
する場合、ウィンドコンパレータ７の出力電圧は、ビー
ト周波数に従って交互に“１”と６０″とになる。ウィ
ンドコンパレータ７の出力電圧はリトリガマルチバイブ
レーク８に入力され、“１″の出力電圧の立上りでトリ
ガされるものであり、このリトリガマルチバイブレーク
８の出力パルス幅をビート周波数の最低周波数の周期よ
り長く設定することにより、ウィンドコンパレータ７の
出力電圧がビート周波数で振動する場合に、リトリガマ
ルチバイブレーク８の出力電圧は継続して“ｌ′となる
。
する場合、ウィンドコンパレータ７の出力電圧は、ビー
ト周波数に従って交互に“１”と６０″とになる。ウィ
ンドコンパレータ７の出力電圧はリトリガマルチバイブ
レーク８に入力され、“１″の出力電圧の立上りでトリ
ガされるものであり、このリトリガマルチバイブレーク
８の出力パルス幅をビート周波数の最低周波数の周期よ
り長く設定することにより、ウィンドコンパレータ７の
出力電圧がビート周波数で振動する場合に、リトリガマ
ルチバイブレーク８の出力電圧は継続して“ｌ′となる
。
第４図は、リトリガマルチバイブレーク８の動作説明図
であり、（旬は入力電圧、（ｂ）は出力電圧を示す、入
力電圧即ちウィンドコンパレータ７の出力電圧のビート
周波数の最低周波数の周期をＴ１とすると、リトリガマ
ルチバイブレーク８の出力パルス＠Ｔ２は、ＴＩ＜７２
となるように設定する。それにより、ウィンドコンパレ
ータ７の出力電圧がビート周波数に従ったものであると
、リトリガマルチバイブレーク８の出力電圧は連続して
１″となる。又ウィンドコンパレータ７の出力電圧がｌ
”又は“０”の連続の場合は、リトリガマルチバイプレ
ーク８の出力電圧は“０″の連続となる。
であり、（旬は入力電圧、（ｂ）は出力電圧を示す、入
力電圧即ちウィンドコンパレータ７の出力電圧のビート
周波数の最低周波数の周期をＴ１とすると、リトリガマ
ルチバイブレーク８の出力パルス＠Ｔ２は、ＴＩ＜７２
となるように設定する。それにより、ウィンドコンパレ
ータ７の出力電圧がビート周波数に従ったものであると
、リトリガマルチバイブレーク８の出力電圧は連続して
１″となる。又ウィンドコンパレータ７の出力電圧がｌ
”又は“０”の連続の場合は、リトリガマルチバイプレ
ーク８の出力電圧は“０″の連続となる。
ウィンドコンパレータ７とリトリガマルチバイブレーク
８との出力電圧がナンド回路９に入力され、位相同期回
路が同期状態では、ウインドコンパレータ７とリトリガ
マルチバイブレーク８の出力電圧が共に０”となるので
、ナンド回路９の出力電圧は“ｌ”となり、同期状態の
検出が行われる。又ウィンドコンパレータ７の出力電圧
が、“ｌ”であると、即ち位相比較器２の出力電圧が上
限値又は下限値であると、ナンド回路９の出力電圧は“
０”となり、非同期状態の検出が行われる。又ウィンド
コンパレータ７の出力電圧がビート周波数に従って振動
する場合は、リトリガマルチバイプレーク８の出力電圧
が１″となるので、ナンド回路９の出力電圧は“０″と
なり、非同期状態の検出が行われる。
８との出力電圧がナンド回路９に入力され、位相同期回
路が同期状態では、ウインドコンパレータ７とリトリガ
マルチバイブレーク８の出力電圧が共に０”となるので
、ナンド回路９の出力電圧は“ｌ”となり、同期状態の
検出が行われる。又ウィンドコンパレータ７の出力電圧
が、“ｌ”であると、即ち位相比較器２の出力電圧が上
限値又は下限値であると、ナンド回路９の出力電圧は“
０”となり、非同期状態の検出が行われる。又ウィンド
コンパレータ７の出力電圧がビート周波数に従って振動
する場合は、リトリガマルチバイプレーク８の出力電圧
が１″となるので、ナンド回路９の出力電圧は“０″と
なり、非同期状態の検出が行われる。
前述のように、ナンド回路９から“１″が出力されてい
ると、位相同期回路が同期状態であることが判り、０”
が出力されていると、非同期状態であることが判るので
、簡単な構成で位相同期回路の同期、非同期を検出する
ことができることになる。
ると、位相同期回路が同期状態であることが判り、０”
が出力されていると、非同期状態であることが判るので
、簡単な構成で位相同期回路の同期、非同期を検出する
ことができることになる。
なおナンド回路９は、検出出力信号の論理レベルや、ラ
ンドコンパレータ７及びリトリガマルチパイブレーク日
の出力電圧論理レベル等に対応して、アンド回路等の他
の論理回路を採用することも可能である。又位相同期回
路の入力信号と出力（６号との周波数が同一の場合には
、分周器１，５を省略した構成とすることができること
は勿論である。
ンドコンパレータ７及びリトリガマルチパイブレーク日
の出力電圧論理レベル等に対応して、アンド回路等の他
の論理回路を採用することも可能である。又位相同期回
路の入力信号と出力（６号との周波数が同一の場合には
、分周器１，５を省略した構成とすることができること
は勿論である。
発明の詳細
な説明したように、本発明は、位相同期回路の位相比較
器２の出力電圧により、位相同期回路が同期状態である
か非同期状態であるかを、同期検出回路６で検出するこ
とができるものであり、入力信号断や出力信号位相の大
きなずれによる非同期状態についても、ウィンドコンパ
レータ７とリトリガマルチバイブレーク８とにより検出
することができるものである。
器２の出力電圧により、位相同期回路が同期状態である
か非同期状態であるかを、同期検出回路６で検出するこ
とができるものであり、入力信号断や出力信号位相の大
きなずれによる非同期状態についても、ウィンドコンパ
レータ７とリトリガマルチバイブレーク８とにより検出
することができるものである。
第１図は従来の位相同期回路のブロック図、第２図は本
発明の実施例のブロック図、第３図はウィンドコンパレ
ータの入出力特性説明図、第４図はりトリガマルチバイ
ブレークの動作説明図であ１は分周器、２は位相比較器
、３はローパスフィルタ、４は電圧制御発振器、５は分
周器、６は同期検出回路、７はウィンドコンパレータ、
８はリトリガマルチバイブレーク、９はナンド回路であ
る。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 −
発明の実施例のブロック図、第３図はウィンドコンパレ
ータの入出力特性説明図、第４図はりトリガマルチバイ
ブレークの動作説明図であ１は分周器、２は位相比較器
、３はローパスフィルタ、４は電圧制御発振器、５は分
周器、６は同期検出回路、７はウィンドコンパレータ、
８はリトリガマルチバイブレーク、９はナンド回路であ
る。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 −
Claims (1)
- 入力信号の位相と電圧制御発振器の出力信号の位相とを
位相比較器で比較し、比較出力信号をフィルタを介して
前記電圧制御発振器の制御電圧とする位相同期回路に於
いて、前記位相比較器の出力信号のレベルを識別するウ
ィンドコンパレータと、該ウィンドコンパレータの出力
を加えるリトリガマルチバイブレークと、該リトリガマ
ルチバイブレークの出力信号と前記ウィンドコンパレー
タの出力信号とを加えて、同期、非同期を判定する論理
回路とを備えたことを特徴とする位相同期回路の同期検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180591A JPS6074727A (ja) | 1983-09-30 | 1983-09-30 | 位相同期回路の同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180591A JPS6074727A (ja) | 1983-09-30 | 1983-09-30 | 位相同期回路の同期検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6074727A true JPS6074727A (ja) | 1985-04-27 |
Family
ID=16085936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58180591A Pending JPS6074727A (ja) | 1983-09-30 | 1983-09-30 | 位相同期回路の同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074727A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52107755A (en) * | 1976-03-08 | 1977-09-09 | Nec Corp | Nonsynchronous state detection circuit of phase synchronous oscillator |
| JPS5731688A (en) * | 1980-08-01 | 1982-02-20 | Hamari Yakuhin Kogyo Kk | Protoporphyrin germanium complex and its preparation |
-
1983
- 1983-09-30 JP JP58180591A patent/JPS6074727A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52107755A (en) * | 1976-03-08 | 1977-09-09 | Nec Corp | Nonsynchronous state detection circuit of phase synchronous oscillator |
| JPS5731688A (en) * | 1980-08-01 | 1982-02-20 | Hamari Yakuhin Kogyo Kk | Protoporphyrin germanium complex and its preparation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410572A (en) | Phase locked loop circuit | |
| WO1987001885A1 (en) | Phase comparator lock detect circuit and a synthesiser using same | |
| JPS6340370B2 (ja) | ||
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| GB2174855A (en) | Wide range digital phase/frequency detector | |
| US5164684A (en) | Phased-locked oscillation circuit system with measure against shut-off of input clock | |
| JPS6074727A (ja) | 位相同期回路の同期検出回路 | |
| KR960011405B1 (ko) | 주파수 동기 루프용 주파수 검파기 | |
| JPH0349319A (ja) | 同期検出方式 | |
| JPH06164381A (ja) | Ｐｌｌの同期はずれ検出回路 | |
| RU2057395C1 (ru) | Устройство контроля синхронизма кольца фазовой автоподстройки частоты | |
| JPS5927130B2 (ja) | 位相同期回路 | |
| JPH0435929B2 (ja) | ||
| JP2972294B2 (ja) | 位相同期回路 | |
| JPS5816654B2 (ja) | 位相制御回路の同期検出回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JPS59225617A (ja) | 位相同期回路 | |
| JPS60160220A (ja) | ドリフト検出回路 | |
| JPH04154220A (ja) | 位相同期回路 | |
| KR100346725B1 (ko) | 위상동기루우프회로 | |
| JPS6320917A (ja) | 位相比較器 | |
| JPH03101311A (ja) | 位相同期発振回路 | |
| JPH0435416A (ja) | 位相同期回路 | |
| JPH0632468B2 (ja) | 同期回路 | |
| JPS59196627A (ja) | 位相ロツクドル−プ |