JPS6074856A - フレ−ム同期回路 - Google Patents
フレ−ム同期回路Info
- Publication number
- JPS6074856A JPS6074856A JP58182591A JP18259183A JPS6074856A JP S6074856 A JPS6074856 A JP S6074856A JP 58182591 A JP58182591 A JP 58182591A JP 18259183 A JP18259183 A JP 18259183A JP S6074856 A JPS6074856 A JP S6074856A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- synchronization signal
- frame synchronization
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する分野〕
本発明は時分割多重通信方式のフレーム同期に関する。
特に、位相不確定性の存在する２相位相変復調方式を使
用する場合のフレーム同期回路の改良に関するものであ
る。
用する場合のフレーム同期回路の改良に関するものであ
る。
本発明の対象とする時分割多重通信方式は、１個（Ｄ
同期信号タイムスロットと、これに連続する複数のタイ
ムスロットとを１個のフレームとし、このフレームの複
数個からなりかつ前記同期信号とマルチフレーム同期信
号とを交互に割当てる時分割多重信号が、２相位相変復
調方式によシ伝送される方式である。
同期信号タイムスロットと、これに連続する複数のタイ
ムスロットとを１個のフレームとし、このフレームの複
数個からなりかつ前記同期信号とマルチフレーム同期信
号とを交互に割当てる時分割多重信号が、２相位相変復
調方式によシ伝送される方式である。
本発明が対象とする時分割多重通信方式についてそのフ
レーム構成例を第１図に示す。１マルチフレ一ムＭＰ＃
ｉ′ｉ個から数百側程度のフレームＦから成シ、１フレ
ームＦは１ビツトの同期信号Ｆ′またはＭＰ’と、数ビ
ットから数十ビット程度の多重データＤとから構成され
る。フレーム同期信号Ｆ′とマルチフレーム同期信号Ｍ
Ｆ’は交互にフレームＦの先頭ビットに挿入され、１マ
ルチフレ一ムＭＦ中に含まれるフレーム同期ビットＦ’
トマルチフレーム同期ビットＭＰ’のビット数は同じで
ある。
レーム構成例を第１図に示す。１マルチフレ一ムＭＰ＃
ｉ′ｉ個から数百側程度のフレームＦから成シ、１フレ
ームＦは１ビツトの同期信号Ｆ′またはＭＰ’と、数ビ
ットから数十ビット程度の多重データＤとから構成され
る。フレーム同期信号Ｆ′とマルチフレーム同期信号Ｍ
Ｆ’は交互にフレームＦの先頭ビットに挿入され、１マ
ルチフレ一ムＭＦ中に含まれるフレーム同期ビットＦ’
トマルチフレーム同期ビットＭＰ’のビット数は同じで
ある。
フレーム同期信号Ｆ′は「０」または「１」に固定され
、マルチフレーム同期信号ＭＰ’ＦｉＩ−ｒルチフレー
ムＭＰ周期の特定パターンが用いられる。
、マルチフレーム同期信号ＭＰ’ＦｉＩ−ｒルチフレー
ムＭＰ周期の特定パターンが用いられる。
このような信号に位相不確定性が存在する場合には、従
来方式では送信側でいわゆる差動符号化を行い、受信側
で差動復号化乞行って、その位相不確定性を除去してか
らフレーム同期を確立する方式が広く行われている。
来方式では送信側でいわゆる差動符号化を行い、受信側
で差動復号化乞行って、その位相不確定性を除去してか
らフレーム同期を確立する方式が広く行われている。
第２図に従来例のフレーム同期回路を示す。これは受信
側に設けられる回路であって、２相位相復調された受信
信号は入力端子ｌから差動復号化回路２Ｖｃ入力されて
差動復号化され、出力信号として同期信号分離回路３に
入力される。１フレームのピット数ｇＮビットとすると
、同期信号分離回路３は、与えられた信号の中の２Ｎビ
ツト毎に入力信号乞取出し、これを同期制御回路４に与
える。
側に設けられる回路であって、２相位相復調された受信
信号は入力端子ｌから差動復号化回路２Ｖｃ入力されて
差動復号化され、出力信号として同期信号分離回路３に
入力される。１フレームのピット数ｇＮビットとすると
、同期信号分離回路３は、与えられた信号の中の２Ｎビ
ツト毎に入力信号乞取出し、これを同期制御回路４に与
える。
同期制御回路４はこの信号を入力してフレーム同期判定
およびｎ１ｌＪ御を行うもので、フレーム同期が確立し
ていない時は、同期分離回路３に対して、逆にシフトパ
ルスＳｔ出力する。同期信号分離回路３ではこのシフト
パルスＳを入力すると、これに従って出力信号を取出す
タイミングを１クロツクづつ遅らせる。同期制御回路４
では、フレーム同期が確立されたと判断すると、シフト
パルスＳの送出を止める。
およびｎ１ｌＪ御を行うもので、フレーム同期が確立し
ていない時は、同期分離回路３に対して、逆にシフトパ
ルスＳｔ出力する。同期信号分離回路３ではこのシフト
パルスＳを入力すると、これに従って出力信号を取出す
タイミングを１クロツクづつ遅らせる。同期制御回路４
では、フレーム同期が確立されたと判断すると、シフト
パルスＳの送出を止める。
フレーム同期が確立すると、第１図に示したフレーム構
成より、同期分離回路３０入力信号の中のマルチフレー
ム同期信号の時間位置は明らかであるので、同期信号分
離回路３は、その入力信号の中からマルチフレーム同期
信号を取出し、これをゲート回路（エクスクルニシブオ
ア回路）５の一方の入力に与える。この他方の入力には
パターン発生回路６の出力信号が入力される。パターン
発生回路６はマルチフレーム同期信号と同一のパターン
を正しいクロックに従って発生する回路である。ゲート
回路５の出力は同期制御回路７に与えられる。
成より、同期分離回路３０入力信号の中のマルチフレー
ム同期信号の時間位置は明らかであるので、同期信号分
離回路３は、その入力信号の中からマルチフレーム同期
信号を取出し、これをゲート回路（エクスクルニシブオ
ア回路）５の一方の入力に与える。この他方の入力には
パターン発生回路６の出力信号が入力される。パターン
発生回路６はマルチフレーム同期信号と同一のパターン
を正しいクロックに従って発生する回路である。ゲート
回路５の出力は同期制御回路７に与えられる。
同期制御回路７はマルチフレーム同期の判定および制御
を行うもので、マルチフレーム同期が確立していない時
はシフトパルスＳ７．−パターン発生回路６に対して出
力し、パターン発生回路６の出力信号ｙ！１′１クロッ
クづつ遅らせる。これによりゲート回路５の入力で両信
号のパターンが一致すると、同期制御回路７はマルチフ
レーム同期が確立したものと判断してシフトノ（ルスＳ
の送出を止める。また、同期制御回路７には同期制御回
路４からのフレーム同期状態信号が与えられるように構
成されこれが入力されない時はゲート回路５からの信号
を受付けず、マルチフレーム同期外れ状態になっている
。出力端子８からは差動復号化回路２の出力が送出され
る。
を行うもので、マルチフレーム同期が確立していない時
はシフトパルスＳ７．−パターン発生回路６に対して出
力し、パターン発生回路６の出力信号ｙ！１′１クロッ
クづつ遅らせる。これによりゲート回路５の入力で両信
号のパターンが一致すると、同期制御回路７はマルチフ
レーム同期が確立したものと判断してシフトノ（ルスＳ
の送出を止める。また、同期制御回路７には同期制御回
路４からのフレーム同期状態信号が与えられるように構
成されこれが入力されない時はゲート回路５からの信号
を受付けず、マルチフレーム同期外れ状態になっている
。出力端子８からは差動復号化回路２の出力が送出され
る。
このように差動符号化および復号化を行って位相不確定
性を除去してからフレーム同期を確立する従来の方法は
、フレーム同期を確立することができるが以下に述べる
欠点がある。すなわち、差動復号化回路の入力信号のビ
ット誤り率をＰＡ１出力信号のビット誤り率をＰＢとす
ると、この間には ＰＢ＝２ＰＡ（１−ＰＡ） なる関係が成立する。一般に運用されている状態では、 ＰＡ〈１ であるから ＰＢ＝２ＰＡ である。これは差動復号化回路の入力信号に１ビツトの
誤りがあると、出力信号は２ビツト誤る仁とを示してい
る。すなわち差動符号化および復号化を行うと、誤シが
２倍に増加することを意味する。特に、この回路の後段
に誤り訂正回路？用いる場合には、１ビツトの誤シが２
ビツトの誤りに拡大されるので、その誤９訂正が不可能
になることが多くなって、誤シ訂正回路が機能しなくな
る。
性を除去してからフレーム同期を確立する従来の方法は
、フレーム同期を確立することができるが以下に述べる
欠点がある。すなわち、差動復号化回路の入力信号のビ
ット誤り率をＰＡ１出力信号のビット誤り率をＰＢとす
ると、この間には ＰＢ＝２ＰＡ（１−ＰＡ） なる関係が成立する。一般に運用されている状態では、 ＰＡ〈１ であるから ＰＢ＝２ＰＡ である。これは差動復号化回路の入力信号に１ビツトの
誤りがあると、出力信号は２ビツト誤る仁とを示してい
る。すなわち差動符号化および復号化を行うと、誤シが
２倍に増加することを意味する。特に、この回路の後段
に誤り訂正回路？用いる場合には、１ビツトの誤シが２
ビツトの誤りに拡大されるので、その誤９訂正が不可能
になることが多くなって、誤シ訂正回路が機能しなくな
る。
本発明の目的は位相不確定性の存在する２相変復調力式
を使用した時分割多重通信方式において、誤りの拡大す
ることのないフレーム同期回路を提供することにある。
を使用した時分割多重通信方式において、誤りの拡大す
ることのないフレーム同期回路を提供することにある。
本発明の回路では、フレーム同期信号Ｆ”４「ＯＪまた
は「１」に固定し、差動検出によシフレーム同期を確立
した後に、受信フレーム同期信号の極性を監視して基準
位相を検出する。次に検出した基準位相により受信マル
チフレーム同期信号の位相不確定性を除去し、マルチフ
レーム同期を確立することを特徴とする。また、２相位
相復調回路において位相スリップによるデータの極性反
転が生じても同期を維持させるため、マルチフレーム同
期外れの検出にはフレーム同期と同様に差動検出を用い
る。さらに受信多重信号の位相不確定性除去は、受信フ
レーム同期信号の監視に加え、受信マルチフレーム同期
信号も監視して基準位相を検出して行うことを特徴とす
る。
は「１」に固定し、差動検出によシフレーム同期を確立
した後に、受信フレーム同期信号の極性を監視して基準
位相を検出する。次に検出した基準位相により受信マル
チフレーム同期信号の位相不確定性を除去し、マルチフ
レーム同期を確立することを特徴とする。また、２相位
相復調回路において位相スリップによるデータの極性反
転が生じても同期を維持させるため、マルチフレーム同
期外れの検出にはフレーム同期と同様に差動検出を用い
る。さらに受信多重信号の位相不確定性除去は、受信フ
レーム同期信号の監視に加え、受信マルチフレーム同期
信号も監視して基準位相を検出して行うことを特徴とす
る。
第３図は本発明実施例回路構成図である。第３図におい
て第２図と同一の符号のブロックは同一の回路機能馨も
つものである。同期信号は従来と同様（第１図）であっ
て、フレーム同期信号Ｆ′はここでは「０」に固定され
、マルチフレーム同期信号ＭＩＩ”は１マルチフレ一ム
周期の特定パターンである。
て第２図と同一の符号のブロックは同一の回路機能馨も
つものである。同期信号は従来と同様（第１図）であっ
て、フレーム同期信号Ｆ′はここでは「０」に固定され
、マルチフレーム同期信号ＭＩＩ”は１マルチフレ一ム
周期の特定パターンである。
第３図に示すように本発明の回路では入力端子１に入力
される位相不確定性のある受信信号は差動復号化回路を
経由することカく直接に同期信号分離回路３に与えられ
る。この同期信号分離回路３は入力端子１から入力され
る位相不確定性の存在する受信信号の中の２Ｎビツト毎
の受信フレーム同期信号ＦＩＹ取出し、差動検出回路９
に与える。
される位相不確定性のある受信信号は差動復号化回路を
経由することカく直接に同期信号分離回路３に与えられ
る。この同期信号分離回路３は入力端子１から入力され
る位相不確定性の存在する受信信号の中の２Ｎビツト毎
の受信フレーム同期信号ＦＩＹ取出し、差動検出回路９
に与える。
差動検出回路９けこの入力信号を差動検出し、同期制御
回路４へその出力を与える。同期制御回路４はこれによ
りフレーム同期判定および制御な行う。これは従来例回
路と同様で、フレーム同期が確立していない時はシフト
パルスＢＹ出力し、これｔ同期信号分離回路３に与える
。フレーム同期が確立している時はシフトパルスＳ乞止
める。
回路４へその出力を与える。同期制御回路４はこれによ
りフレーム同期判定および制御な行う。これは従来例回
路と同様で、フレーム同期が確立していない時はシフト
パルスＢＹ出力し、これｔ同期信号分離回路３に与える
。フレーム同期が確立している時はシフトパルスＳ乞止
める。
次にマルチフレーム同期の確立について説明すると、同
期信号分離回路３の送出する受信マルチフレーム同期信
号ＭＰ’には位相不確定性が存在するため、パターン発
生回路６の発生する信号と直接比較してマルチフレーム
同期を確立することはできない。一方前述のようにフレ
ーム同期信号Ｆ′は「０」に固定されているから、同期
信号分離回路３の送出する受信フレーム同期信号Ｆ′の
極性を監視すれば、受信基準位相？検出することができ
る。位相不確定性除去回路１０は同期信号分離回路３の
送出する受信フレーム同期信号Ｆ′とマルチフレーム同
期信号ＭＦ′ヲ入力し、この信号Ｆ′の極性を監視し、
例えばこれに連続り回の「１」を検出した時には入力の
マルチフレーム同期信号ＭＦ’を反転して出力し、「０
」雀検出した時には入力のマルチフレーム同期信号ＭＦ
’をそのまま出力する。
期信号分離回路３の送出する受信マルチフレーム同期信
号ＭＰ’には位相不確定性が存在するため、パターン発
生回路６の発生する信号と直接比較してマルチフレーム
同期を確立することはできない。一方前述のようにフレ
ーム同期信号Ｆ′は「０」に固定されているから、同期
信号分離回路３の送出する受信フレーム同期信号Ｆ′の
極性を監視すれば、受信基準位相？検出することができ
る。位相不確定性除去回路１０は同期信号分離回路３の
送出する受信フレーム同期信号Ｆ′とマルチフレーム同
期信号ＭＦ′ヲ入力し、この信号Ｆ′の極性を監視し、
例えばこれに連続り回の「１」を検出した時には入力の
マルチフレーム同期信号ＭＦ’を反転して出力し、「０
」雀検出した時には入力のマルチフレーム同期信号ＭＦ
’をそのまま出力する。
位相不確定性除去回路１０の出力信号はパターン発生回
路６の出力信号とゲート回路（エクスクル−シブオア回
路）５で比較される。この出力は同期制御回路１１に与
えられて、マルチフレーム同期判定および制御が行われ
る。こＣ同期制御回路１１は、同期制御回路４からフレ
ーム同期状態信号が入力されると、ゲート回路５の出力
信号を監視して、マルチフレーム同期が確立するまでシ
フトパルスＳをパターン発生回路６へ出力する。マルチ
フレーム同期が確立したことを判断すると、シフトパル
スＳを止める。パターン発生回路６は、シフトパルスＳ
音入力している間は１クロツクづつその出力信号を遅ら
せる。
路６の出力信号とゲート回路（エクスクル−シブオア回
路）５で比較される。この出力は同期制御回路１１に与
えられて、マルチフレーム同期判定および制御が行われ
る。こＣ同期制御回路１１は、同期制御回路４からフレ
ーム同期状態信号が入力されると、ゲート回路５の出力
信号を監視して、マルチフレーム同期が確立するまでシ
フトパルスＳをパターン発生回路６へ出力する。マルチ
フレーム同期が確立したことを判断すると、シフトパル
スＳを止める。パターン発生回路６は、シフトパルスＳ
音入力している間は１クロツクづつその出力信号を遅ら
せる。
さらに本発明の回路では、・パターン発生回路６の出力
、および前記同期信号分離回路３の送出するマルチフレ
ーム同期信号ＭＦ’を入力とする、ゲート回路（エクス
クル−シブオア回路）１２’に設け、この出力を差動検
出回路１３に与える。この差動検出回路１３の出力は同
期制御回路１１に与えられる。
、および前記同期信号分離回路３の送出するマルチフレ
ーム同期信号ＭＦ’を入力とする、ゲート回路（エクス
クル−シブオア回路）１２’に設け、この出力を差動検
出回路１３に与える。この差動検出回路１３の出力は同
期制御回路１１に与えられる。
また、入力端子１と出力端子８の間に、位相不確定性回
路１４を挿入し、この回路に前記ゲート回路１２の出力
信号と、前記同期信号分離回路３の送出する受信フレー
ム同期信号Ｆ／Ｙ与える。
路１４を挿入し、この回路に前記ゲート回路１２の出力
信号と、前記同期信号分離回路３の送出する受信フレー
ム同期信号Ｆ／Ｙ与える。
この回路構成についての動作を説明すると、マルチフレ
ーム同期確立後に位相スリップによシ端子１に与えられ
る入力信号の極性が反転すると、位相不確定性除去回路
１０でこの極性の反転を検出する。しかしこれには、少
なくとも２Ｌフレームの時間がかかり、ゲート回路５で
は連続的にＬ回にわたシ両入力が不一致となる。同期制
御回路１１がマルチフレーム同期外れの検出をゲート回
路５の出力信号の監視によシ行い、かつ位相スリップが
起きマルチフレーム同期を崩さないようにするには、連
続り回の不一致でもマルチフレーム同期を維持する同期
保護を必要とする。しかし、同期保護を強化すれば同期
復帰時間が長くなるから、簡単な同期保護で済むように
、位相スリップによる不一致の回数を小さく押える必要
がある。
ーム同期確立後に位相スリップによシ端子１に与えられ
る入力信号の極性が反転すると、位相不確定性除去回路
１０でこの極性の反転を検出する。しかしこれには、少
なくとも２Ｌフレームの時間がかかり、ゲート回路５で
は連続的にＬ回にわたシ両入力が不一致となる。同期制
御回路１１がマルチフレーム同期外れの検出をゲート回
路５の出力信号の監視によシ行い、かつ位相スリップが
起きマルチフレーム同期を崩さないようにするには、連
続り回の不一致でもマルチフレーム同期を維持する同期
保護を必要とする。しかし、同期保護を強化すれば同期
復帰時間が長くなるから、簡単な同期保護で済むように
、位相スリップによる不一致の回数を小さく押える必要
がある。
本発明では、マルチフレーム同期外れ検出に差動検出回
路１３の出力信号を用いている。この出力信号はパター
ン発生回路６の出力信号と前記マルチフレーム同期信号
ＭＦ’とを比較した出力信号を差動検出回路１３で差動
検出した信号であり、位相スリップによシ前記マルチフ
レーム同期信号ＭＦ’が反転すると、差動検出回路１３
の出力信号としては１個のパルスが出力される。これを
同期制御回路ｌｌが利用する。
路１３の出力信号を用いている。この出力信号はパター
ン発生回路６の出力信号と前記マルチフレーム同期信号
ＭＦ’とを比較した出力信号を差動検出回路１３で差動
検出した信号であり、位相スリップによシ前記マルチフ
レーム同期信号ＭＦ’が反転すると、差動検出回路１３
の出力信号としては１個のパルスが出力される。これを
同期制御回路ｌｌが利用する。
入力端子１と出力端子８との間に挿入された位相不確定
性除去回路１４は、同期信号分離回路３の出力信号Ｆ′
とゲート回路１２の出力信号Ｘとの極性を監視して、入
力端子ｌに到来する信号の位相不確定性を除去する。こ
の二つの信号Ｆ′とＸとから連続してＬ回「０」または
「１」を検出したときに、入力端子１に到来する信号の
極性？決定するように制御する。二つの信号Ｆ′とＸと
は交互に入力するので、体性の検出に要する時間は、位
相不確定性除去回路１０の検出に要する時間の半分の時
間、すなわちＬフレームの時間でよいことになる。
性除去回路１４は、同期信号分離回路３の出力信号Ｆ′
とゲート回路１２の出力信号Ｘとの極性を監視して、入
力端子ｌに到来する信号の位相不確定性を除去する。こ
の二つの信号Ｆ′とＸとから連続してＬ回「０」または
「１」を検出したときに、入力端子１に到来する信号の
極性？決定するように制御する。二つの信号Ｆ′とＸと
は交互に入力するので、体性の検出に要する時間は、位
相不確定性除去回路１０の検出に要する時間の半分の時
間、すなわちＬフレームの時間でよいことになる。
位相不確定の除去された信号は端子２がら後段に向けて
送出される。
送出される。
本発明のフレーム同期回路では、後段へ送出する信号の
通路に差動復号化回路が入らないので、誤９を２倍に拡
大するようなことけない。差動復号化回路を用いなくと
も、位相不確定性の存在する時分割多重信号を入力して
フレーム同期を確立し、位相スリップが生じて極性反転
があってもフレーム同期外れを起すことがなく、受信さ
れた時分割多重信号から位相の不確定性を除去すること
ができる。本発明の回路によれば、誤りが拡大されない
ので、後段に誤り訂正回路を使用するとき、その能力を
充分に発揮することができる。
通路に差動復号化回路が入らないので、誤９を２倍に拡
大するようなことけない。差動復号化回路を用いなくと
も、位相不確定性の存在する時分割多重信号を入力して
フレーム同期を確立し、位相スリップが生じて極性反転
があってもフレーム同期外れを起すことがなく、受信さ
れた時分割多重信号から位相の不確定性を除去すること
ができる。本発明の回路によれば、誤りが拡大されない
ので、後段に誤り訂正回路を使用するとき、その能力を
充分に発揮することができる。
【図面の簡単な説明】
第１図は本発明の対象とする時分割多重通信方式のフレ
ーム構成例を示す図。 第２図は従来例回路の構成図。 第３図は本発明実施例回路の構成図。 ｌ・・・入力端子、２・・・差動復号化回路、３・・・
同期信号分離回路、４・・・同期制御回路、５・・・ゲ
ート回路、６・・・パターン発生回路、７・・・同期制
御回路、８・・・出力端子、９・・・差動検出回路、Ｉ
Ｏ・・・位相不確定性除去回路、 １１・・・同期制御
回路、１２・・・ゲート回路、１３・・・差動検出回路
、１４・・・位相不確定性除去回路。 特許出願人代理人 弁理士 井 出 直 孝 第１図 第２図 第３図
ーム構成例を示す図。 第２図は従来例回路の構成図。 第３図は本発明実施例回路の構成図。 ｌ・・・入力端子、２・・・差動復号化回路、３・・・
同期信号分離回路、４・・・同期制御回路、５・・・ゲ
ート回路、６・・・パターン発生回路、７・・・同期制
御回路、８・・・出力端子、９・・・差動検出回路、Ｉ
Ｏ・・・位相不確定性除去回路、 １１・・・同期制御
回路、１２・・・ゲート回路、１３・・・差動検出回路
、１４・・・位相不確定性除去回路。 特許出願人代理人 弁理士 井 出 直 孝 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 （９１個の同期信号タイムスロットとこれに連続する複
数のタイムスロットとを１個のフレームとし、このフレ
ームの複数個から々シかつ前記同期信号タイムスロット
にフレーム同期信号とマルチフレーム同期信号とを交互
に割当てる時分割多重信号が、２相位相変復調方式によ
シ伝送される時分割多重通信方式のフレーム同期回路に
おいて、受信され復調された前記時分割多重信号から前
記フレーム同期信号と前記マルチ７レーム同期信号とｔ
分離する同期信号分離回路（３）と、この同期信号分離
回路によシ分離されたフレーム同期信号を差動検出する
第一の差動検出回路（９）と、 この差動検出回路の出力信号によｐ前記フレーム同期信
号の同期判定７行う第一の同期制御回路（４）と、 前記同期信号分離回路の出力に得られるフレーム同期信
号の極性によシ前記同期信号分！回路の出力に得られる
マルチフレーム同期信号の位相不確定性を除去する第一
の位相不確定性除去回路（１０）と、 正しいクロック信号に従ってマルチフレーム同期信号と
同一パターンの信号を発生するパターン発生回路（６）
と、 このパターン発生回路の出力信号と前記第一の位相不確
定性除去回路の出力信号とを入力とするエクスクル−シ
ブオア回路による箪−のゲート回路（５）と、 前記パターン発生回路の出力信号と前記同期信号分離回
路の出力に得られるマルチフレーム同期信号とを入力と
するエクスクル−シブオア回路による第二のゲート回路
（１２）と、 この第二のゲート回路の出力信号を差動検出する第二の
差動検出回路（１３）と、 この差動検出回路の出力信号と前記第一のグ−ト回路の
出力信号とに前記マルチフレーム同期信号の同期判定を
行う第二の同期制御回路（１１）と、前記同期信号分離
回路の出力に得られるフレーム同期信号の極性と前記第
二のゲート回路の出力信号との極性によシ受信復調され
た時分割多重信号の位相不確定性を除去する第二の位相
不確定性除去回路（１４）とｔ備えたことを特徴とする
フレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182591A JPS6074856A (ja) | 1983-09-30 | 1983-09-30 | フレ−ム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182591A JPS6074856A (ja) | 1983-09-30 | 1983-09-30 | フレ−ム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6074856A true JPS6074856A (ja) | 1985-04-27 |
| JPH0129470B2 JPH0129470B2 (ja) | 1989-06-12 |
Family
ID=16120961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58182591A Granted JPS6074856A (ja) | 1983-09-30 | 1983-09-30 | フレ−ム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074856A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003047141A1 (en) * | 2001-11-26 | 2003-06-05 | Matsushita Electric Industrial Co., Ltd. | Radio transmission apparatus, radio reception apparatus, and radio transmission method |
-
1983
- 1983-09-30 JP JP58182591A patent/JPS6074856A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003047141A1 (en) * | 2001-11-26 | 2003-06-05 | Matsushita Electric Industrial Co., Ltd. | Radio transmission apparatus, radio reception apparatus, and radio transmission method |
| US7298722B2 (en) | 2001-11-26 | 2007-11-20 | Matsushita Electric Industrial Co., Ltd. | Radio transmission apparatus and radio transmission method |
| US8102831B2 (en) | 2001-11-26 | 2012-01-24 | Panasonic Corporation | Radio transmitting apparatus and method for transmitting OFDM signals from different antennas according to the degree of multiplexing |
| US8363632B2 (en) | 2001-11-26 | 2013-01-29 | Panasonic Corporation | Radio transmitting apparatus, radio receiving apparatus, and radio transmission method |
| US8737192B2 (en) | 2001-11-26 | 2014-05-27 | Panasonic Corporation | Transmission apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0129470B2 (ja) | 1989-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2578334B2 (ja) | デイジタル伝送方式 | |
| JPS6074856A (ja) | フレ−ム同期回路 | |
| JPH031738A (ja) | データ情報の正確なデコードを保証する装置 | |
| US5377209A (en) | Telecommunications system data alignment equipment and method | |
| GB1525611A (en) | Data processing system in a receiving terminal of a pcm-tdma communications system | |
| JPS61218240A (ja) | フレ−ム同期方式 | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JP3134442B2 (ja) | 復調装置 | |
| JPH0715427A (ja) | ビットアライン回路 | |
| JPS5845870B2 (ja) | フレ−ム同期引込方式 | |
| JPH03155237A (ja) | ビットタイミング再生回路 | |
| JPH08204693A (ja) | フレーム同期回路 | |
| JP3146263B2 (ja) | フレーム同期方式 | |
| JPH06101718B2 (ja) | Ｔｄｍａフレ−ム同期方法 | |
| JPH0316330A (ja) | フレーム同期方式 | |
| JPH0221183B2 (ja) | ||
| JPS5937752A (ja) | フレ−ム同期方式 | |
| JPH0234055A (ja) | セル誤同期検出方式 | |
| JPH0530067A (ja) | チヤネル検出装置 | |
| JPH07250090A (ja) | ネットワークシステム | |
| JPS60126938A (ja) | フレ−ム同期回路 | |
| JPH1028146A (ja) | 符号誤り訂正装置 | |
| JPH0522278A (ja) | フレーム同期方式 | |
| JPH0486048A (ja) | フレーム同期検出回路 |