JPS6076140A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6076140A JPS6076140A JP58183837A JP18383783A JPS6076140A JP S6076140 A JPS6076140 A JP S6076140A JP 58183837 A JP58183837 A JP 58183837A JP 18383783 A JP18383783 A JP 18383783A JP S6076140 A JPS6076140 A JP S6076140A
- Authority
- JP
- Japan
- Prior art keywords
- fuse link
- layer
- laser beam
- semiconductor device
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
- H10W20/494—Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は冗長性メモリを備える半導体装置にれるべき
ヒユーズリンクを備える半導体装置に関する。
ヒユーズリンクを備える半導体装置に関する。
［従来技術］
第１因は、従来の半導体装置のヒユーズリンク部分を示
す断面図である。図において、たとえばシリコン基板で
ある半容体基体１上にフィールド酸化膜２が配置され、
このフィールド酸化１１１２上にヒユーズリンク３が配
置される。そして、ヒユーズリンク３は、ＰＥＧ （リ
ン珪酸ガラス）膜４によって覆われる。ヒユーズリンク
３の材料としては、一般的にはポリシリコン、高融点金
属またはそれらのシリサイド化合物が用いられる。
す断面図である。図において、たとえばシリコン基板で
ある半容体基体１上にフィールド酸化膜２が配置され、
このフィールド酸化１１１２上にヒユーズリンク３が配
置される。そして、ヒユーズリンク３は、ＰＥＧ （リ
ン珪酸ガラス）膜４によって覆われる。ヒユーズリンク
３の材料としては、一般的にはポリシリコン、高融点金
属またはそれらのシリサイド化合物が用いられる。
冗長回路を具備したメモリにおいて、不要メモリセルな
不活性にしたり、スペアデコーダに置換すべきアドレス
を書込んだりするために、第１図に示したようなヒユー
ズリンクをレーザビームによって切断することが行なわ
れる。
不活性にしたり、スペアデコーダに置換すべきアドレス
を書込んだりするために、第１図に示したようなヒユー
ズリンクをレーザビームによって切断することが行なわ
れる。
このヒユーズリンクの切断は次のようなメカニズムによ
ってなされる。すなわち、レーザピームムのエネルギが
ヒユーズリンク３に吸収され、そのためヒユーズリンク
３がｍｓ、気化し切断される。ヒユーズリンク３は完全
に切断されねばならず、そのためにレーザビームのエネ
ルギを適切に選ぶ必要がある。しかしながら、実際には
、ヒユーズ膜厚のばらつき、ＰＳＧ膜厚のばらつき、照
射位置ずれ等を考慮して、これらのばらつきがあっても
ヒユーズリンクを完全に切断することができるようにす
るために、レーザビームのエネルギは実際の必要量より
も大きくなるように設定しである。
ってなされる。すなわち、レーザピームムのエネルギが
ヒユーズリンク３に吸収され、そのためヒユーズリンク
３がｍｓ、気化し切断される。ヒユーズリンク３は完全
に切断されねばならず、そのためにレーザビームのエネ
ルギを適切に選ぶ必要がある。しかしながら、実際には
、ヒユーズ膜厚のばらつき、ＰＳＧ膜厚のばらつき、照
射位置ずれ等を考慮して、これらのばらつきがあっても
ヒユーズリンクを完全に切断することができるようにす
るために、レーザビームのエネルギは実際の必要量より
も大きくなるように設定しである。
この場合、レーザビームが必要量以上に大きなエネルギ
を有しているので、ヒユーズリンク３は完全に切断され
る。しかし、余分のエネルギ、すなわち過剰エネルギが
さらにヒユーズリンク３以外の層、すなわちヒユーズリ
ンク３の下のフィールド酸化１ｉＩ ２、シリコン基板
１にも吸収されるという事態が生ずる。このような事態
が生じたとき、その不具合として２つのモードが考えら
れる。１つはレーザビームによってフィールド酸化膜２
に穴があいたり、またはフィールド酸化膜２の亀裂が入
った個所に溶融したポリシリコンが侵入し、ヒユーズ−
リンク３と基板１とが電気的に接続されるというモード
である。他の１つは、シリコン基板１が溶融し、近傍に
配置されているｐｎ接合特性を劣化させるモードである
。
を有しているので、ヒユーズリンク３は完全に切断され
る。しかし、余分のエネルギ、すなわち過剰エネルギが
さらにヒユーズリンク３以外の層、すなわちヒユーズリ
ンク３の下のフィールド酸化１ｉＩ ２、シリコン基板
１にも吸収されるという事態が生ずる。このような事態
が生じたとき、その不具合として２つのモードが考えら
れる。１つはレーザビームによってフィールド酸化膜２
に穴があいたり、またはフィールド酸化膜２の亀裂が入
った個所に溶融したポリシリコンが侵入し、ヒユーズ−
リンク３と基板１とが電気的に接続されるというモード
である。他の１つは、シリコン基板１が溶融し、近傍に
配置されているｐｎ接合特性を劣化させるモードである
。
［発明のＩＩＡ要］
この発明は上述された欠点を解消するためになされたも
のであり、その主たる目的は、ヒユーズ切断時の品質劣
化を防止し得る半導体装置を提供することである。
のであり、その主たる目的は、ヒユーズ切断時の品質劣
化を防止し得る半導体装置を提供することである。
この発明は、レーザビームで切断されるべきヒユーズリ
ンクの下に、絶縁物を介して、レーザビームの過剰エネ
ルギを吸収するための第２の層を配置したことを特徴と
する半導体装置である。
ンクの下に、絶縁物を介して、レーザビームの過剰エネ
ルギを吸収するための第２の層を配置したことを特徴と
する半導体装置である。
［発明の実施例］
第２図は、この発明の一実施例のヒユーズリンク部分を
示す断面図である。図において、半導体基体１上にフィ
ールド酸化膜２が配置されることは第１図と同様である
。ただ特徴的な構成は、ＰＳＧ膜４によって覆われるヒ
ユーズリンク３の下に、絶縁！！！５を介して、第２の
ｆｆ１ｉ６が配置されていることである。ヒユーズリン
ク３は、一般的には、ポリシリコン、高融点金属または
それらのシリサイド化合物から作られる。そして、第２
の層６の材料としては、切断されるべきヒユーズリンク
３と同じ材料、すなわちポリシリコン、高融点金属、ま
たはそれらのシリサイド化合物から作られるのが好まし
い。なぜならば、そのようにすれば、集積回路製造フロ
ー上、抵抗、ゲート電極など他の目的にも用いることが
可能だからである。
示す断面図である。図において、半導体基体１上にフィ
ールド酸化膜２が配置されることは第１図と同様である
。ただ特徴的な構成は、ＰＳＧ膜４によって覆われるヒ
ユーズリンク３の下に、絶縁！！！５を介して、第２の
ｆｆ１ｉ６が配置されていることである。ヒユーズリン
ク３は、一般的には、ポリシリコン、高融点金属または
それらのシリサイド化合物から作られる。そして、第２
の層６の材料としては、切断されるべきヒユーズリンク
３と同じ材料、すなわちポリシリコン、高融点金属、ま
たはそれらのシリサイド化合物から作られるのが好まし
い。なぜならば、そのようにすれば、集積回路製造フロ
ー上、抵抗、ゲート電極など他の目的にも用いることが
可能だからである。
上述の４Ｒ造によれば、ヒユーズリンク３を切断するの
に必要なエネルギよりも大きなエネルギを有するレーザ
ビームが用いられても過剰エネルギは第２の層６に吸収
されるので、前述した不具合を生じさせない。
に必要なエネルギよりも大きなエネルギを有するレーザ
ビームが用いられても過剰エネルギは第２の層６に吸収
されるので、前述した不具合を生じさせない。
なお、第２のｗｊ６の形状または寸法は、レーザビーム
を照射する方向から見て、ヒユーズリンク３より大きく
するのが望ましい。こうすることによって、照射位置が
たとえずれたとしても、レーザビームのエネルギは第２
の層６に吸収され、フィールド酸化１！！２やシリコン
基板１に到達するのを防止することができる。
を照射する方向から見て、ヒユーズリンク３より大きく
するのが望ましい。こうすることによって、照射位置が
たとえずれたとしても、レーザビームのエネルギは第２
の層６に吸収され、フィールド酸化１！！２やシリコン
基板１に到達するのを防止することができる。
［発明の効果］
以上のように、この発明によれば、ヒユーズリンクの下
にレーザビームの過剰エネルギを吸収するための８Ｉ２
の層を配置した構成であるので、ヒユーズ切１１１Ｆｉ
時の品質劣化を効果的に防止することができる。
にレーザビームの過剰エネルギを吸収するための８Ｉ２
の層を配置した構成であるので、ヒユーズ切１１１Ｆｉ
時の品質劣化を効果的に防止することができる。
ｉ１因は、従来の半導体装置のヒユーズリンク部分を示
す断面図である。第２因は、この発明の一実施例のヒユ
ーズリンク部分を示す断面図である。 図において、３はヒユーズリンク、５は絶縁膜、６は第
２の層を示す。 代理人 大 岩 増 雄
す断面図である。第２因は、この発明の一実施例のヒユ
ーズリンク部分を示す断面図である。 図において、３はヒユーズリンク、５は絶縁膜、６は第
２の層を示す。 代理人 大 岩 増 雄
Claims (3)
- （１） レーザビームで切断されるべきヒユーズリンク
の下に、絶縁物を介して、レーザビームの過剰エネルギ
を吸収するための第２の層を配置したことを特徴とする
、半導体装置。 - （２） 前記ヒユーズリンクおよび前記第２の層は、ポ
リシリコン、高融点金属またはそれらのシリサイド化合
物から作られる、特許請求の範囲第１項記載の半導体装
置。 - （３） レーザビームが当る方向に対して、前記第２の
層の寸法は前記ヒユーズリンクより大きくされているこ
とを特徴とする特許請求の範囲第１項または第２項記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58183837A JPS6076140A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58183837A JPS6076140A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6076140A true JPS6076140A (ja) | 1985-04-30 |
Family
ID=16142704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58183837A Pending JPS6076140A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076140A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS631054A (ja) * | 1986-06-20 | 1988-01-06 | Toshiba Corp | ヒユ−ズ内蔵型半導体装置 |
| JPS633432A (ja) * | 1986-06-24 | 1988-01-08 | Nec Corp | 半導体装置 |
| US5223735A (en) * | 1988-09-30 | 1993-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same |
| US6265778B1 (en) | 1999-07-27 | 2001-07-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with a multi-level interconnection structure |
| US6339250B1 (en) * | 1998-07-06 | 2002-01-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2007134523A (ja) * | 2005-11-10 | 2007-05-31 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5775442A (en) * | 1980-10-29 | 1982-05-12 | Toshiba Corp | Semiconductor device |
| JPS58170A (ja) * | 1981-06-24 | 1983-01-05 | Mitsubishi Electric Corp | 半導体装置 |
| JPS59135746A (ja) * | 1983-01-24 | 1984-08-04 | Nec Corp | プログラマブル素子を含む半導体装置 |
-
1983
- 1983-09-30 JP JP58183837A patent/JPS6076140A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5775442A (en) * | 1980-10-29 | 1982-05-12 | Toshiba Corp | Semiconductor device |
| JPS58170A (ja) * | 1981-06-24 | 1983-01-05 | Mitsubishi Electric Corp | 半導体装置 |
| JPS59135746A (ja) * | 1983-01-24 | 1984-08-04 | Nec Corp | プログラマブル素子を含む半導体装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS631054A (ja) * | 1986-06-20 | 1988-01-06 | Toshiba Corp | ヒユ−ズ内蔵型半導体装置 |
| JPS633432A (ja) * | 1986-06-24 | 1988-01-08 | Nec Corp | 半導体装置 |
| US5223735A (en) * | 1988-09-30 | 1993-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same |
| US5279984A (en) * | 1988-09-30 | 1994-01-18 | Mitsubishi Denki Kabushiki Kaisha | Method for producing a semiconductor integrated circuit device in which circuit functions can be remedied or changed |
| US6339250B1 (en) * | 1998-07-06 | 2002-01-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6265778B1 (en) | 1999-07-27 | 2001-07-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with a multi-level interconnection structure |
| JP2007134523A (ja) * | 2005-11-10 | 2007-05-31 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728412B2 (ja) | 半導体装置 | |
| JPH0428145B2 (ja) | ||
| US5827759A (en) | Method of manufacturing a fuse structure | |
| JPS58170A (ja) | 半導体装置 | |
| JPS6076140A (ja) | 半導体装置 | |
| JPH0383361A (ja) | 半導体装置 | |
| JPS62119938A (ja) | 冗長性回路を備えた半導体装置 | |
| JPH0917872A (ja) | 半導体装置 | |
| JPH0225055A (ja) | 半導体記憶装置 | |
| JPS61110447A (ja) | 半導体装置 | |
| JPH02186660A (ja) | 多層配線半導体装置 | |
| JPS5823475A (ja) | 半導体装置及び製造方法 | |
| JP3171977B2 (ja) | 半導体装置 | |
| JPS6193643A (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| JPS5989434A (ja) | 半導体装置 | |
| JPH01278745A (ja) | 半導体装置 | |
| JPS599958A (ja) | 半導体装置 | |
| KR20170091532A (ko) | 반도체 장치 | |
| JPS59124145A (ja) | 半導体装置 | |
| JPS61128544A (ja) | 半導体装置 | |
| JPS6348838A (ja) | 半導体装置の製造方法 | |
| JPH10294372A (ja) | 半導体集積回路装置 | |
| JPS599940A (ja) | 半導体装置 | |
| JPS60136333A (ja) | レ−ザヒユ−ズ装置 | |
| JPH0516183B2 (ja) |