JPS5823475A - 半導体装置及び製造方法 - Google Patents
半導体装置及び製造方法Info
- Publication number
- JPS5823475A JPS5823475A JP56122659A JP12265981A JPS5823475A JP S5823475 A JPS5823475 A JP S5823475A JP 56122659 A JP56122659 A JP 56122659A JP 12265981 A JP12265981 A JP 12265981A JP S5823475 A JPS5823475 A JP S5823475A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- thickness
- wiring
- fuse
- sio2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
- H10W20/494—Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、配線途中にヒユーズ部分Ｉを形成しておき、
それを必要に応じて溶断し、正常なもの或いは完成され
たものとする半導体装置の製造方法に於ける改良Ｃ−関
する。
それを必要に応じて溶断し、正常なもの或いは完成され
たものとする半導体装置の製造方法に於ける改良Ｃ−関
する。
近年、半導体記憶装置は、頓Ｍ：大容量化の傾向に在る
が、それにつれて製造歩留りの低下も著しくなる。
が、それにつれて製造歩留りの低下も著しくなる。
ところで、この種装置は、その製造後に不良であること
が判明しても再生することは不可能であって、例え一つ
のメモリ・セルが不良であってもそのチップは廃棄処分
にしなければならない。
が判明しても再生することは不可能であって、例え一つ
のメモリ・セルが不良であってもそのチップは廃棄処分
にしなければならない。
しかし、それでは極めて不経済であるから、前記のよう
な場合に、その不良セルの動作を補償し、そのチップと
して、正常なメモリ作用をさせることが考えられている
。°即ち、正規のメモリ・セル・アレイの他に余分のメ
モリ・セルを形成しておき、不良メモリ・セルを含む成
る列を余分に形成したメモリ・セルの列で代替すること
゛が行なわれている。
な場合に、その不良セルの動作を補償し、そのチップと
して、正常なメモリ作用をさせることが考えられている
。°即ち、正規のメモリ・セル・アレイの他に余分のメ
モリ・セルを形成しておき、不良メモリ・セルを含む成
る列を余分に形成したメモリ・セルの列で代替すること
゛が行なわれている。
また、成る種の装置では、完成された後、配線の一部を
切断するなどして特別な機能を持たせることができるよ
うにして、少量多品種生産のコスト高を解消することも
行なわれている。
切断するなどして特別な機能を持たせることができるよ
うにして、少量多品種生産のコスト高を解消することも
行なわれている。
このようなメモリ・セルの代替、特別な機能付与は、通
常、アルミニウム配線とアルミニウム配線との間に多結
晶シリコン・ヒユーズ部分を設け、それを電流加熱で溶
断すること（二依って行なうものが多い。即ち、これは
ヒユーズ型のプログラム可能続出し専用メモ９ （ＦＲ
ＯＭ）に使われている技術をそのまま利用したものであ
る。
常、アルミニウム配線とアルミニウム配線との間に多結
晶シリコン・ヒユーズ部分を設け、それを電流加熱で溶
断すること（二依って行なうものが多い。即ち、これは
ヒユーズ型のプログラム可能続出し専用メモ９ （ＦＲ
ＯＭ）に使われている技術をそのまま利用したものであ
る。
しかしながら、多結晶シリコンはアルミニウムに比較し
て抵抗値が大である為、溶断しないヒユーズ部分の影譬
で例えばスイッチング・スピードが低下したり発熱量が
大になる等の欠点が在る。
て抵抗値が大である為、溶断しないヒユーズ部分の影譬
で例えばスイッチング・スピードが低下したり発熱量が
大になる等の欠点が在る。
そこで、ヒユーズ部分をアルミニウムにすることも考え
られているが、アルミニウムは抵抗値が低いので、特定
の部分、即ち、ヒユーズ部分を電流加熱で溶断するのは
困難である。
られているが、アルミニウムは抵抗値が低いので、特定
の部分、即ち、ヒユーズ部分を電流加熱で溶断するのは
困難である。
この困難を解消する為Ｃユはレーザ・ビームで焼切るこ
とも考えられるが、現在、ヒユーズ部分の幅としては、
高集積化の点から４〔μｍ〕以下にされている。これに
対し、レーザ・ビームは、そのスポットを最も絞った状
態Ｃ二しても通常は１０（μｍ〕程度であるから、隣接
する部分も溶解する可能性がある。そして、例え２〔μ
罵〕程度ζユ絞れたとしても、今度は溶断すべきヒユー
ズ部分（ユ狙いをつけることが困難（二なる。電子ビー
ム露光装置の位置決め機構と同様のものを使用すれば容
易であるが、そのような機構は極めて高価である。
とも考えられるが、現在、ヒユーズ部分の幅としては、
高集積化の点から４〔μｍ〕以下にされている。これに
対し、レーザ・ビームは、そのスポットを最も絞った状
態Ｃ二しても通常は１０（μｍ〕程度であるから、隣接
する部分も溶解する可能性がある。そして、例え２〔μ
罵〕程度ζユ絞れたとしても、今度は溶断すべきヒユー
ズ部分（ユ狙いをつけることが困難（二なる。電子ビー
ム露光装置の位置決め機構と同様のものを使用すれば容
易であるが、そのような機構は極めて高価である。
本発明は、アルミニウム或いは多結晶シリコンで作られ
たヒユーズ部分の上の絶縁膜の厚さを適切（−選択し、
大径のレーザ・ビームを照射してもヒユーズ部分のみを
適確（；溶断できるようにするものであり、以下これを
詳細に説明する。
たヒユーズ部分の上の絶縁膜の厚さを適切（−選択し、
大径のレーザ・ビームを照射してもヒユーズ部分のみを
適確（；溶断できるようにするものであり、以下これを
詳細に説明する。
本発明では、溶断したい部分、即ち、ヒユーズ部分の上
の絶縁膜（Ｓｉｎ、 、 ＰＥＧなど）の厚さを反射防
止膜の条件である 砿二基づいて定める。尚、λは絶縁膜中のレーザ波長、
諺は１．２川の正の整数である。ここで、絶縁１Ｎ ヲ
５ｉｆｔ トＬ、Ｊ （Ｓｉｎ、） ヲｓｉＯ，中（Ｄ
Ｌｔ−ｆ波長とする。
の絶縁膜（Ｓｉｎ、 、 ＰＥＧなど）の厚さを反射防
止膜の条件である 砿二基づいて定める。尚、λは絶縁膜中のレーザ波長、
諺は１．２川の正の整数である。ここで、絶縁１Ｎ ヲ
５ｉｆｔ トＬ、Ｊ （Ｓｉｎ、） ヲｓｉＯ，中（Ｄ
Ｌｔ−ｆ波長とする。
例えばＹＡＧレーザでは、
であるが、ｒｍ−１として、前記絶縁膜の厚さを５４４
５ （Ａ）とし、他の部分の厚さを、−λ（Ｓｉ□、） より、例えば７２６０ （Ａ）とする。
５ （Ａ）とし、他の部分の厚さを、−λ（Ｓｉ□、） より、例えば７２６０ （Ａ）とする。
従って、図（−見られるような半導体装置４：於いて、
１をｖ ＩＪコン半導体基板、２を溶断すべきヒユーズ
部分、６を溶断しない配線、４を二酸化シリコン絶縁膜
、Ｌｌは絶縁膜４の厚さ、Ｌ、はヒユーズ部分２上の絶
縁膜４の厚さ、Ｌ、は配線６上の絶縁膜４の厚さとする
と、 ｘ、、−１４５００（Ａ） Ｌｍ −５４４５［ス］ Ｌ、＝ ７２１５０（Ａ） であり、また、ヒユーズ部分２及び配線３の厚さは４０
００ （λ〕とする。尚、各厚さは±１００〔λ〕程度
の誤差は許容される。
１をｖ ＩＪコン半導体基板、２を溶断すべきヒユーズ
部分、６を溶断しない配線、４を二酸化シリコン絶縁膜
、Ｌｌは絶縁膜４の厚さ、Ｌ、はヒユーズ部分２上の絶
縁膜４の厚さ、Ｌ、は配線６上の絶縁膜４の厚さとする
と、 ｘ、、−１４５００（Ａ） Ｌｍ −５４４５［ス］ Ｌ、＝ ７２１５０（Ａ） であり、また、ヒユーズ部分２及び配線３の厚さは４０
００ （λ〕とする。尚、各厚さは±１００〔λ〕程度
の誤差は許容される。
この状態でＹＡＧレーザを照射すると、レーザ・ビーム
径が大径であっても、ヒユーズ部分２及び配線３がアル
ミニウムの場合、ヒユーズ部分２のエネルギ吸収率は１
０〔％〕、配線３及びその他の部分は５〔％〕となって
、その比は倍になるのでヒユーズ部分２のみ碓実に溶断
する。若−し、ヒユーズ部分２及び配線３が多結晶シリ
コンであるとすると、ヒユーズ部分２は９５〔％〕、そ
の他の部分は７０（％）を吸収するものである。
径が大径であっても、ヒユーズ部分２及び配線３がアル
ミニウムの場合、ヒユーズ部分２のエネルギ吸収率は１
０〔％〕、配線３及びその他の部分は５〔％〕となって
、その比は倍になるのでヒユーズ部分２のみ碓実に溶断
する。若−し、ヒユーズ部分２及び配線３が多結晶シリ
コンであるとすると、ヒユーズ部分２は９５〔％〕、そ
の他の部分は７０（％）を吸収するものである。
このようなエネルギ吸収率の差は、勿論、絶縁膜３の厚
さの差に基因する光の干渉効果に依るものである。
さの差に基因する光の干渉効果に依るものである。
以上の説明で判るように、本発明に依れば、半導体装置
に於ける配線途中に挿入されたヒユーズ部分を覆う絶縁
膜の厚さを反射防止膜の条件である λ：絶縁物中のレーザ波長 肩：正の整数 に基づいて定め、レーザ光の干渉効果を利用してヒユー
ズ部分のエネルギ吸収を他の部分より大とな、し、例え
他の部分にもレーザ光が照射されたとしてもヒユーズ部
分のみを選択的に溶断することができ、冗長性あるメモ
リを有する半導体記憶装置に於ける不良メモリ・セルと
正常メモリ・セルの代替、半導体装置に対する機能の付
与などに適用して有効である。また、本方法は、ヒユー
ズＲＯＭに対して適用できることももちろんである。
に於ける配線途中に挿入されたヒユーズ部分を覆う絶縁
膜の厚さを反射防止膜の条件である λ：絶縁物中のレーザ波長 肩：正の整数 に基づいて定め、レーザ光の干渉効果を利用してヒユー
ズ部分のエネルギ吸収を他の部分より大とな、し、例え
他の部分にもレーザ光が照射されたとしてもヒユーズ部
分のみを選択的に溶断することができ、冗長性あるメモ
リを有する半導体記憶装置に於ける不良メモリ・セルと
正常メモリ・セルの代替、半導体装置に対する機能の付
与などに適用して有効である。また、本方法は、ヒユー
ズＲＯＭに対して適用できることももちろんである。
図は本発明実施例を説明する為の半導体装置の要部断面
説明図である。 図に於いて、１は基板、２はヒユーズ部分、５は配線、
４は絶縁膜である。 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久丘部 （外３名）
説明図である。 図に於いて、１は基板、２はヒユーズ部分、５は配線、
４は絶縁膜である。 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久丘部 （外３名）
Claims (1)
- 【特許請求の範囲】 ｔ 半導体基板上の絶縁膜上６；配線及びその配線途中
のヒユーズ部分を設け、骸配線及びヒユーズ部分を覆う
絶縁膜を設けて、該とニー（但し、鵬は正の整数）とし
、他の配線部分上では前記絶縁膜厚を−λとして、レー
デ光照射−二よりヒユーズ部分のみ溶断し得るようＣ二
したことを特徴とする半導体装置◎２ 半導体基板の“
絶縁膜上Ｃ：配線及びその配線途中のヒユーズ部分を形
成し、鋏ヒユーズ部分上のみ反射防止膜の条件である λ：絶縁膜中のレーデ光波長 寓：正の整数 を満足する厚さとがした絶縁膜を形成し、該絶縁膜上か
らレーザ光を照射して所要のヒユーズ部分を溶断する工
程が含まれることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122659A JPS5823475A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122659A JPS5823475A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5823475A true JPS5823475A (ja) | 1983-02-12 |
| JPH0140500B2 JPH0140500B2 (ja) | 1989-08-29 |
Family
ID=14841447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56122659A Granted JPS5823475A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5823475A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115687A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | 読出し専用メモリ−の書込み方法 |
| JPS6471147A (en) * | 1987-08-12 | 1989-03-16 | American Telephone & Telegraph | Solid state circuit with laser-fusible link |
| US5070392A (en) * | 1988-03-18 | 1991-12-03 | Digital Equipment Corporation | Integrated circuit having laser-alterable metallization layer |
| EP0740332A2 (en) * | 1995-04-24 | 1996-10-30 | Texas Instruments Incorporated | Improvements in or relating to semiconductor integrated circuit devices |
| WO2001026150A1 (en) * | 1999-10-05 | 2001-04-12 | Philips Semiconductors, Inc. | System and method for repairing interconnect links |
| WO2001050528A1 (en) * | 1999-12-30 | 2001-07-12 | Koninklijke Philips Electronics N.V. | A backend process for fuse link opening |
-
1981
- 1981-08-05 JP JP56122659A patent/JPS5823475A/ja active Granted
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115687A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | 読出し専用メモリ−の書込み方法 |
| JPS6471147A (en) * | 1987-08-12 | 1989-03-16 | American Telephone & Telegraph | Solid state circuit with laser-fusible link |
| US4853758A (en) * | 1987-08-12 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Laser-blown links |
| US5070392A (en) * | 1988-03-18 | 1991-12-03 | Digital Equipment Corporation | Integrated circuit having laser-alterable metallization layer |
| EP0740332A2 (en) * | 1995-04-24 | 1996-10-30 | Texas Instruments Incorporated | Improvements in or relating to semiconductor integrated circuit devices |
| WO2001026150A1 (en) * | 1999-10-05 | 2001-04-12 | Philips Semiconductors, Inc. | System and method for repairing interconnect links |
| US6372522B1 (en) | 1999-10-05 | 2002-04-16 | Vlsi Technology, Inc. | Use of optimized film stacks for increasing absorption for laser repair of fuse links |
| WO2001050528A1 (en) * | 1999-12-30 | 2001-07-12 | Koninklijke Philips Electronics N.V. | A backend process for fuse link opening |
| US6306746B1 (en) | 1999-12-30 | 2001-10-23 | Koninklijke Philips Electronics | Backend process for fuse link opening |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0140500B2 (ja) | 1989-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728412B2 (ja) | 半導体装置 | |
| EP0083211A2 (en) | Semiconductor device with fuse | |
| KR940001888B1 (ko) | 레이저 용단 퓨즈 | |
| US4774561A (en) | Semiconductor device | |
| JPS5823475A (ja) | 半導体装置及び製造方法 | |
| US6259146B1 (en) | Self-aligned fuse structure and method with heat sink | |
| JPH0121624B2 (ja) | ||
| JP4390297B2 (ja) | 半導体装置 | |
| US6822310B2 (en) | Semiconductor integrated circuit | |
| JP2000208635A (ja) | 半導体装置 | |
| KR20020082772A (ko) | 퓨즈를 구비한 반도체 장치 및 퓨즈 절단 방법 | |
| TWI239597B (en) | Semiconductor device | |
| JPS6076140A (ja) | 半導体装置 | |
| JPS59124145A (ja) | 半導体装置 | |
| JPS5948543B2 (ja) | 半導体装置 | |
| JP3171977B2 (ja) | 半導体装置 | |
| JPS599958A (ja) | 半導体装置 | |
| JPS6412097B2 (ja) | ||
| JPS5867042A (ja) | 半導体装置の製造方法 | |
| JPS58176948A (ja) | 半導体装置 | |
| JPH02186660A (ja) | 多層配線半導体装置 | |
| JPS61268041A (ja) | ヒユ−ズの熔断方法 | |
| JPS6084835A (ja) | ヒユ−ズ処理方法 | |
| JPH0616536B2 (ja) | ヒューズｒｏｍを有する半導体装置及びヒューズｒｏｍの導通方法 | |
| JPS6018933A (ja) | 半導体装置 |