JPS6076174A - 双方向ツエナ−ダイオ−ド - Google Patents
双方向ツエナ−ダイオ−ドInfo
- Publication number
- JPS6076174A JPS6076174A JP58184110A JP18411083A JPS6076174A JP S6076174 A JPS6076174 A JP S6076174A JP 58184110 A JP58184110 A JP 58184110A JP 18411083 A JP18411083 A JP 18411083A JP S6076174 A JPS6076174 A JP S6076174A
- Authority
- JP
- Japan
- Prior art keywords
- zener diode
- type
- bidirectional zener
- junction
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/20—Breakdown diodes, e.g. avalanche diodes
- H10D8/25—Zener diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産梁上の利用分野
この発明は温度補償回路等に使用される双方向ツェナー
ダイオードに関する。
ダイオードに関する。
口、従来技術
順方向、逆方向共にブレークダウン電圧（ツェナー電圧
）を持つ双方向ツェナーダイオード素子の代表二個を第
１図と第２図により説明する。第１図は１つの半導体素
子（１）の表裏両面にＰＮジャンクション（２）（３）
とバンブ電極（４）（５）を形成した双方向ツェナーダ
イオード素子例を示す。具体的には例えばＮ型半導体素
子（１）の表裏両面の中央部にＰ型の不純物選択拡散で
形成されたＰ型領域（６）（７）上にバンブ電極（４）
（５）を形成したもので、一方のバンブ電極（４）にプ
ラス電圧を他方のバンブ電極（５）にマイナス電圧を加
えるとプラス側のＰＮジャンクション（２）が順方向、
マイナス側のＰＮジャンクション（３）が逆方向にバイ
アスされることになり、マイナス側のＰＮジャンクショ
ン（３）でブレークダウンが発生し、逆の電圧印加の時
にはＰＮジャンクション（２）でブレークダウンが発生
する。尚、第１図の（８）（９）は半導体素子（１）の
表裏両面の絶縁保護膜でこれを選択的に除去して、バン
ブ電極（４）（５）が形成される。
）を持つ双方向ツェナーダイオード素子の代表二個を第
１図と第２図により説明する。第１図は１つの半導体素
子（１）の表裏両面にＰＮジャンクション（２）（３）
とバンブ電極（４）（５）を形成した双方向ツェナーダ
イオード素子例を示す。具体的には例えばＮ型半導体素
子（１）の表裏両面の中央部にＰ型の不純物選択拡散で
形成されたＰ型領域（６）（７）上にバンブ電極（４）
（５）を形成したもので、一方のバンブ電極（４）にプ
ラス電圧を他方のバンブ電極（５）にマイナス電圧を加
えるとプラス側のＰＮジャンクション（２）が順方向、
マイナス側のＰＮジャンクション（３）が逆方向にバイ
アスされることになり、マイナス側のＰＮジャンクショ
ン（３）でブレークダウンが発生し、逆の電圧印加の時
にはＰＮジャンクション（２）でブレークダウンが発生
する。尚、第１図の（８）（９）は半導体素子（１）の
表裏両面の絶縁保護膜でこれを選択的に除去して、バン
ブ電極（４）（５）が形成される。
まず、この第１図の双方向ツェナーダイオードの場合、
その製造は１″枚の半導体ウェーハ（図示せず）に多数
の半導体素子（１）（１）−を一括形成してから各素子
毎に細分割して行われるが、この細分割の際に半導体ウ
ェーハ表裏面に多数のバンブ電極（４）（４）・−・、
（５）（５） −が突出するため半導体ウェーハの保持
に特別な治具が必要であり、而も表裏面ともバンブ電極
の高さが完全には揃わず、安定に保持することが難しく
、そのためこの細分割時に、場合によっては、一部の素
子に不要な応力が集中し、半導体素子（１）に割れや欠
Ｌ）が発生し易く、実際十数％の割合で割れや欠けが発
生して歩留りが極めて悪かった。
その製造は１″枚の半導体ウェーハ（図示せず）に多数
の半導体素子（１）（１）−を一括形成してから各素子
毎に細分割して行われるが、この細分割の際に半導体ウ
ェーハ表裏面に多数のバンブ電極（４）（４）・−・、
（５）（５） −が突出するため半導体ウェーハの保持
に特別な治具が必要であり、而も表裏面ともバンブ電極
の高さが完全には揃わず、安定に保持することが難しく
、そのためこの細分割時に、場合によっては、一部の素
子に不要な応力が集中し、半導体素子（１）に割れや欠
Ｌ）が発生し易く、実際十数％の割合で割れや欠けが発
生して歩留りが極めて悪かった。
つぎに、第２図は１つの半導体素子（１０）の表面側に
１つのＰＮジャンクション（１１）とバンブ電極（１２
）を形成し且つ裏面に平坦な裏面電極（１３）を形成し
たツェナーダイオード素子（１４）を２個裏面電極（１
３） （１３）同士を圧着接合して一体化して１つの双
方向ツェナーダイオード素子（１５）としたものである
。この場合、両ツェナーダイオード素子（１４） （１
４）は一つの半導体ウェーハを多分割し接合して作成さ
れて各々のツェナー電圧を同一にすることができ、また
半導体ウェーハからの細分割は半導体ウェーハの裏面が
平坦なためその保持が容易で安定して行えるので高い歩
留りで製造できる。
１つのＰＮジャンクション（１１）とバンブ電極（１２
）を形成し且つ裏面に平坦な裏面電極（１３）を形成し
たツェナーダイオード素子（１４）を２個裏面電極（１
３） （１３）同士を圧着接合して一体化して１つの双
方向ツェナーダイオード素子（１５）としたものである
。この場合、両ツェナーダイオード素子（１４） （１
４）は一つの半導体ウェーハを多分割し接合して作成さ
れて各々のツェナー電圧を同一にすることができ、また
半導体ウェーハからの細分割は半導体ウェーハの裏面が
平坦なためその保持が容易で安定して行えるので高い歩
留りで製造できる。
しかし、各ツェナーダイオード素子（１４） （１４）
は０．５顛角以下程度の小さなものであり、而も片面に
バンブ電極（１２） （１２）を持つ形状のため、これ
を２個背面合せして接合一体化し双方向ツェナーダイオ
ードを組立る作業は非富に困難で作業性が極めて低く、
また、組立上、細分割寸法が不均一となることは避けら
れず、そのため接合した素子は、特性が変化して信頼性
に欠ける問題があった。
は０．５顛角以下程度の小さなものであり、而も片面に
バンブ電極（１２） （１２）を持つ形状のため、これ
を２個背面合せして接合一体化し双方向ツェナーダイオ
ードを組立る作業は非富に困難で作業性が極めて低く、
また、組立上、細分割寸法が不均一となることは避けら
れず、そのため接合した素子は、特性が変化して信頼性
に欠ける問題があった。
ハ１発明の目的
本発明は上記従来の各問題点に鑑みなされたもので、１
つの半導体素子の片面側に少くとも２まのＰＮジャンク
ションを形成することで上記各問題点を解決した双方向
ツェナーダイオ−Ｖを提供することを目的とする。
つの半導体素子の片面側に少くとも２まのＰＮジャンク
ションを形成することで上記各問題点を解決した双方向
ツェナーダイオ−Ｖを提供することを目的とする。
二０発明の構成
本発明は双方向ツェナーダイオード素子の改良でありで
、１つの半導体素子の片面に順方向と逆方向の異なる２
つのＰＮジャンクションを形成し、片面側の電極は多結
晶シリコン層を介在させて設けたことを特徴とする。こ
のようにすると上記半導体素子はＰＮジャンクション形
成側片面に１つのバンブ電極を、反対面に平坦な電極を
形成する等して一般的ダイオード素子と同じ外観のもの
が得られ、製造が容易になる。また２つのＰＮジャンク
ションは同時に同一条件下で作成できて双方向特性の安
定したものが提供できる。
、１つの半導体素子の片面に順方向と逆方向の異なる２
つのＰＮジャンクションを形成し、片面側の電極は多結
晶シリコン層を介在させて設けたことを特徴とする。こ
のようにすると上記半導体素子はＰＮジャンクション形
成側片面に１つのバンブ電極を、反対面に平坦な電極を
形成する等して一般的ダイオード素子と同じ外観のもの
が得られ、製造が容易になる。また２つのＰＮジャンク
ションは同時に同一条件下で作成できて双方向特性の安
定したものが提供できる。
ホ、実施例
第３図は本発明による双方向ツェナーダイオード素子（
１６）において、（１７）は−導電型の例えばＰ型の半
導体素子、（１８）は半導体素子（１７）の表面中央部
にＮ型不純物の選択拡散で形成したＮ型領域、（１９）
は、Ｎ型領域（１８）の中央部に１．そして（２０）は
Ｎ型領域（１Ｂ）の周辺部の内外に跨げて、それぞれＰ
型不純物の選択拡散で形成したＰ型領域で、中央部のも
のを第１Ｐ型領域（１９） 、周辺部のものをＮ５２Ｐ
型領域（２０）と称する。この各Ｐ型領域（１９）（２
０）は、後述する素子製造説明に示される第５図のよう
に、先ず第１、第２Ｐ型ガードリング域（１９”） （
２０’ ）を押込拡散で形成してがらその中に一定の深
さ、濃度で形成される。
１６）において、（１７）は−導電型の例えばＰ型の半
導体素子、（１８）は半導体素子（１７）の表面中央部
にＮ型不純物の選択拡散で形成したＮ型領域、（１９）
は、Ｎ型領域（１８）の中央部に１．そして（２０）は
Ｎ型領域（１Ｂ）の周辺部の内外に跨げて、それぞれＰ
型不純物の選択拡散で形成したＰ型領域で、中央部のも
のを第１Ｐ型領域（１９） 、周辺部のものをＮ５２Ｐ
型領域（２０）と称する。この各Ｐ型領域（１９）（２
０）は、後述する素子製造説明に示される第５図のよう
に、先ず第１、第２Ｐ型ガードリング域（１９”） （
２０’ ）を押込拡散で形成してがらその中に一定の深
さ、濃度で形成される。
（２１）は半導体素子（１７）の表面に形成した絶縁保
護膜、（２２）は絶縁保護膜（２１）の中央部を選択的
に除去して露出した第１Ｐ型領域（１９）上に形成した
多結晶シリコン層、（２３）はさらにその上に形成した
バンブ電極、（２４）は半導体素子（１７）の裏面に形
成した平坦な裏面電極である。
護膜、（２２）は絶縁保護膜（２１）の中央部を選択的
に除去して露出した第１Ｐ型領域（１９）上に形成した
多結晶シリコン層、（２３）はさらにその上に形成した
バンブ電極、（２４）は半導体素子（１７）の裏面に形
成した平坦な裏面電極である。
第１Ｐ型領域（工９）とＮ型領域（１８）で１つのＰＮ
ジャンクションＪｌが形成され、第２Ｐ型領域（２０）
とＮ型領域（１８）でＮ型領域（１８）とＰ型半導体素
子（１７）間に形成されたＰＮＮジャンクシラン連結さ
れたＰＮジャンクションＪ２が形成され、以下前者を第
１ＰＮジャンクシッンＪｌ、後者を第２ＰＮジヤンクシ
ツンＪ２と称す、２つの第１１第２ＰＮジャンクシッン
Ｊｌ 、Ｊ２は順方向と逆方向の異なる方向性を有して
各々は直列状態に配され、仮りにバンプ電極（２３）に
プラス電圧を裏面電極（２４）にマイナス電圧を加える
と第１ＰＮジヤンクシヨンＪ１は順方向に第２ＰＮジヤ
ンクシヨンＪ２は逆方向になり、逆の電圧印加では第１
ＰＮジヤンクシヨンＪ１が逆方向に第２ＰＮジヤンクシ
ヨンＪ２が順方向になる。各ＰＮジャンクションＪｌ
、Ｊ２における耐圧は各ガードリング域（１９’ ）
（２０’ ）の部所が高く各Ｐ型領域（１９）（２０）
の底面とＮ型領域（１８）の接する図面太線部分が低（
、従って各ＰＮジャンクションＪ１、Ｊ２のブレークダ
ウン電圧は図面太線部分で決定され、この第１ＰＮジヤ
ンクシヨンＪｌでのブレークダウン電圧をＶｚｌ、第２
ＰＮジヤンクシロンＪ２でのブレークダウン電圧をＶｚ
２とするとバンプ電極（２３）にプラス電圧を印加した
時はＶｚ２のツェナー電圧特性が逆に裏面電極（２４）
にプラス電圧を印加した時はＶＺＩのツェナー電圧特性
が得られ、双方向ツェナーダイオードとして動作する。
ジャンクションＪｌが形成され、第２Ｐ型領域（２０）
とＮ型領域（１８）でＮ型領域（１８）とＰ型半導体素
子（１７）間に形成されたＰＮＮジャンクシラン連結さ
れたＰＮジャンクションＪ２が形成され、以下前者を第
１ＰＮジャンクシッンＪｌ、後者を第２ＰＮジヤンクシ
ツンＪ２と称す、２つの第１１第２ＰＮジャンクシッン
Ｊｌ 、Ｊ２は順方向と逆方向の異なる方向性を有して
各々は直列状態に配され、仮りにバンプ電極（２３）に
プラス電圧を裏面電極（２４）にマイナス電圧を加える
と第１ＰＮジヤンクシヨンＪ１は順方向に第２ＰＮジヤ
ンクシヨンＪ２は逆方向になり、逆の電圧印加では第１
ＰＮジヤンクシヨンＪ１が逆方向に第２ＰＮジヤンクシ
ヨンＪ２が順方向になる。各ＰＮジャンクションＪｌ
、Ｊ２における耐圧は各ガードリング域（１９’ ）
（２０’ ）の部所が高く各Ｐ型領域（１９）（２０）
の底面とＮ型領域（１８）の接する図面太線部分が低（
、従って各ＰＮジャンクションＪ１、Ｊ２のブレークダ
ウン電圧は図面太線部分で決定され、この第１ＰＮジヤ
ンクシヨンＪｌでのブレークダウン電圧をＶｚｌ、第２
ＰＮジヤンクシロンＪ２でのブレークダウン電圧をＶｚ
２とするとバンプ電極（２３）にプラス電圧を印加した
時はＶｚ２のツェナー電圧特性が逆に裏面電極（２４）
にプラス電圧を印加した時はＶＺＩのツェナー電圧特性
が得られ、双方向ツェナーダイオードとして動作する。
上記双方向ツェナーダイオード素子（１６）は第４図乃
至第７図に示す要領で製造される。先ず第４図に示すよ
うに１枚のＰ型半導体ウェーハ（２５）を用意し、これ
の表面側に複数のＮ型領域（１Ｂ） （１Ｂ）−を一括
して形成する。次に半導体ウェーハ（２５）の表面から
Ｐ型不純物を選択的に押込拡散して第５図に示すように
複数のＰ型ガードリング域（１９’ ） （１９”）−
・、（２０’ ） （２０’ ） −を一括して形成し
、その後第６図に示すように各ガードリング域（１９°
）（１９°）・−・、（２０°）（２０°）−内にＰ型
領域（１９） （１９）−１（２０） （２０）−を同
一条件下で一括して形成する。而る後第７図に示すよう
に半導体ウェーハ（２５）の裏面全域に裏面電極（２４
）を形成し、表面のＰ型領域（１９） （１９）露出面
及びその周縁の絶縁保護膜（２１）上に、多結晶シリコ
ンＪｉｉ （２２） （２２）を付着させ、第１及び第
２のＰＮジャンクシッンＪｌ 、Ｊｌ、−Ｊ２ 、Ｊ２
、・−・の特性が同一となるように、不純物をドープ
させて抵抗値設定を行う、その後、Ｐ型領域（１９）
（１９）上に夫々、バンプ電極（２３） （２３）−・
を一括して形成してから、半導体ウェーハ（２４）を第
７図破線矢印から各半導体素子（１７） （１７）・−
毎に細分割する。
至第７図に示す要領で製造される。先ず第４図に示すよ
うに１枚のＰ型半導体ウェーハ（２５）を用意し、これ
の表面側に複数のＮ型領域（１Ｂ） （１Ｂ）−を一括
して形成する。次に半導体ウェーハ（２５）の表面から
Ｐ型不純物を選択的に押込拡散して第５図に示すように
複数のＰ型ガードリング域（１９’ ） （１９”）−
・、（２０’ ） （２０’ ） −を一括して形成し
、その後第６図に示すように各ガードリング域（１９°
）（１９°）・−・、（２０°）（２０°）−内にＰ型
領域（１９） （１９）−１（２０） （２０）−を同
一条件下で一括して形成する。而る後第７図に示すよう
に半導体ウェーハ（２５）の裏面全域に裏面電極（２４
）を形成し、表面のＰ型領域（１９） （１９）露出面
及びその周縁の絶縁保護膜（２１）上に、多結晶シリコ
ンＪｉｉ （２２） （２２）を付着させ、第１及び第
２のＰＮジャンクシッンＪｌ 、Ｊｌ、−Ｊ２ 、Ｊ２
、・−・の特性が同一となるように、不純物をドープ
させて抵抗値設定を行う、その後、Ｐ型領域（１９）
（１９）上に夫々、バンプ電極（２３） （２３）−・
を一括して形成してから、半導体ウェーハ（２４）を第
７図破線矢印から各半導体素子（１７） （１７）・−
毎に細分割する。
上記製造において、半導体ウェーッ＼（２５）への不純
物選択拡散は全て表面側に対してのみ行うので一般的ダ
イオードの製造と同様簡単で量産性良く行え、特に半導
体ウェーハ（２４）の細分割は第２図例と同様に歩留り
良く行える。また各Ｐ型領域（１９） （１９）−１（
２０） （２０）・−を同一条件下で同時に形成するの
で各々の深さや不純物濃度が均一になり、しかも多結晶
シリコン層（２２） （２２）により各ＰＮジャンクシ
ロン月、Ｊｌ、・・−・、Ｊ２ 、Ｊ２、−・−におけ
るブレークダウン電圧ＶＺＩ、 ＶＺＩ、 −１Ｖｚ２
、Ｖｚ２、−を同一にすること可能になり、双方向ツェ
ナーダイオードの特性著しい均一化が図れる。
物選択拡散は全て表面側に対してのみ行うので一般的ダ
イオードの製造と同様簡単で量産性良く行え、特に半導
体ウェーハ（２４）の細分割は第２図例と同様に歩留り
良く行える。また各Ｐ型領域（１９） （１９）−１（
２０） （２０）・−を同一条件下で同時に形成するの
で各々の深さや不純物濃度が均一になり、しかも多結晶
シリコン層（２２） （２２）により各ＰＮジャンクシ
ロン月、Ｊｌ、・・−・、Ｊ２ 、Ｊ２、−・−におけ
るブレークダウン電圧ＶＺＩ、 ＶＺＩ、 −１Ｖｚ２
、Ｖｚ２、−を同一にすること可能になり、双方向ツェ
ナーダイオードの特性著しい均一化が図れる。
尚、本発明は上記実施例に限らず、上記実施例のＰ型を
Ｎ型、Ｎ型をＰ型にして構成してもよく、また半導体素
子表面側に平坦電極を裏面側にバンプ電極を形成する等
の変更も可能である。
Ｎ型、Ｎ型をＰ型にして構成してもよく、また半導体素
子表面側に平坦電極を裏面側にバンプ電極を形成する等
の変更も可能である。
へ、発明の効果
以上の如く、本発明によれば双方向ツェナーダイオード
素子の製造が容易で量産性、歩留りが向上し、また２つ
のＰＮジャンクションの同一条件下での同時形成ができ
特性の均一化が可能となり、安価な高信頼度の双方向ツ
ェナーダイオードが提供できる。
素子の製造が容易で量産性、歩留りが向上し、また２つ
のＰＮジャンクションの同一条件下での同時形成ができ
特性の均一化が可能となり、安価な高信頼度の双方向ツ
ェナーダイオードが提供できる。
第１図及び第２図は従来の双方向ツェナーダイオード素
子を示す各断面図、第３図は本発明の一実施例を示す双
方向ツェナーダイオード素子断面図、第４図乃至第７図
は第３図に示した双方向ツェナーダイオードの製造工程
を説明する各工程における半導体ウェーハ部分断面図で
ある。 （１７）・・半導体素子、Ｊｌ 、Ｊ２ ・・ＰＮジャ
ンクシ目ン、（２２）・・多結晶シリコン層、（２３）
・・片面側のバンプ電極。 第１図 第２図 第３図
子を示す各断面図、第３図は本発明の一実施例を示す双
方向ツェナーダイオード素子断面図、第４図乃至第７図
は第３図に示した双方向ツェナーダイオードの製造工程
を説明する各工程における半導体ウェーハ部分断面図で
ある。 （１７）・・半導体素子、Ｊｌ 、Ｊ２ ・・ＰＮジャ
ンクシ目ン、（２２）・・多結晶シリコン層、（２３）
・・片面側のバンプ電極。 第１図 第２図 第３図
Claims (1)
- （ｌ）１つの半導体素子の片面に順方向と逆方向の異な
る２つのＰＮジャンクションを形成し、片面側の電極は
多結晶シリコン層を介在させて設けたことを特徴とする
双方向ツェナーダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184110A JPS6076174A (ja) | 1983-09-30 | 1983-09-30 | 双方向ツエナ−ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184110A JPS6076174A (ja) | 1983-09-30 | 1983-09-30 | 双方向ツエナ−ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6076174A true JPS6076174A (ja) | 1985-04-30 |
Family
ID=16147560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58184110A Pending JPS6076174A (ja) | 1983-09-30 | 1983-09-30 | 双方向ツエナ−ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076174A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5430311A (en) * | 1991-09-20 | 1995-07-04 | Hitachi, Ltd. | Constant-voltage diode for over-voltage protection |
| CN101916786A (zh) * | 2010-06-22 | 2010-12-15 | 南通明芯微电子有限公司 | 一种大功率平面结双向tvs二极管芯片及其生产方法 |
-
1983
- 1983-09-30 JP JP58184110A patent/JPS6076174A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5430311A (en) * | 1991-09-20 | 1995-07-04 | Hitachi, Ltd. | Constant-voltage diode for over-voltage protection |
| CN101916786A (zh) * | 2010-06-22 | 2010-12-15 | 南通明芯微电子有限公司 | 一种大功率平面结双向tvs二极管芯片及其生产方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6358380B2 (ja) | ||
| US3210620A (en) | Semiconductor device providing diode functions | |
| US3209214A (en) | Monolithic universal logic element | |
| US4829344A (en) | Electronic semiconductor device for protecting integrated circuits against electrostatic discharges | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| US3443175A (en) | Pn-junction semiconductor with polycrystalline layer on one region | |
| US4641172A (en) | Buried PN junction isolation regions for high power semiconductor devices | |
| US3969747A (en) | Complementary bipolar transistors with IIL type common base drivers | |
| JPS6076174A (ja) | 双方向ツエナ−ダイオ−ド | |
| US3801886A (en) | Variable resistance element | |
| JPS6329421B2 (ja) | ||
| JPS6031112B2 (ja) | Ｐｎ接合を有するシヨツトキダイオ−ド | |
| JPH07254620A (ja) | 面実装型半導体装置 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPS63211674A (ja) | トランジスタ | |
| JPS6038889A (ja) | 半導体装置およびその製造方法 | |
| US3364397A (en) | Semiconductor network inverter circuit | |
| JPH02163975A (ja) | ツェナーダイオード | |
| JPH0568864B2 (ja) | ||
| JPH0523065B2 (ja) | ||
| JPH0337739B2 (ja) | ||
| JPS59198768A (ja) | ツエナ−ダイオ−ド | |
| JPS5821865A (ja) | 定電流ダイオ−ド | |
| JPH02285655A (ja) | 集積回路装置の接合分離構造 | |
| JPS5931051A (ja) | 高耐圧半導体装置 |