JPS6031112B2 - Pn接合を有するシヨツトキダイオ−ド - Google Patents

Pn接合を有するシヨツトキダイオ−ド

Info

Publication number
JPS6031112B2
JPS6031112B2 JP54166219A JP16621979A JPS6031112B2 JP S6031112 B2 JPS6031112 B2 JP S6031112B2 JP 54166219 A JP54166219 A JP 54166219A JP 16621979 A JP16621979 A JP 16621979A JP S6031112 B2 JPS6031112 B2 JP S6031112B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
main surface
junction
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54166219A
Other languages
English (en)
Other versions
JPS5688376A (en
Inventor
悠紀 島田
研二 秀島
且典 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
NEC Corp
NTT Inc
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd, Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP54166219A priority Critical patent/JPS6031112B2/ja
Publication of JPS5688376A publication Critical patent/JPS5688376A/ja
Publication of JPS6031112B2 publication Critical patent/JPS6031112B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、PN接合を有するショットキダイオードの改
良に関する。
PN接合を有するショットキダイオードとして、従来、
第1図に示す如き、例えばN+型の半導体基板本体1上
にN‐型の半導体層2が形成されてなる構成を有する半
導体基板3を有し、而してその半導体層2内に、その主
面4側より、P+型の半導体層5が、半導体層2との間
でPN接合6を形成すべく、閉りング状に形成され、又
半導体基板3の半導体層2の半導体層5にて閉りング状
に取囲まれてなる領域7の主面4脚に臨む面8上、及び
半導体層5の主面4側に臨む面9上に、それ等に共通の
金属層10が、面8との間でショツトキ接合11を、面
9との間でオーミック接触12を形成すべく附され、更
に半導体基板3の半導体基板本体1の半導体層2側とは
反対側の面13上に、導電性層14が、面13との間で
オーミック接触15を形成すべく附されてなる構成のも
のが提案されている。
尚、第1図に於て、16は、金属層10が面8及び9上
にのみ附されるべく半導体基板3の半導体層2の主面4
上に形成された絶縁層である。
又従来、第2図に示す如き、第1図にて上述せる構成に
於て、その半導体基板3の半導体層2の半導体層5にて
閉りング状に取囲まれた領域7内に、主面4側より半導
体層5と同様にP+型の半導体層17が、半導体層2の
領域7との間でPN接合18を形成すべく閉IJング状
に形成され、又半導体基板3の半導体層2の半導体層1
7にて閉りング状に取囲まれた領域19内に、半導体層
5及び17と同様にP+型の半導体層20が、半導体層
2の領域19との間でPN後合21を形成すべく形成さ
れ、而して半導体基板3の半導体層2の半導体層5にて
閉りングに取囲まれた領域7の主面4側に臨む面8上、
及び半導体層5の主面4側に臨む面9上に、面8との間
でショットキ接合11を、面9との間でオーミック接触
12を形成すべく附されてなる金属層10が、半導体層
17及び20の主面側4側に臨む面22及び23上にも
それ等面22及び23との間で夫々オーミック接触24
及び25を形成すべく附されていることを除いては、第
1図にて上述せる構成と同様の構成のものも提案されて
いる。所で、第1図及び第2図にて上述せるPN接合を
有するショットキダイオードの構成によれば、半導体基
板3と、その半導体層2の半導体層5にて閉りング状に
取囲まれてなる領域7の面8上にショツトキ接合11を
形成すべく附された金属層10と、半導体基板3の半導
体基板本体1にオーミック接触15を形成すべく附され
た導電性層14とを以つて、ショットキダイオード素子
を構成しているものである。
又、PN接合(第1図の場合PN接合6、第2図の場合
PN接合6,18及び21)が、PN接合を有するショ
ットキダイオードというそのPN接合を構成しているも
のであるが、半導体基板3と、その半導体層2内に主面
4側よりPN接合を形成すべく形成された半導体層(第
1図の場合半導体層5、第2図の場合半導体層5,17
及び20)と、その半導体層の面(第1図の場合面9、
第2図の場合面9,22及び23)上にオーミック接触
を形成すべく附された金属層10と、半導体基板3の半
導体基板本体1にオーミツク接触15を形成すべく附さ
れた導電性層14を以って、PN接合ダーィオ−ド素子
を構成しているものである。
従って、第1図及び第2図にて上述せるPN接合を有す
るショットキダイオードは、等価的にショットキダイオ
ード素子とPN接合ダイオード素子とが互に同極性に並
列接続されてなる複合ダイオード構成を有するものであ
る。又、第1図及び第2図にて上述せるPN接合を有す
るショットキダイオードの構成によれば、それが上述せ
る如く複合ダイオード構成を有するものであるが、金属
層10及び導電性層14間にそれ等を電極として金属層
10側を負とする逆方向電圧を印加せしめれば、PN接
合ダイオード素子が含むPN接合(第1図の場合PN接
合6、第2図の場合PN接合6、18及び21)より、
半導体基板3の半導体層2の半導体層5にて閉りング状
に取囲まれてなる領域7に於けるショットキダイオード
素子が含むショットキ接合11下の領域に拡がる空乏層
が生じ、而して、その空乏層は逆方向電圧が大となるに
応じて大となる方向に拡がり、そして遂に空乏層が、領
域7に於けるショットキ接合11下の全領域に拡がるも
のである。
従って、第1図及び第2図にて上述せるPN接合を有す
るショットキダイオードは、それに逆方向電圧が印加さ
れるものとした場合、その逆方向電圧が大になるに応じ
て導電性層14側より金属層10側に流れる逆方向電流
が減少し、そして遂にその逆方向電流が流れなくなると
いう、PN接合を有しない通常のショットキダイオード
に比し優れた逆方向電圧−電流特性を呈するという特徴
を有するものである。更に、第1図及び第2図にて上述
せるPN接合を有するショットキダイオードの構成によ
る場合、その金属層10及び導電性層14間にそれ等を
電極として印加する金属層10側を正とする順万向電圧
(これを一般にVとする)に対する金属層10側より導
電性層14側に向って流れる順万向電流(これを1とす
る)の関係をみるに、それはショットキダイオード素子
自体の順方向電圧Vに対する厭方向電流1の関係が、第
3図にて曲線Aに示す如き刀頂方向電圧−電流特性を呈
しているのに対し、PN接合ダイオード素子自体の順方
向電圧Vに対する順方向電流1の関係が、一般に第3図
にて曲線Bに示す如き、日頃方向電圧Vのある値(これ
を一般にVfとする)以下の範囲に於てはショットキダ
イオード素子自体の順方向電流1の値以下であるも、値
Vf以上の範囲に於てショットキダイオード素子自体の
順方向電流1の値以上であるという順方向電圧−電流特
性を呈する為、第3図にて曲線Cに示す如き、順方向電
圧Vの値Vf以下の範囲に於てはショットキダイオード
素子の順方向電圧−電流特性にて支配されるも、順方向
電圧Vの値Vfの以上の範囲に於てはPN接合ダイオー
ド素子の順方向電圧−電流特性に支配されるというショ
ットキダイオード素子の順方向電圧−電流特性とPN接
合ダイオード素子の順方向電圧−電流特性との合成これ
てなる合成順方向電圧−電流特性を呈するものである。
この為、第1図及び第2図にて上述せるPN接合を有す
るショットキダイオードの場合、それに順方向電圧Vを
印加するものとして、その順方向電圧Vが特に値Vf以
上である場合、PN接合ダイオード素子が含むPN接合
より半導体基板3の半導体層2の半導体層5にて閉りン
グ状に取囲まれた領域7に、比較的大なる量の少数キャ
リャが注入され、そして、それが、領域7に蓄積される
ものである。従って、第1図及び第2図にて上述せるP
N接合を有するショットキダイオードは、上述せる少数
キャリャの蓄積効果によって、高速動作に制限を受ける
という欠点を有するものである。
依って、本発明は、第1図及び第2図にて上述せるPN
接合を有するショットキダイオードの場合と同様の優れ
た逆方向電圧−電流特性を呈し乍ら、第1図及び第2図
にて上述せるPN接合を有するショットキダイオードの
場合の如くに少数キャリャの蓄積効果によって高速動作
に制限を受けるというが如きことのない、新規なPN接
合を有するショットキダイオードを提案せんとするもの
で、以下詳述する所より明らかとなるであろう。
第4図は、本発明によるPN接合を有するショットキダ
イオードの第1の実施例を示し、例えばN+型の半導体
基板本体41上にN‐型の半導体層42が形成されてな
る構成を有する半導体基板43を有し、而して、その半
導体層42内に、その主面44側より、半導体層積層体
45が、閉りング状に形成されている。この場合、半導
体層積層体45は、P型の半導体層とN型の半導体とよ
りなる複数例えば3つの半導体層L,,L2,及びL3
(この場合半導体層L,がP型、半導体層L2がN型、
半導体層L3がP十型を有する)が、それ等半導体層L
〜L3によってそれ等の数より1つ少ない2つのPN接
合J,及びJ2を主面44側とは反対側より、主面44
側からみて順次同D的に閉りング状に形成すべく、且半
導体層L〜L中の最外側の半導体層L,(P型を有する
)と半導体基板43の半導体層42(N‐型を有する)
との間で1つのPN接合Joを主面44側からみて上述
したPN接合J,及びJ2と同心的に閉りング状にPN
接合J,及びJ2と同心的に閉りング状に形成すべく、
P型の半導体層とN型の半導体層とが交互順次に主面4
4側からみて互に同心的に閉りング状に積層されてなる
態様(主面44側とは反対側より半導体層L,L2及び
L3が主面44側からみて同じ的に閉りング状に順次積
層されてなる態様)を以つて、順次積層されてなる構成
を有する。
実際上、斯る構成を有する半導体層積層体45は、半導
体基板43の半導体層42内に、その主面44側より、
外側部が上述せる半導体層LとなるP型の半導体層を、
P型不純物の導入処理(例えば拡散処理)により閉りン
グ状に形成し、次に、そのP型の半導体層内に、外側部
が上述せる半導体層L2となるN型の半導体層を、N型
不純物の導入処理により同様に閉IJング状に形成し、
次に、そのN型の半導体層内に、上述せる半導体層−と
なるP+型の半導体層を、P型不純物の導入処理により
同様に閉りング状に形成することによって得ることが出
来るものである。
而して、半導体基板43の半導体層42の半導体層積層
体45にて閉IJング状に取囲まれた領域46の主面4
4側に臨む面47上、及び半導体層積層体45の半導体
層L〜L3中の最内側の半導体層L3の主面44側に臨
む面48上に、それ等に共通の金属層49が、半導体基
板43の半導体層42の半導体層積層体45にて閉りン
グ状に取囲まれてなる領域46の主面44側に臨む面4
7との間でのみショットキ接合50を、半導体層積層体
45の半導体L〜L3中の最内側の半導体層−の主面4
4側に臨む面48との間でのみオーミツク接触51を形
成すべく、附されている。
又、半導体基板43の半導体基板本体41の半導体層4
2側とは反対側の面52上に、導電性層53が、面51
との間でオーミック接触54を形成すべく附されている
。尚、第4図に於て、55は、金属層49が面47及び
48のみに附されるべく半導体基板43の半導体層42
の主面44上に形成された絶縁層である。
以上が本発明によるPN接合を有するショットキダイオ
ードの第1の実施例の構成である。
斯る構成によれば、半導体基板43と、その半導体層4
2の半導体層積層体45にて閉りング状に取囲まれてな
る領域46の面47上にショットキ接合50を形成すべ
く附された金属層49と、半導体基板43の半導体基板
本体41にオーミツク接触54を形成すべく附された導
電性層53とを以つて、ショットキダイオード素子を構
成しているもので る。又、PN接合Jo,J,及びJ
2がPN接合を有するショットキダイオードというその
PN接合を構成しているものであるが、半導体基板43
と、その半導体層42内に、その主面44側より閉りン
グ状に形成された半導体積層体45の互に同0的な閉り
ング状の半導体層L,L2及びL3と、半導体層積層体
45の半導体層L3の面48上にオーミック接触51を
形成すべく附された金属層49と、半導体基板43の半
導体基板本体41にオーミック接触54を形成すべく附
された導電性層53とを以つて、PNPN型サィリスタ
素子を構成しているものである。
従って、第4図にて上述せる本発明によるPN接合を有
するショットキダイオードは、等価的にショットキダイ
オード素子とPNPN型サィリスタ素子とが互に同樋性
に並列接続されてなる複合ダイオード構成を有するもの
である。
又、第4図にて上述せる本発明によるPN接合を有する
ショットキダイオード‘こよれば、それが上述せる複合
ダイオード構成を有するものであるが、金属層49及び
導電性層53間に、それ等を電極として金属層49側を
負とする逆方向電圧を印加せしめれば、PNPN型サィ
リスタ素子が含む閉りング状のPN接合Joより、半導
体基板43の半導体層42の半導体層積層体45にて閉
りング状に取囲まれてなる領域46に於けるショットキ
ダイオード素子が含むショットキ接合50下の領域に拡
がる空乏層が生じ、而して、その空乏層は、逆方向電圧
が大となるに応じて大となる方向に拡がり、そして遂に
、空乏層が、領域46に於けるショットキ接合50下の
全額域に拡がるものである。
従って、第4図にて上述せる本発明によるPN接合を有
するショットキダイオードは、第1図及び第2図にて上
述せる従釆のPN接合を有するショットキダイオードの
場合と同様に、それに逆方向電圧が印加されるものとし
た場合、その逆方向電圧が大になるに応じて、導電性層
53側より金属層49側に流れる逆方向電流が減少し、
そして遂に、その逆方向電流が流れなくなるという、P
N接合を有しない通常のショットキダイオードに比し優
れた逆方向電圧−電流特性を呈するという特徴を有する
ものである。
更に、第4図にて上述せる本発明によるPN接合を有す
るショットキダイオードの構成によれば、そのショット
キダイオード素子を、金属層49及び導電性層53間に
それ等を電極として印加する金属層49側を正とする順
方向電圧Vに対する、金属層49側より導電性層53側
に向って流れる順方向電流1の関係でみて、第5図にて
曲線Aに示す如き第3図にて曲線Aに示す順方向電圧−
電流特性と同別項方向電圧−電流特性を呈するものとし
て得ることが出来る。
又、PNPN型サィリスタ素子を、順方向電圧Vに対す
る順方向電流1の関係でみて、一般に、第5図にて曲線
Dに示す如き、順方向電圧Vの値を零より比較的高い値
(これをVMとする)迄上げて飢頂方向電流1の値はシ
ョットキダイオード素子の順方向電流の値より十分小な
る値を以つて僅かしか増さず、然し乍らこれより更に順
方向電圧Vの値を上げればショットキダイオード素子の
順方向電流1の値より小なる値の範囲で順方向電流1が
大なる値を以つて流れるという所謂サィリスタ特性と称
される順方向電圧一電流特性を呈するものとして得るこ
とが出来るものである。
従って、第4図にて上述せる本発明によるPN接合を有
するショットキダイオードの構成によれば、日頃方向電
圧Vに対する順方向電流1の関係でみて、順方向電圧V
が大なる値をとる範囲であっても、ショットキダイオー
ド素子の順方向電圧−電流特性にて支配されるとし・刈
項方向電圧−電流特性を呈するものである。
この為、第4図にて上述せる本発明によりPN接合を有
するショットキダイオードの場合、日頃方向電圧Vを印
加するものとして、その順方向電圧Vの値が大となって
も、半導体基板43の半導体層42の半導体層積層体4
5にて閉りング状に取囲まれた領域46に、少数キャリ
ャが注入されること、そして、それが領域46に蓄積さ
れることがないものである。
従って、第4図にて上述せる本発明によるPN接合を有
するショットキダイオードは、第1図及び第2図にて上
述せる従来のPN接合を有するショットキダイオードの
場合の如くに、少数キャリャの蓄積効果によって高速動
作に制限を受ける、という事がないという特徴を有する
ものである。
斯く、第4図にて上述せる本発明によるPN接合を有す
るショットキダイオードは、第1図及び第2図にて上述
せる従来のPN接合を有するショットキダイオードの場
合と同様に、優れた逆方向電圧−電流特性を呈し乍ら、
第1図及び第2図にて上述せる従来のPN接合を有する
ショットキダイオードの場合の如くに、少数キャリャの
蓄積効果によって高速動作に制限を受ける、というが如
きことがないという優れた特徴を有するものである。ま
た、金属層49が、領域46のみにショットキ接合を形
成するように付され、半導体積層体45のどの半導体層
にも付されていないので、半導体積層体45を通って逆
方向電流が不必要に流れることがない。
次に、第6図を伴なつて本発明によるPN接合を有する
ショットキダイオードの第2の実施例を述べるに、本例
に於て、第4図との対応部分には同一符号を附して詳細
説明はこれを省略するも、第4図にて上述せる構成に於
て、その半導体基板43の半導体層42の半導体層積層
体45にて閉りング状に取囲まれてなる領域46内に、
その主面44側より、半導体層積層体45と同様の、但
し閉りング状でない構成を有する半導体層積層体60(
この半導体層積層体6川こ於て半導体層積層体45との
対応部分には同一符号を附して示す)が形成され、而し
て、その半導体層L3の主面44側に臨む面48上にも
、金属層49が、面48との間でオーミック接触61を
形成すべく附されていることを除いて、第4図の場合と
同様の構成を有する。
以上が本発明によるPN接合を有するショットキダイオ
ードの第2の実施例であるが、それが、上述せる事項を
除いて、第4図にて上述せる本発明の第1の実施例の場
合と同様であり、そしてこの場合、第4図にて上述せる
PNPN型サィリスタ素子の外、半導体基板43、半導
体層積層体60の互に同心的な半導体層L,〜−、金属
層49及び導電性層53を以つて、他のPNPN型サィ
リスタ素子を構成しているので、詳細説明はこれを省略
するも、第4図にて上述せる本発明の第1の実施例の場
合と同様の優れた特徴を有すること明らかであろう。
但し、本例の場合、半導体層積層体60が、半導体基板
43の半導体層42の半導体層積層体45にて閉りング
状に取囲まれた領域46内に形成されていて、その半導
体層積層体60を含んで、半導体層積層体45を含んで
構成せるPNPN型サィリスタ素子と同様のPNPN型
サィリスタ素子が構成させているので、逆方向電圧の印
加により領域46のショットキ接合50下の全領域に拡
がる空乏層が得られる場合に於ける逆方向電圧が、第4
図の本発明の第1の実施例の場合に比し低い値となり、
依って、逆方向電圧−電流特性が、第4図の本発明の第
1の実施例の場合に比しより優れたものとして得られる
特徴を有するものである。
次に、第7図を伴なつて本発明によるPN接合を有する
ショットキダイオードの第3の実施例を述べるに、本例
に於て、第4図との対応部分には同一符号を附し詳細説
明はこれを省略するも、第4図にて上述せる構成に於て
、その半導体層積層体45が、3つの半導体層L〜L3
(但し半導体層L3はP型)上に、2つの半導体層L4
(N型)及びL5(P+型)が主面44側からみて半導
体層L〜−と同0的に閉IJング状に順次積層されてな
る構成の閉りング状の半導体層積層体701こ置換され
、而して、金属層49が、この場合の半導体層積層体7
0の半導体層L5の主面44に臨む面71上にのみ、オ
ーミツク接触72を形成すべく附されてなることを除い
て、第4図の場合と同様の構成を有する。以上が本発明
によるPN接合を有するショットキダイオードの第3の
実施例の構成であるが、斯る構成によれば、詳細説明は
これを省略するも、それが上述せる事項を除いて第4図
の第1の実施例の場合と同様であり、そして半導体層積
層体70を含んでPNPNPN型素子を構成していて、
その素子が、第4図の第1の実施例のPNPN型サイリ
スタ素子に代ってそれと同様の作用をなすので、第4図
の第1の実施例の場合と同様の優れた特徴が得られるも
のである。
次に、第8図を伴なつて本発明によるPN接合を有する
ショットキダイオードの第4の実施例を述べるに、本例
に於て、第7図との対応部分には同一符号を附して詳細
説明はこれを省略するも、第7図にて上述せる構成に於
て、その半導体基板43の半導体層42の半導体層積層
体70にて閉りング状に取囲まれてなる領域46内に、
その主面44側より、半導体層積層体70と同様の、但
し閉りング状でない構成を有する半導体層積層体80(
この半導体層積層体8川こ於て、半導体層積層体70と
の対応部分には同一符号を附して示す)が形成され、而
して、その半導体層L5の主面44側に臨む面71上に
も、金属層49が、面71との間でオーミック接触81
を形成すべく附されていることを除いて、第7図の場合
と同様の構成を有する。
以上が、本発明によるPN接合を有するショットキダイ
オードの第4の実施例であるが、それが上述せる事項を
除いて第7図にて上述せる本発明の第3の実施例の場合
と同様であり、そしてこの場合、第7図にて上述せるP
NPNPN型素子の外、半導体基板43、半導体層積層
体80を含んで他のPNPNPN型素子を構成している
ので、詳細説明はこれを省略するも、第7図にて上述せ
る本発明の第3の実施例の場合と同様の優れた特徴を有
すること明らかであろう。
但し、本例の場合、半導体層積層体80が、半導体基板
43の半導体層42の半導体層積層体7川こて閉りング
状に取囲まれた領域46内に形成されていて、その半導
体層積層体80を含んで、閉りング状の半導体層積層体
70を含んで構成せるPNPNPN型素子と同様のPN
PNPN型素子が構成されているので、逆方向電圧の印
加により領域46のショットキ接合50下の全領域に拡
がる空乏層が得られる場合に於ける逆方向電圧が、第7
図の本発明の第3の実施例の場合に比し低い値となり、
依って、逆方向電圧−電流特性が、第7図の本発明の第
3の実施例の場合に比しより優れたものとして得られる
特徴を有するものである。
次に、第9図を伴なつて本発明によるPN接合を有する
ショットキダイオードの第5の実施例を述べるに、本例
に於て、第4図との対応部分には同一符号を附し詳細説
明はこれを省略するも、第4図にて上述せる構成に於て
、その半導体層積層体45が、その主面側の端の半導体
層−が省略されてなる構成の閉りング状の半導体層積層
体90‘こ置換され、而して、金属層49が、この場合
の半導体層積層体90の半導体層−の主面44に臨む面
91上にのみ、オーミック接触92を形成すべく附され
てなることを除いて、第4図の場合と同様の構成を有す
る。以上が、本発明によるPN接合を有するショットキ
ダイオードの第5の実施例の構成であるが、斯る構成に
よれば、詳細説明はこれを省略するも、それが上述せる
事項を除いて第4図の第1の実施例の場合と同様であり
、そして半導体層積層体90を含んでNPN型素子を構
成していて、その素子が、第4図の第1の実施例のPN
PN型サィリスタ素子に代って、それと同様の作用をな
すので、第4図の第1の実施例の場合と同様の優れた特
徴が得られるものである。
次に、第10図及び第11図を伴なつて本発明によるP
N接合を有するショットキダイオードの第6の実施例を
述べるに、本例に於て、第9図との対応部分には同一符
号を附して詳細説明はこれを省略するも、第9図にて上
述せる構成に於て、その半導体基板43の半導体層42
の半導体層積層体901こて閉りング状に取囲まれてな
る領域46内に、その主面44側より半導体層積層体9
0と同様の、但し閉りング状でない構成を有す半導体層
積層体100(この半導体層積層体10川こ於て、半導
体層積層体90との対応部分には同一符号を附して示す
)の複数が分布して形成され、而して、それ等半導体層
積層体100の半導体層Lの主面44側に臨む面91上
にも、金属層49が、面91との間でオーミツク接触1
01を形成すべく附されていることを除いて、第9図の
場合と同様の構成を有する。
以上が、本発明によるPN接合を有するショットキダイ
オードの第6の実施例であるがそれが上述せる事項を除
いて第9図にて上述せる本発明の第1の実施例の場合と
同様であり、そしてこの場合、第9図にて上述せるNP
N型素子の外、半導体層積層体100を含んで他のNP
N型素子を構成しているので、詳細説明はこれを省略す
るも、第9図にて上述せる本発明の第5の実施例の場合
と同様の優れた特徴を有すること明らかであるつo但し
、本例の場合、半導体層積層体100の複数が、半導体
基板43の半導体層42の半導体層積層体90‘こて閉
りング状に取囲まれた領域46内に形成されていて、そ
の半導体層積層体100を含んで、半導体層積層体90
を含んでで構成せるNPN型素子と同様のNPN型素子
が構成されているので、逆方向電圧の印加により領域4
6のショットキ接合50下の全領域に拡がる空乏層が得
られる場合に於ける逆方向電圧が、第9図の本発明の第
5の実施例の場合に比し低い値となり、依って、逆方向
電圧−電流特性が、第9図の本発明の第5の実施例の場
合に比しより優れたものとして得られる特徴を有するも
のである。
又、半導体基板43の半導体層42の半導体層積層体9
01こて閉りング状に取囲まれた領域46内に形成され
ている半導体層積層体100が複数であって、それ等が
領域46内に分布して形成されているので、逆方向電圧
の印加により領域46のショットキ接合50下の全領域
に拡がる同じ空乏層を得るにつき、複数の半導体層積層
体100による半導体層積層体が領域46内に占める面
積を、複数の半導体層積層体100を1つの半導体層積
層体100とする場合に於けるその1つの半導体層積層
体100‘こよる半導体層積層体が領域46内に占める
面積に比し、格段的に小とし得、この為、金属層49と
領域46の主面44側の面47との間で形成せるショッ
トキ接合50が領域46内に占める面積を、複数の半導
体層積層体100が1つの半導体層積層体100でなる
場合に比し、格段的に大とし得、依って、同じ逆方向電
庄一電流特性及び順方向電圧−電流特性を得るにつき、
半導体層積層体90が閉りング状に形成されているとす
るその閉liングの大いさ従って領域46の大いさを、
複数の半導体層積層体100が1つの半導体層積層体で
なる場合に比し小とし得、従って、PN接合を有するシ
ョットキダイオードを、半導体基板43上に、小型留美
に形成し得るという特徴も併せ有するものである。
尚、上述に於ては本発明によるPN接合を有するショッ
トキダイオードの僅かな実施例を示したに留まり、例え
ば第6図及び第8図にて上述せる半導体層積層体60及
び80を、第10図及び第11図において半導体層積層
体100を複数として分布して形成せると同様に、複数
として分布形成し、これによって、PN接合を有するシ
ョットキダイオードを、より小型密実に形成する様にな
すことも出来、その他、本発明の精神を脱することない
こ種々の変型、変更をなし得るであろう。
【図面の簡単な説明】
第1図及び第2図は、夫々従来のPN接合を有するショ
ットキダイオードを示す略線的断面図、第3図はその瓶
方向電圧一電流特性を示す曲線図である。 第4図は、本発明によるPN接合を有するダイオードの
第1の実施例を示す略線的断面図、第5図はその日頃方
向電圧−電流特性を示す曲線図である。第6図:第7図
:第8図:及び第9図は夫々本発明によるPN接合を有
するショットキダイオードの第2:第3;第4;及び第
5の実施例を示す略線的断面図である。第10図及び第
11図は、夫々本発明によるPN接合を有するショット
キダイオードの第6の実施例を示す略線的平面図及びそ
の横断面図である。図中、41は半導体基板本体、42
は半導体層、43は半導体基板、44は主面、45,6
0,70,80,90及び100は半導体層積層体、L
,〜Lは半導体層、Jo,J,〜J4はPN接合、46
は領域、49は金属層、50はショツトキ接合、51,
54,61,72,81,92及び101はオーミック
接触、63は導電性層、55は絶縁層を夫々示す。 第1図 第2図 第3図 第4図 第5図 第6図 第7図 第8図 第9図 第11図 第10図

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板内に、その主面側より、半導体層積層体
    が閉リング状に形成され、 上記半導体層積層体は、第
    1の導電型を有する半導体層と、第1の導電型とは逆の
    第2の導電型を有する半導体層とよりなる複数の半導体
    層が、当該複数の半導体層によつてそれ等の数より1つ
    少ない数のPN接合を上記主面側からみて順次同心的に
    閉リング状に形成すべく、且当該複数の半導体層中の上
    記主面側とは反対側の端の半導体層と上記半導体基板と
    の間で1つのPN接合を上記主面側からみて上記PN接
    合と同心的に閉リング状に形成すべく、第1の導電型を
    有する半導体層と第2の導電型を有する半導体層とが交
    互順次に上記主面側からみて互に同心的に閉リング状に
    積層されてなる態様を以つて、順次積層されてなる構成
    を有し、 上記半導体基板の上記半導体層積層体にて閉
    リング状に取囲まれてなる領域の上記主面側に臨む面上
    、及び上記半導体層積層体の上記複数の半導体層中の最
    内側の半導体層の上記主面側に臨む面上に、それ等に共
    通の金属層が、上記半導体基板の上記半導体積層体にて
    閉リング状に取囲まれてなる領域の上記主面側に臨む面
    との間でのみシヨツトキ接合を形成すべく、且つ上記半
    導体積層体の複数の半導体層中の最外側の半導体層の上
    記主面側に臨む面との間でのみオーミツク接触を形成す
    べく附されている事を特徴とするPN接合を有するシヨ
    ツトキダイオード。 2 半導体基板内に、その主面側より、第1の半導体積
    層体が閉リング状に形成され、 上記半導体基板の上記
    第1の半導体層積層体にて閉リング状に取囲まれてなる
    領域内に、上記主面側より、第2の半導体層積層体が形
    成され、 上記第1の半導体層積層体は、第1の導電型
    を有する半導体層と第1の導電型とは逆の第2の導電型
    を有する半導体層とよりなる複数の半導体層が、当該複
    数の半導体層によつてそれ等の数より1つ少ない数のP
    N接合を上記主面側からみて順次同心的に閉リング状に
    形成すべく、且当該複数の半導体層中の上記主面側とは
    反対側の端の半導体層と上記半導体基板との間で1つの
    PN接合を上記主面側からみて上記PN接合と同心的に
    閉リング状に形成すべく、第1の導電型を有する半導体
    層と第2の導電型を有する半導体層とが交互順次に上記
    主面側からみて互に同心的に閉リング状に積層されてな
    る態様を以つて、順次積層されてなる構成を有し、 上
    記第2の半導体層積層体は、第1の導電型を有する半導
    体層と第1の導電型とは逆の第2の導電型を有する半導
    体層とよりなる複数の半導体層が、当該複数の半導体層
    によつてそれ等の数より1つ少ない数のPN接合を上記
    主面側からみて順次同心的に形成すべく、且当該複数の
    半導体層中の上記主面側とは反対側の端の半導体層と上
    記半導体基板との間で1つのPN接合を上記主両側から
    みて上記PN接合と同心的に形成すべく、第1の導電型
    を有する半導体層と第2の導電型を有する半導体層とが
    交互順次に上記主面側からみて互に同心的に閉リング状
    に積層されてなる態様を以つて、順次積層されてなる構
    成を有し、 上記半導体基板の上記第1の半導体層積層
    体にてリング状に取り囲まれてなる領域の上記主面側に
    臨む面上、及び上記第1及び第2の半導体層積層体の上
    記複数の半導体層中の最内側の半導体層の上記主面側に
    臨む面上に、それ等に共通の金属層が、上記半導体基板
    の上記第1の半導体層積層体にて閉リング状に取囲まれ
    てなる領域の上記主面側に臨む面との間でシヨツトキ接
    合を形成すべく、且つ上記第1及び第2の半導体積層体
    の複数の半導体層中の最内側の半導体層の上記主面側に
    臨む面との間でのみオーミツク接触を形成すべく、附さ
    れている事を特徴とするPN接合を有するシヨツトキダ
    イオード。
JP54166219A 1979-12-20 1979-12-20 Pn接合を有するシヨツトキダイオ−ド Expired JPS6031112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54166219A JPS6031112B2 (ja) 1979-12-20 1979-12-20 Pn接合を有するシヨツトキダイオ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54166219A JPS6031112B2 (ja) 1979-12-20 1979-12-20 Pn接合を有するシヨツトキダイオ−ド

Publications (2)

Publication Number Publication Date
JPS5688376A JPS5688376A (en) 1981-07-17
JPS6031112B2 true JPS6031112B2 (ja) 1985-07-20

Family

ID=15827311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54166219A Expired JPS6031112B2 (ja) 1979-12-20 1979-12-20 Pn接合を有するシヨツトキダイオ−ド

Country Status (1)

Country Link
JP (1) JPS6031112B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137368A (ja) * 1988-11-18 1990-05-25 Toshiba Corp 半導体整流装置
JPH065736B2 (ja) * 1989-12-15 1994-01-19 株式会社東芝 ショットキー・ダイオード
JP5358141B2 (ja) * 2008-08-12 2013-12-04 新電元工業株式会社 半導体装置

Also Published As

Publication number Publication date
JPS5688376A (en) 1981-07-17

Similar Documents

Publication Publication Date Title
US4933021A (en) Monolithic series-connected solar cells employing shorted p-n junctions for electrical isolation
JPH02151067A (ja) 半導体装置
JPH04233232A (ja) 半導体装置
US4901120A (en) Structure for fast-recovery bipolar devices
US3978514A (en) Diode-integrated high speed thyristor
JPH0138381B2 (ja)
JPH02156684A (ja) 複合型ダイオード装置
JPS6031112B2 (ja) Pn接合を有するシヨツトキダイオ−ド
US20020000565A1 (en) Surface breakdown bidirectional breakover protection component
JPS6315464A (ja) ゲ−トタ−ンオフサイリスタ
US20240347646A1 (en) Semiconductor device
JP3327571B2 (ja) 半導体装置
JPH05335558A (ja) 双方向2端子サイリスタ
JPS5949713B2 (ja) シヨツトキバリヤダイオ−ド
JPH02105465A (ja) ショットキバリア半導体装置
JP2510972B2 (ja) 双方向サイリスタ
JPS6347972A (ja) 半導体装置
JPH0476218B2 (ja)
JPS5931869B2 (ja) 静電誘導形サイリスタ
JPH04233281A (ja) 半導体装置
JPS6257250A (ja) 半導体装置
JPH0370908B2 (ja)
JPH025307B2 (ja)
JPS6050067B2 (ja) 静電誘導形逆導通サイリスタ
JPS5840861A (ja) 半導体装置