JPS6076674A - 論理回路機能試験装置 - Google Patents
論理回路機能試験装置Info
- Publication number
- JPS6076674A JPS6076674A JP58184758A JP18475883A JPS6076674A JP S6076674 A JPS6076674 A JP S6076674A JP 58184758 A JP58184758 A JP 58184758A JP 18475883 A JP18475883 A JP 18475883A JP S6076674 A JPS6076674 A JP S6076674A
- Authority
- JP
- Japan
- Prior art keywords
- test
- logic
- test pattern
- mounting
- circuit function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 abstract description 5
- 238000004088 simulation Methods 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は論理集積回路等を試験する論理機能試験装置に
おける試験パターン発生に関するものである。
おける試験パターン発生に関するものである。
近年、論理集積回路の内部回路数は増大の一途をたどυ
、品種によっては、現在一般的である論理シミュレーシ
ョン法によって生成した試験ノ（ターンだけでは、要求
される不良検出率を満足させる事ができず、実装試験も
行なう事によってかろうじて対処している。実装試験と
は被測定物の良品サンプルと被測定物とに実使用状態に
きわめて近い動作を行なわせる試験パターンを、同時に
印加して同期動作をさせ、同一出力端子どうしの波形を
比較する事によって良否判定を行なう試験であシ、論理
シミュレーション法によって生成した試験パターンを使
用する従来の論理機能試験機では、この樵の試験は困難
でさらに実装試験は品種によって、試験パターンの内容
が犬きく異なる為、現状では、品種毎に実装試験だけを
行なう実装試験機を製作して対処していた。この事は当
然、試験コストの増加をまねき生産性を下けていた。
、品種によっては、現在一般的である論理シミュレーシ
ョン法によって生成した試験ノ（ターンだけでは、要求
される不良検出率を満足させる事ができず、実装試験も
行なう事によってかろうじて対処している。実装試験と
は被測定物の良品サンプルと被測定物とに実使用状態に
きわめて近い動作を行なわせる試験パターンを、同時に
印加して同期動作をさせ、同一出力端子どうしの波形を
比較する事によって良否判定を行なう試験であシ、論理
シミュレーション法によって生成した試験パターンを使
用する従来の論理機能試験機では、この樵の試験は困難
でさらに実装試験は品種によって、試験パターンの内容
が犬きく異なる為、現状では、品種毎に実装試験だけを
行なう実装試験機を製作して対処していた。この事は当
然、試験コストの増加をまねき生産性を下けていた。
本発明の目的は以上のような欠点をなくする為、実装試
験をも可能な論理機能試験機を提供する事にある。
験をも可能な論理機能試験機を提供する事にある。
本発明によれば、論理機能試験装置の試験パターン発生
部と試験信号印加判定部間に変換可能でかつ信号の論理
を変換する論理変換部を接続可能にする事によシ、実装
試験を行なう時にのみ該当品種用の論理変換部を接続す
れば、実装試験が可能になる。論理変換部の機能は試験
パターン発生部からの信号を入力として被測定物の良品
サンプルを含む内部回路によってリアルタイムで実装試
験パターンを生成して、試験信号印加判定部へ印加する
ものである。
部と試験信号印加判定部間に変換可能でかつ信号の論理
を変換する論理変換部を接続可能にする事によシ、実装
試験を行なう時にのみ該当品種用の論理変換部を接続す
れば、実装試験が可能になる。論理変換部の機能は試験
パターン発生部からの信号を入力として被測定物の良品
サンプルを含む内部回路によってリアルタイムで実装試
験パターンを生成して、試験信号印加判定部へ印加する
ものである。
以下、図面を参照して本発明の一実施例を説明する。第
１図は、従来の論理機能試験装置の内部構成の一部を表
わしたブロック図で、１は試験パターン発生部、２は試
験信号印加判定部、３は被測定物である。論理シミュレ
ーション法によって生成された試験パターンは、試験パ
ターン発生部１内の記憶装置に格納されておシ、試験時
に読み出され、試験信号印加判定部２に印加さ才する。
１図は、従来の論理機能試験装置の内部構成の一部を表
わしたブロック図で、１は試験パターン発生部、２は試
験信号印加判定部、３は被測定物である。論理シミュレ
ーション法によって生成された試験パターンは、試験パ
ターン発生部１内の記憶装置に格納されておシ、試験時
に読み出され、試験信号印加判定部２に印加さ才する。
試験信号印加判定部２では印加された試験パターンの内
、入カバターンについては前もって定められている電圧
値に変換して、被測定物３の入力端子に加え、期待パタ
ーンについては被測定物３の出力端子の出力と比較判定
する。
、入カバターンについては前もって定められている電圧
値に変換して、被測定物３の入力端子に加え、期待パタ
ーンについては被測定物３の出力端子の出力と比較判定
する。
第２図は本発明による実施例で第１図の従来例との違い
は論理変換部４がっけ加わっている事で試験パターン発
生部１からの信号は論理変換部４を介して試験信号印加
判定部２に印加される。論理変換部４は交俟可能になっ
ており、もし変換機能をもたないものを接続すれば従来
の論理機能試験装置と同一となる。実装試験を行なう時
は該出品種用の論理変換部４を接続して、試験パターン
発生部１から、前記論理変換部に対し、固有の試験パタ
ーンを印加する事にょシ前記論理変換部は該描品種用の
実装試験パターンを生成して、試験信号印加判定部に印
加する＠ 以上、述べたように本発明による論理回路機能試験装置
は、従来からある論理シミュレーシ日ン法によって生成
された試験パターンによる試験はもちろん、論理変換部
を機能させれば実装試験も可能となシ、試験コスト低減
に大きく寄与する。
は論理変換部４がっけ加わっている事で試験パターン発
生部１からの信号は論理変換部４を介して試験信号印加
判定部２に印加される。論理変換部４は交俟可能になっ
ており、もし変換機能をもたないものを接続すれば従来
の論理機能試験装置と同一となる。実装試験を行なう時
は該出品種用の論理変換部４を接続して、試験パターン
発生部１から、前記論理変換部に対し、固有の試験パタ
ーンを印加する事にょシ前記論理変換部は該描品種用の
実装試験パターンを生成して、試験信号印加判定部に印
加する＠ 以上、述べたように本発明による論理回路機能試験装置
は、従来からある論理シミュレーシ日ン法によって生成
された試験パターンによる試験はもちろん、論理変換部
を機能させれば実装試験も可能となシ、試験コスト低減
に大きく寄与する。
第１図は従来の装置を示す図、第２図は本発明による論
理機能試験装置の内部構成の一部を表ゎしたブロック図
である。 １・・・・・・試験パターン発生部、２・・・試験信号
印加判定部、３・・・・・被測定物、４・・・・論理変
換部。 代理人 弁理士 内 原 音 巣 ！ 図 第 ２ 図
理機能試験装置の内部構成の一部を表ゎしたブロック図
である。 １・・・・・・試験パターン発生部、２・・・試験信号
印加判定部、３・・・・・被測定物、４・・・・論理変
換部。 代理人 弁理士 内 原 音 巣 ！ 図 第 ２ 図
Claims (1)
- 論理回路の機能試験装置において、試験ノくターン発生
部と試験信号印加判定部間に交換可能でかつ信号の論理
を変換する論理変換部を接続しうるようにしたことを特
徴とする論理回路機能試験装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184758A JPS6076674A (ja) | 1983-10-03 | 1983-10-03 | 論理回路機能試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184758A JPS6076674A (ja) | 1983-10-03 | 1983-10-03 | 論理回路機能試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6076674A true JPS6076674A (ja) | 1985-05-01 |
Family
ID=16158819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58184758A Pending JPS6076674A (ja) | 1983-10-03 | 1983-10-03 | 論理回路機能試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076674A (ja) |
-
1983
- 1983-10-03 JP JP58184758A patent/JPS6076674A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60236240A (ja) | 半導体試験装置 | |
| JPH0212076A (ja) | Ａ／ｄ変換器試験装置 | |
| JPH0285772A (ja) | 半導体素子の検査方法及び装置 | |
| JPH04361180A (ja) | デバッグ用プログラム作成方法 | |
| JPS6076674A (ja) | 論理回路機能試験装置 | |
| JPH11190761A (ja) | 半導体試験装置 | |
| JPH05190637A (ja) | 半導体集積回路の試験方法 | |
| JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JPS6127649A (ja) | 集積回路測定装置 | |
| CN108254672B (zh) | 一种改进的伪四线测试方法及其测试结构 | |
| JPH08114649A (ja) | 半導体集積回路装置のテスト装置および方法 | |
| KR930006962B1 (ko) | 반도체 시험방법 | |
| KR200146658Y1 (ko) | 반도체 소자용 검사장비 | |
| JPH04270978A (ja) | Ｉｃテスタ | |
| JPS62294984A (ja) | 半導体検査装置 | |
| JP2953910B2 (ja) | 捺印装置 | |
| JPH0197878A (ja) | 分割布線試験方式 | |
| JPS587573A (ja) | Ｉｃ試験方法 | |
| JP2001183427A (ja) | 半導体デバイスのテスト装置 | |
| JPH10104323A (ja) | Ｉｃ試験装置及び該装置におけるパターン測定方法 | |
| JPS5789153A (en) | Logic comparator for logical operation circuit tester | |
| JPH05264632A (ja) | 試験端子選択回路 | |
| KR20010045147A (ko) | 반도체 테스트설비의 테스트헤드 릴레이 점검방법 | |
| JPS62237367A (ja) | ハイ・インピ−ダンス機能素子を備えた論理回路の測定装置 |