JPS6077219A - クロツク発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）発明の技術分野 本発明は簡易の構成で、外部からの制御信号によってク
ロックの位相を任意に設定した第２計数器の出力で任意
の位相が設定できるようにし、たクロック発生器に関す
る。

（ｂ）　従来技術と問題点 従来のクロック位相を任意に設定できるクロック発生回
路としては、一般にＰＬＬ　（Ｐｈａｓｅ　Ｌｏ　−ｃ
ｋｅｄ　Ｌｏｏｐ）が用いられている。

以下、従来のクロック発生回路として、第１図に示すデ
ィジタルＰＬＬを例にとって説明する。

８ｇｔ図は、ディジタルＰＬＬの一構成例を示す図であ
る。図において、ｌは１　／　ｎ分周器、２及び３はク
ロック発生器、４は排他的論理和ゲート、５はスイッチ
回路、ＩＮはクロック入力端子、ＯＵ　Ｔは出力端子で
ある。

第２図は、第１図の動作説明用のタイムチャートでおり
、同図（ａ）乃至（ｆｌは第１図の（＆）点乃至（ｆｌ
点の波形を示す図である。

クロック入力端子ＩＮから入力した第２図（ａ）に示す
クロックは、排他的論理和ゲート４にて、出力端子ＯＵ
Ｔから出力される第２図（ｂ）に示すクロックとの排他
的論理和がとられる。この第２図（ｃ）に示すリド池内
論理和ゲート４の出力は、スイッチ回路５の制御信号と
して、スイッチ回路５に出力される。スイッチ回路５は
、１／ｎ分周器１に第２図（ｃ）に示す排他的Ｉａ埋和
ゲート４の出力の“１″レベルが入力ちれる間、クロッ
ク発生ｂ　３１１１１１に接続し、′０″レベルの間、
クロック発生器２ｉ１１１」に功名・接続する。したが
って、ｌ　／　ｎ分周器１の入力波形は、第２図（ｆ）
に示す如くなる。Ｌ　／　ｎ分周器１では、第２図１（
ｆ）に示すクロックを入力して、ｌＺｎ分周し、第２図
（ｂ）に示す所定の位相Ｖを有するクロックと［７て、
出力端子ＯＵＴに出力する。

ここで、第１図に示すディジタルＰＬＬにおける入カク
ロノクと出力クロックの位相■は、次式％式％ ただし、ｆ、はクロック発生器２のクロック周波数、ｆ
２はクロック発生器３のクロック周波数、ｆは人カグロ
ソク周波数である。

したかって、出力クロックの位相’ｔＱ］’＆とするｌ
こめにけ、少々くともクロック発生器２または、クロッ
ク発生器３のクロック周波数をｂ］変にすればよい。

しかしガから、かかる従来のクロック発生（ロ）路は、
以下の欠点を有するものであった。すなわち、かかる従
来のクロック発生回路では、周波数の異方る３種類のク
ロックを必要とし、かつ、任意の位相を得るためには、
少なくともクロック発生器２父はクロック発生器３のク
ロック周波σがｒ３ｆ変である必要があり、構成が′Ｏ
１，雑で、高価になるという欠点を有していた。

また、他のクロック発生回路としては、アナログＰＬＬ
を用いたものがあるが、ｆＭ雑がアナログ回路を用いて
いるため、構成か大型化し、また。

温度補償も？ＭＭｊであるという欠点を有していた。

（ｃ）　発明の目的 本発明は、かかる便来のクロック発生回路に鑑み、安価
かつ簡易な構成で、クロックの位相を任意に設定できる
第２計ｆ８器をに備したクロック発生回路￥ｃ提供する
ことを目的とする。

（ｄ）　発明の構成 本発明は前記の目的を達成するために所＞１周波数のク
ロックを計数する第１計数器と、出力クロックの位相を
設定す位相設定信号により所定の位相全計数する第２計
数器と、前記第１計数器の出力と第２計数器の出力とが
一致したとき、その一致信号を検出する一致検出回路と
、前記所定周波数のクロックを計数する第３計数器と　
前記一致検出回路より出力される一致信号で該第３計数
器の耐数値を初期化することを特徴とする。

（ｅ）発明の実施例 以下、本発明のクロック発生回路の一実施例を図に従っ
て説明する。

第３図は本発明のクロック発生回路の一実施例構成向で
ある０図中、６は入力端子、７は＠１計数器、９は第２
計数器、１１は第３計数器、８ｉｄ一致検出回路、１０
は位相設定信号発生器、１２は出力端子を示す。

第５ヅｊは第３図、第４図の動作説明用のタイムチャー
トであり、同図（イ）−（へ）は、＠３図、第４図の（
イ）点〜（へ）点の波形を示す図である。

第３図において、入力端子６に入力される第５図（イ）
に示すクロックは第１計数器（以下ｉｔｔ数器を２５５
”を巡回計数し、その計数値を一致検出回路８に出力す
るものである〇−一致検出回路８は、！ 第Ａ図（ロ）に示す第１カウンタ７の出力と、位相設定
信号発生器１０によ鯵設定される第５図（ハ）に示す位
相で第２カウンタ９が設定され、その設定された位相（
ハ）を有する第２カウンｌｉ９の出力とが比較され、一
致したとき、８ｇ５図に）に示すように第３カウンｙｔ
ｔの初期化信号として、第３カウンｉｔｔに書き込みを
行う〇 第３カウンター１は、上記第１カウンタ７と同様にクロ
ック入力端子６から入力する第５図（イ）に示すクロッ
クを”Ｏ〜２５５”巡回計数し、その計数数１直を出力
端子１２に出力している。このカウンター１に第５図に
）に示す一致検出回路８の出力が入力されると、第３カ
ウンター１は初期化される〇彦お、ここではクロック」
１の初期値を２５３”に設定されている場合に例をとっ
ている。

上記の動作により、第５図のＴの時点で第３カウンタ１
１の計数値が°２５０゛から“２５３”に変るため、計
数値の　２５１　、　２５２　をクロック列から除くこ
とにより位相を可変できる。

なお、上記の実施例ではａｔカウングーの出力は固定位
相になっている。また％第５図に）に示す一致検出回路
８の出力によって第３カウンター１に書き込まれる初期
値を第５図（ホ）に示す第３カウンター１の出力クロッ
クの変化点から離れた値にすることにより１位相設定信
号発生器１０の出力の変化時に、第３カウンター１の出
力クロックに生じるヒゲを防止することが出来る。

第４図は本発明の他の実施例構成図である。同図におい
て、第３図と同一部位については、同−奇岩を付し、１
３は第４カウンタ、１４は表示部を示す〇 第８図は第４カウンター３より基準クロックを出力し、
第３カウングより位相設定信号発生器１０で設定された
位相のクロックを出力し、この位相を表示部１４に表示
するものである０ 以下、図に基いて説明する０前記同様に第５図を用いて
説明する。クロック（イ）が第１及び第４カウンダ７及
び１３に入力され、第１カウンタフの計数値（ｏ）と位
相設定信号発生器１０の出力で第２カウンタ９に所定の
位相に計数ｆｉｋＨされた出力が一致検出回路８に入力
され、その一致信号に）で第３カウンｌが初期化され、
所定の位相をＭするクロック什）を出力端子１２より出
力する。

上記の第２カウンタ９の位相（→は表示部１４に表示さ
れる。

ｍ１カウンｌの巡回計数愉毎にキ丁りが出力され、その
キャリで第４カウンタ１３に書き込みが行われるものと
する。上記の動作ＶＣおいて、第４カウンク１３より基
準のクロックが出力端子１５より出力され、出力端子１
２より所定の位相をもつクロック（ホ）が出力端子１２
より出力され、設定されたクロックの位相（うが表示部
１４に表示されるＯ （ｆ＋　発明の効呆 本発明によれば、従来複数個のクロックを用いて、クロ
ックの位相制御を行っていたのに対し。

１種類のクロックにより任意の位相のクロ・ンクを位相
設定信号発生器の制御により、発生することが出来るの
で、その回路構成は簡単となり、かつ低価格のクロック
発生回路にすることが出来る利点を有する。

【図面の簡単な説明】 第１１ｇ１は従来例のクロック発生回路、第２図は第１
図の動作説明のタイムチャート、第３図は本発明の実施
例、第４図は本発明の他の実施例、第５図は舅３図、第
４図の動作説明のｌイムチャートを示す０図中、ｌはｉ
　／　ｎ分周器、２．３はクロック発生器％　４はＥＸ
ＯＲ５５はスイッチ回路、６ｉｉ入力端子、７は第１カ
ウンタ、８は一致検出回路、９は第２カウンタ、１０は
位相設定信号発生器、１１は第３計数器、１２．１５は
出力端子、１３１ｄ第４カウンタ、１４け表示部を示す
０秦　（図 稟　２　口

Claims (1)

1. 【特許請求の範囲】 所定周波数のクロックを計数する第１計数器と、出力ク
   ロックの位相を設定する位相設定信号により所定の位相
   を計数する第２計数器と、前記第１計数器の出力と第２
   計数器の出力とが一致したとき、その一致信号を検出す
   る一致検出回路と、前記所定周波数のクロックを計数す
   る纂３計数器と。 前記一致検出回路より出力される一致信号で該第３計数
   器の計数値を初期化することを特徴とするクロック発生
   回路。