JPS60784A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPS60784A JPS60784A JP58108227A JP10822783A JPS60784A JP S60784 A JPS60784 A JP S60784A JP 58108227 A JP58108227 A JP 58108227A JP 10822783 A JP10822783 A JP 10822783A JP S60784 A JPS60784 A JP S60784A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- photoelectric conversion
- conversion device
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/28—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices being characterised by field-effect operation, e.g. junction field-effect phototransistors
- H10F30/285—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices being characterised by field-effect operation, e.g. junction field-effect phototransistors the devices having PN homojunction gates
- H10F30/2863—Field-effect phototransistors having PN homojunction gates
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、静電誘導トランジスタを具える光電変換装置
に関し、特圧単体デバイスで構成した光電変換装置およ
びこの単体デバイスを２次元配列して固体撮影素子とし
て用いる光電変換装誼忙関する。
に関し、特圧単体デバイスで構成した光電変換装置およ
びこの単体デバイスを２次元配列して固体撮影素子とし
て用いる光電変換装誼忙関する。
従来技術
用いるものなどが広く用いられている。しかし。
これらの固体撮像装置は電・荷転送時に電荷の洩れがあ
ること、光検出感度が低いこと、集積度が上がらないこ
となどの問題がある。このような問題を一挙に解決する
ものとして、静電誘導トランジスタ（５ｔａｔｉｃ Ｉ
ｎｄｕｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒの頭文字をと
ってＳＩＴと称す）を用いたものが新たに提案され℃い
る。例えば特開昭５５−１５２２９号公報には、マトリ
ックス状に配列したＳＩＴのソースを行導線に接続し、
ドレイ７を列導線罠接続し、ゲートをクリア導線に接続
した固体撮像装置が示されている。また、このような固
体撮像装置ｔさらに発展させたものとして、信号蓄積ゲ
ートにコンデンサを接続し。
ること、光検出感度が低いこと、集積度が上がらないこ
となどの問題がある。このような問題を一挙に解決する
ものとして、静電誘導トランジスタ（５ｔａｔｉｃ Ｉ
ｎｄｕｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒの頭文字をと
ってＳＩＴと称す）を用いたものが新たに提案され℃い
る。例えば特開昭５５−１５２２９号公報には、マトリ
ックス状に配列したＳＩＴのソースを行導線に接続し、
ドレイ７を列導線罠接続し、ゲートをクリア導線に接続
した固体撮像装置が示されている。また、このような固
体撮像装置ｔさらに発展させたものとして、信号蓄積ゲ
ートにコンデンサを接続し。
拡散層を分離ゲートとじ℃用いたものが考えられている
。第１図（Ａ）は、このよ５なＳＩＴの構造を示す断面
図であり、第１図（Ｂ）はこのＳＩＴを用いた固体撮像
装置の全体の構成を示す回路図である。第１図（ＡＪに
おいて、ＳＩＴのソースを構成するロ＋シリコン基板１
上に不純物濃度１０１３〜１ ｏ１４原子／ ｔｒｉの
ｎ−シリコンエピクキシャル層２を成長させ、このエピ
タキシャル層２の表面に熱拡散法によりｎ＋ドレイン領
域３゜Ｐ子信号蓄積ゲート領域４およびＰ＋分離ゲート
領域５を形成する。ドレイン領域３の拡散深−さはゲー
ト領域４，５の拡散深さよりも浅くする。分離ゲート領
域５は主として隣接するＳＩＴ相互を分離するためのも
のである。これは、フローティング電位とし℃成る電位
を与えておいテモよい。また、信号蓄積ゲート領域４は
コンデンサ６を介してゲート端子７に接続されており、
このコンデンサ６は２例えば信号蓄積ゲート領域４と、
その上に被着されたゲート電極とで構成されるものであ
る。また、 ｎ−エピタキシャル層２はチャンネル領域
を構成するものであり、光入力のない定常状態において
、すなわちグ〜ト電位Ｏｖであってもチャンネル領域は
すでに空乏化され、ソース・ドレイン間が順方向にバイ
アスされてもソース・ドレイン間には電流が流れないよ
う忙なっている。
。第１図（Ａ）は、このよ５なＳＩＴの構造を示す断面
図であり、第１図（Ｂ）はこのＳＩＴを用いた固体撮像
装置の全体の構成を示す回路図である。第１図（ＡＪに
おいて、ＳＩＴのソースを構成するロ＋シリコン基板１
上に不純物濃度１０１３〜１ ｏ１４原子／ ｔｒｉの
ｎ−シリコンエピクキシャル層２を成長させ、このエピ
タキシャル層２の表面に熱拡散法によりｎ＋ドレイン領
域３゜Ｐ子信号蓄積ゲート領域４およびＰ＋分離ゲート
領域５を形成する。ドレイン領域３の拡散深−さはゲー
ト領域４，５の拡散深さよりも浅くする。分離ゲート領
域５は主として隣接するＳＩＴ相互を分離するためのも
のである。これは、フローティング電位とし℃成る電位
を与えておいテモよい。また、信号蓄積ゲート領域４は
コンデンサ６を介してゲート端子７に接続されており、
このコンデンサ６は２例えば信号蓄積ゲート領域４と、
その上に被着されたゲート電極とで構成されるものであ
る。また、 ｎ−エピタキシャル層２はチャンネル領域
を構成するものであり、光入力のない定常状態において
、すなわちグ〜ト電位Ｏｖであってもチャンネル領域は
すでに空乏化され、ソース・ドレイン間が順方向にバイ
アスされてもソース・ドレイン間には電流が流れないよ
う忙なっている。
このような構成において、光入力が与えられると、チャ
ンネル領域内あるいはゲート空乏層内で正孔−電子対が
発生され、この内の電子は接地されたソース１へ流れ去
るが、正孔は信号蓄積ゲート領域４に接続され、これに
接続されたゲートコンデンサ６を充電し、ゲート電位な
△ＶＧ だけ変化させる。ここでゲートコンデンサ６の
容量＆ ＣＧとし、光入力によって発生され、信号蓄積
ゲート領域４に蓄積仝れた電荷をＱＬとすると、△ＶＧ
＝ＱＬ／ＣＧとなる。成る蓄積時間が経過した後、ゲー
ト端子７にゲート読出しパルスφＧが与えられると、ゲ
ート電位はφＧに△ＶＧが加わったものとなり、信号蓄
積ゲート領域４とドレイン領域３との間の電位は低下し
℃空乏層が減少し、ソース・ドレイン間に元入力に対応
したドレイ／電流が流れる。
ンネル領域内あるいはゲート空乏層内で正孔−電子対が
発生され、この内の電子は接地されたソース１へ流れ去
るが、正孔は信号蓄積ゲート領域４に接続され、これに
接続されたゲートコンデンサ６を充電し、ゲート電位な
△ＶＧ だけ変化させる。ここでゲートコンデンサ６の
容量＆ ＣＧとし、光入力によって発生され、信号蓄積
ゲート領域４に蓄積仝れた電荷をＱＬとすると、△ＶＧ
＝ＱＬ／ＣＧとなる。成る蓄積時間が経過した後、ゲー
ト端子７にゲート読出しパルスφＧが与えられると、ゲ
ート電位はφＧに△ＶＧが加わったものとなり、信号蓄
積ゲート領域４とドレイン領域３との間の電位は低下し
℃空乏層が減少し、ソース・ドレイン間に元入力に対応
したドレイ／電流が流れる。
このドレイン電流はＳＩＴの増幅作用のための△ｖＧが
増幅変倍されたものとなり、大ぎなものとなる。また、
ＳＩＴのソースとドレインとを入れ替え℃も同様の動作
をするものである。
増幅変倍されたものとなり、大ぎなものとなる。また、
ＳＩＴのソースとドレインとを入れ替え℃も同様の動作
をするものである。
第１図（Ｂ）は上述したＳＩＴをマトリックス状に配列
して構成した固体撮像装置の回路構成を示すものであり
、第１図（Ｃ）は同じくその動作を説明するための信号
波形図である。各５ＩＴＩＯ−１，１０−２，・・・・
・・は上述したよ５に７−マリオ７形のｎチャンネル領
域内で、光入力に対する出力ビデオ信号’＆ＸＹ７ドレ
ス刀式で読み出丁よう忙し℃いる。各画素ン構成するＳ
’ＩＴのソースは接地されて、Ｘ方向に配列された一行
のＳＩＴ群のドレインは行ライン１１−１゜１１−２．
・・・・−・に接続され、これらの行ラインはそれぞれ
行選択用トランジスタ１２−ｉ。
して構成した固体撮像装置の回路構成を示すものであり
、第１図（Ｃ）は同じくその動作を説明するための信号
波形図である。各５ＩＴＩＯ−１，１０−２，・・・・
・・は上述したよ５に７−マリオ７形のｎチャンネル領
域内で、光入力に対する出力ビデオ信号’＆ＸＹ７ドレ
ス刀式で読み出丁よう忙し℃いる。各画素ン構成するＳ
’ＩＴのソースは接地されて、Ｘ方向に配列された一行
のＳＩＴ群のドレインは行ライン１１−１゜１１−２．
・・・・−・に接続され、これらの行ラインはそれぞれ
行選択用トランジスタ１２−ｉ。
１２−２．・・・・・・を介してビデオシイノ１３１Ｃ
共、通に接続されている。またＹ方向に配列された一行
のＳＩＴ群のゲートは列ライン１４−１゜１４−２．
・・・・・・にＷ続されている。
共、通に接続されている。またＹ方向に配列された一行
のＳＩＴ群のゲートは列ライン１４−１゜１４−２．
・・・・・・にＷ続されている。
今、１つのＳＩＴ画素の出力が読み出されろ場合につい
℃考えてみる。例えば行選択パルスφＳ１により行ライ
ン１１−１に接続されたトランジスタ１２−１がオンと
なっている期間にゲート読み出しパルスφＧ１が列ライ
ン１４−１に加えられてると、５ＩＴＩＯ−１が選択さ
れ、この５ＩＴＩＯ−１のドレイン電流がビデオライン
１３を介して負荷抵抗１５を流れ、出力端子１７に出力
電圧Ｖｏｕｉが発生する０上述したこのドレイン電流は
ゲート電圧の関係であり、このゲートル圧は光入力の開
数となるから。
℃考えてみる。例えば行選択パルスφＳ１により行ライ
ン１１−１に接続されたトランジスタ１２−１がオンと
なっている期間にゲート読み出しパルスφＧ１が列ライ
ン１４−１に加えられてると、５ＩＴＩＯ−１が選択さ
れ、この５ＩＴＩＯ−１のドレイン電流がビデオライン
１３を介して負荷抵抗１５を流れ、出力端子１７に出力
電圧Ｖｏｕｉが発生する０上述したこのドレイン電流は
ゲート電圧の関係であり、このゲートル圧は光入力の開
数となるから。
暗時の出力電圧からの増加分△Ｖｏｕ ｔは光入力に対
応した電圧となる。然も、この電圧△Ｖｏｕ ｔはＳＩ
Ｔの増幅作用により△ＶＧが増幅変倍された大きなもの
となる。次に列ライン１４−２にゲート読み出しパルス
φＧ２Ｙ与えて５ＩＴ１０−２の読み出しを行ない、−
荷分の読み出しが終了したら、トランジスタ１２−２を
行選択パルスφＳ２でオンとして矢の行のＳ Ｉ Ｔ、
に順次に読み出す。
応した電圧となる。然も、この電圧△Ｖｏｕ ｔはＳＩ
Ｔの増幅作用により△ＶＧが増幅変倍された大きなもの
となる。次に列ライン１４−２にゲート読み出しパルス
φＧ２Ｙ与えて５ＩＴ１０−２の読み出しを行ない、−
荷分の読み出しが終了したら、トランジスタ１２−２を
行選択パルスφＳ２でオンとして矢の行のＳ Ｉ Ｔ、
に順次に読み出す。
しかし、上述したＳＩＴ構造においては２分離ゲート領
域５および受光部となる信号蓄積ゲート領域４はチャン
ネルの開閉を十分に行なえるようＫするため、ドレイン
領域３の接合位置（通常０．３μ程度）よりも深い位置
（通常２〜３μ程度ンにくるまう忙形成する必要がある
ため、短波長感度が悪くなる不具合がある。すなわち、
第２図にシリコン（８ｉ）の光吸光係数の波長依存特性
を示イ°ように、波長λがλ＝０．４〜０，７μの可視
光範囲の光についてみると１光吸収係数αはλ＝０．４
μ（紫）ではぼ６ Ｘ Ｉ Ｏ’ｔｙｉ−１゜Ｊ＝Ｑ、
７ ／ｌ （赤） テはぼ２ Ｘ １０３Ｃｒｎ−”と
なり。
域５および受光部となる信号蓄積ゲート領域４はチャン
ネルの開閉を十分に行なえるようＫするため、ドレイン
領域３の接合位置（通常０．３μ程度）よりも深い位置
（通常２〜３μ程度ンにくるまう忙形成する必要がある
ため、短波長感度が悪くなる不具合がある。すなわち、
第２図にシリコン（８ｉ）の光吸光係数の波長依存特性
を示イ°ように、波長λがλ＝０．４〜０，７μの可視
光範囲の光についてみると１光吸収係数αはλ＝０．４
μ（紫）ではぼ６ Ｘ Ｉ Ｏ’ｔｙｉ−１゜Ｊ＝Ｑ、
７ ／ｌ （赤） テはぼ２ Ｘ １０３Ｃｒｎ−”と
なり。
短波長側忙おい℃αが大きくなる。ここで、Ｓｔ衣表面
の光強度＆Ｉｏ、Ｓｔ 表面からの距離Ｘでの光強度な
工とすると、Ｉ−Ｉｏｅ−″“と表わされるから、光吸
収係数αからＩ／Ｉｏ＝ｉ／ｌ。
の光強度＆Ｉｏ、Ｓｔ 表面からの距離Ｘでの光強度な
工とすると、Ｉ−Ｉｏｅ−″“と表わされるから、光吸
収係数αからＩ／Ｉｏ＝ｉ／ｌ。
となるｘをめてみると１ λ＝０．７μの長波長光でほ
ぼ１２μとなるのに対して、α＝０．４μの短波長光で
はほぼ０．８８μとなる。すなわち。
ぼ１２μとなるのに対して、α＝０．４μの短波長光で
はほぼ０．８８μとなる。すなわち。
短波長光はＳｉ表面付近で著しく減衰し℃しまう。従っ
て、上述したＳｌＴｍ造においては。
て、上述したＳｌＴｍ造においては。
信号蓄積ゲート領域４の下方の空乏層に入いる光の短波
長強度が著しく減少したものとなるため、短波長感度が
低（なってしまう。
長強度が著しく減少したものとなるため、短波長感度が
低（なってしまう。
上述の５ＩＴＹ構成する材料としてはＳｔ に限らず、
Ｇｅ 、 Ｉ−Ｖ族化合物半導体等であっても良いと
されているが、いづれにしてもＳＩＴは高濃度単結晶基
板上にチャンネル部を形成する高抵抗領域（ｎ−領域）
または真性半導体領域とソース及びドレインを形成する
低抵抗（ｎ＋領領域でもって構成される。
Ｇｅ 、 Ｉ−Ｖ族化合物半導体等であっても良いと
されているが、いづれにしてもＳＩＴは高濃度単結晶基
板上にチャンネル部を形成する高抵抗領域（ｎ−領域）
または真性半導体領域とソース及びドレインを形成する
低抵抗（ｎ＋領領域でもって構成される。
上述のようにＳＩＴは、半導体の一部分を高抵抗層にし
、この部分の電位ングート電極によって上下し１通過す
る電流を制御するものであるから、必ずしも、上記高抵
抗領域（ｎ−領域〕或いは低抵抗領域（ｎ＋領領域は結
晶半導体である必要はない。従って、アモルファス材料
であっても良く、このアモルファス材お１の中で水素化
７モルファシリコンＣ以下、ａ −Ｓｉ ： Ｈと略す
月よ、高抵抗ｎ一層や不純物ドープのｎ十Ｈｒが比較的
に容易に作成することができることからＳＩＴ材料とし
て利用できるものである。
、この部分の電位ングート電極によって上下し１通過す
る電流を制御するものであるから、必ずしも、上記高抵
抗領域（ｎ−領域〕或いは低抵抗領域（ｎ＋領領域は結
晶半導体である必要はない。従って、アモルファス材料
であっても良く、このアモルファス材お１の中で水素化
７モルファシリコンＣ以下、ａ −Ｓｉ ： Ｈと略す
月よ、高抵抗ｎ一層や不純物ドープのｎ十Ｈｒが比較的
に容易に作成することができることからＳＩＴ材料とし
て利用できるものである。
７七ルフアスＳｉ は、そのエネルギーバンドギャップ
が１．７．５〜１．９ ｅＶと結晶Ｓｉの１．１ ｅＶ
より太きいため短波長側の光吸収係数が約１桁根太ぎく
、また低温形成が可能である等のことより薄膜トランジ
スタを形成する場合に有利である。
が１．７．５〜１．９ ｅＶと結晶Ｓｉの１．１ ｅＶ
より太きいため短波長側の光吸収係数が約１桁根太ぎく
、また低温形成が可能である等のことより薄膜トランジ
スタを形成する場合に有利である。
一方、アモルファス材料ケ適用した場合の欠点としては
、少数キャリアの拡散長が結晶シリコノに比ベニ小さい
ことが挙げられる。また。
、少数キャリアの拡散長が結晶シリコノに比ベニ小さい
ことが挙げられる。また。
キャリア易動度も０５〜５ Ｖ −ｃｒｔ？／ ｓｅｃ
と結晶シリコンの５００〜１４００ Ｖ−ｃｒｔ？／ｓ
ｅｃとは比較にならない程小さいが、しかしＳＩＴはＭ
ＯＳ トランジスタやパイポーラトランジスタと異な
り。
と結晶シリコンの５００〜１４００ Ｖ−ｃｒｔ？／ｓ
ｅｃとは比較にならない程小さいが、しかしＳＩＴはＭ
ＯＳ トランジスタやパイポーラトランジスタと異な
り。
多数キャリアを電界でドリフトさせるものであろから、
易動度が小さいことは材料として他のデバイスはど致命
的にはならない。
易動度が小さいことは材料として他のデバイスはど致命
的にはならない。
発明の目的
本発明の目的は上述した不具合を解決し、雑光
波長上に対する感度記向上し得るよう適切忙構成したＳ
ＩＴを具える光電変換装置を提供する。
ＩＴを具える光電変換装置を提供する。
本発明の概要
本発明の光電変換装置に、静電訪等トラノジスタをフォ
トトランジスタとし℃用いるに際しソース領域、ドレイ
ノ領域、ゲート領域およびチャンネル領域をアモルファ
ス薄膜材でデバイス構成し、単体デバイスまたは２次元
配列した光電変換装置である。詳しくは１本発明の光電
変換装置は透明絶縁基板上に順次、透明電極。
トトランジスタとし℃用いるに際しソース領域、ドレイ
ノ領域、ゲート領域およびチャンネル領域をアモルファ
ス薄膜材でデバイス構成し、単体デバイスまたは２次元
配列した光電変換装置である。詳しくは１本発明の光電
変換装置は透明絶縁基板上に順次、透明電極。
ドレイノ領域、チャンネル領域′ｆＹ：積層して構成し
チャンネル領域にゲート領域を形成して上記透明絶縁基
板側より光入射７行なわせて光電変換を得る光電変換装
置である。
チャンネル領域にゲート領域を形成して上記透明絶縁基
板側より光入射７行なわせて光電変換を得る光電変換装
置である。
実施例
次に、添付図面を参照して本発明による光電変換装置の
実施例を詳細に説明する。第３図は。
実施例を詳細に説明する。第３図は。
８ Ｉ Ｔ Ｋ ａ−８ｉ：Ｈ’ｘ’＠用した本発明の
基本構成を示す断面図であり、第４図は、１セル部ｌ５
ＩＴの回路構成を示し、第５図は第３図に示した装置の
基板の深さ方向の電子ポテノシャル分布を示すものであ
る。
基本構成を示す断面図であり、第４図は、１セル部ｌ５
ＩＴの回路構成を示し、第５図は第３図に示した装置の
基板の深さ方向の電子ポテノシャル分布を示すものであ
る。
第３図において、装置の基板３１は、ガラス。
石英、サファイヤ等の透明Ｐ３緑材質から成り。
この基板３１上に透明電極３２が被着され℃いる。透明
電極３２には、酸化スズ（５ｎＯ２−） 。
電極３２には、酸化スズ（５ｎＯ２−） 。
酸化インジュウムースズ（ＩＴＯ）等が用いられ、この
透明電極３２はドレイン電極の役割をする。上記透明電
極３２上には、ｎ型不純物。
透明電極３２はドレイン電極の役割をする。上記透明電
極３２上には、ｎ型不純物。
例えば、リノ（Ｐ）またはアンチ七ノ（ｓｂ）が１０１
８〜１０２０原子シ自の濃度で添加されたｎ型の水素化
７七ルフアスシリコン（以下、ｎ型ａ Ｓｔ：Ｈと略す
）３３が形成され、更忙、このａ−８ｔ：Ｈ上には、グ
ロー放電またはスパッター法（反応性スパッタリング法
）で真性ａ−８ｉ：Ｉ（が連続的に形成されておりチン
ネル領域３４を形成している。
８〜１０２０原子シ自の濃度で添加されたｎ型の水素化
７七ルフアスシリコン（以下、ｎ型ａ Ｓｔ：Ｈと略す
）３３が形成され、更忙、このａ−８ｔ：Ｈ上には、グ
ロー放電またはスパッター法（反応性スパッタリング法
）で真性ａ−８ｉ：Ｉ（が連続的に形成されておりチン
ネル領域３４を形成している。
上記グルー放電或いはスパック−法を適用することは価
電子制御が可能なａ−８ｉ：Ｈを得に起因する多数の局
在準位を持つため、真性半導体としての性質７示すが価
電子制御をするのが困難なためＰ −ｎ接合が形成でき
ないと云われ℃いる点である。しかし、４水素化シリコ
ン（Ｓｉ）Ｉ４）中のブラズフ反応で形成されたａ −
８ｉにおいてはＰ −ｎ制御ができる。これはＳｔのｄ
ａｎｇｌｉｎｇ ｂｏｎｄが水素によってうめられ。
電子制御が可能なａ−８ｉ：Ｈを得に起因する多数の局
在準位を持つため、真性半導体としての性質７示すが価
電子制御をするのが困難なためＰ −ｎ接合が形成でき
ないと云われ℃いる点である。しかし、４水素化シリコ
ン（Ｓｉ）Ｉ４）中のブラズフ反応で形成されたａ −
８ｉにおいてはＰ −ｎ制御ができる。これはＳｔのｄ
ａｎｇｌｉｎｇ ｂｏｎｄが水素によってうめられ。
結果的に局在準位を少なくすることができること忙よる
からである。価電子制御が可能なａ−８ｉ：Ｈ膜では、
膜内の水素量は、密度１０ ”／ ｍ程度のｄａｎｇｌ
ｉｎｇ ｂｏｎｄを消去するための必要量よりはるかに
多い。ａ−８ｔ：Ｈにおける水素は、上記のようにｄａ
ｎｇｌｉｎｇ ｂｏｎｄを消去ｆる役割の他に、７モル
７アス構造の構成に自由度を与えることができる。すな
わち、必要量以上の水素が膜中忙含まれろとその内の何
割かはＨ−８−ＨになったりＳｔ −Ｉ（の鎖状構造に
なったり１−る。このＳｔ ）Ｉｚ（ｘ＝２．３１ の
構造が存在すると帯止帯内に新たな局在準位を形成し膜
質の低下にもなる。従って２本例におい毛は。
からである。価電子制御が可能なａ−８ｉ：Ｈ膜では、
膜内の水素量は、密度１０ ”／ ｍ程度のｄａｎｇｌ
ｉｎｇ ｂｏｎｄを消去するための必要量よりはるかに
多い。ａ−８ｔ：Ｈにおける水素は、上記のようにｄａ
ｎｇｌｉｎｇ ｂｏｎｄを消去ｆる役割の他に、７モル
７アス構造の構成に自由度を与えることができる。すな
わち、必要量以上の水素が膜中忙含まれろとその内の何
割かはＨ−８−ＨになったりＳｔ −Ｉ（の鎖状構造に
なったり１−る。このＳｔ ）Ｉｚ（ｘ＝２．３１ の
構造が存在すると帯止帯内に新たな局在準位を形成し膜
質の低下にもなる。従って２本例におい毛は。
ａ−８ｉ：Ｈ膜内の水素量は約１０〜３０チとすると共
に、ａ−３ｔ：ＨはＳｉとＨの結合力が余゛り強力でな
いためグロー放電或いはス・くツタ−法における雰囲気
は約３００℃前後以下とする。
に、ａ−３ｔ：ＨはＳｉとＨの結合力が余゛り強力でな
いためグロー放電或いはス・くツタ−法における雰囲気
は約３００℃前後以下とする。
上記チャンネル領域３４の真性ａ−８ｔ：Ｈ領域のゲー
ト領域となる予定部３４Ａには矩形状の架溝３４Ｂが化
学エツチングまたは物理的エツチングによって形成され
ており、この条溝３４８には、Ｐ型ａ−８ｉ：）ｌが埋
込ｆｈてゲート領域３５ン形成する。
ト領域となる予定部３４Ａには矩形状の架溝３４Ｂが化
学エツチングまたは物理的エツチングによって形成され
ており、この条溝３４８には、Ｐ型ａ−８ｉ：）ｌが埋
込ｆｈてゲート領域３５ン形成する。
このゲート領域３５上に絶縁物１例えば３ｔ０２＋８ｉ
：ＩＮ４． Ａｌ２Ｏ３、酸化タノタル（Ｔａ０ｚ ）
或いはそれらの複合膜で絶縁層３６を形成し、更（。
：ＩＮ４． Ａｌ２Ｏ３、酸化タノタル（Ｔａ０ｚ ）
或いはそれらの複合膜で絶縁層３６を形成し、更（。
この絶縁ＪＰＩ３６上Ｑて金属電極を被着してゲート電
極３７を形成する。
極３７を形成する。
他方、上記チャンネル領域３４に形成した条溝３４Ｂに
挾まれた凸部状のソース領域の予定部３８には、ｎ型ａ
−８ｉ：Ｈでソース領域３９を形成し、このソース領域
３９上に金属電極をた基板３１１！ｌＩより光照射は矢
印方向に照射され。
挾まれた凸部状のソース領域の予定部３８には、ｎ型ａ
−８ｉ：Ｈでソース領域３９を形成し、このソース領域
３９上に金属電極をた基板３１１！ｌＩより光照射は矢
印方向に照射され。
順次、透明電極３２更忙、ドレイン電極３３へと入射す
る。
る。
第４図は、上述の第３図におけろ基本構成の１セル部Ｌ
ＳＩＴの基本的な回路構成を示しており１図示のように
５ＩＴ４１のソース側にはスイッチ用のトラフ／ジスタ
４２と負荷抵抗４３および５ＩＴ４１のソース・ドレイ
ン間圧バイアス電圧ＶＳＤ’＜供給する電圧源４４が接
続されており、配置（ビデオライン）４５は上記スイッ
チ用トランジスタ４２と負荷抵抗４３までのビデオライ
ンである。ま、た１ φＳはスイッチ用トランジスタ４
２に加わるパルス電圧、φＧＫパルス電圧φＳが加わり
、スイッチ用トランジスタ４２が導通し℃゛区圧源４４
の＋４圧がＳＩ’［’４１に印加されると光入力４６に
より光信号の書き込みが行なわれる。このときφＧは印
加されておらす、φＧが印加され５ＩＴ４１が導通する
と２元入力に対応してドレイン電流が生じ出力端子４７
より光出力信号なイ；Ｉることができ、る。従って、光
入力４６の強弱によって出力螺子４７０光出力は変化し
、ダイナミックレノンが大きいという特性が得られろ。
ＳＩＴの基本的な回路構成を示しており１図示のように
５ＩＴ４１のソース側にはスイッチ用のトラフ／ジスタ
４２と負荷抵抗４３および５ＩＴ４１のソース・ドレイ
ン間圧バイアス電圧ＶＳＤ’＜供給する電圧源４４が接
続されており、配置（ビデオライン）４５は上記スイッ
チ用トランジスタ４２と負荷抵抗４３までのビデオライ
ンである。ま、た１ φＳはスイッチ用トランジスタ４
２に加わるパルス電圧、φＧＫパルス電圧φＳが加わり
、スイッチ用トランジスタ４２が導通し℃゛区圧源４４
の＋４圧がＳＩ’［’４１に印加されると光入力４６に
より光信号の書き込みが行なわれる。このときφＧは印
加されておらす、φＧが印加され５ＩＴ４１が導通する
と２元入力に対応してドレイン電流が生じ出力端子４７
より光出力信号なイ；Ｉることができ、る。従って、光
入力４６の強弱によって出力螺子４７０光出力は変化し
、ダイナミックレノンが大きいという特性が得られろ。
次に２本発明の動作原理を上述の第３図、およびこの基
本構成から１セル部ｌ５ＩＴを取り出した回路構成を示
す第４図およびソース領域３８からチャンネル領域３４
ン経℃ドレイ／領域３３へ向っての電子ポテノシャルの
分布を示す第５図完参照して説明する。
本構成から１セル部ｌ５ＩＴを取り出した回路構成を示
す第４図およびソース領域３８からチャンネル領域３４
ン経℃ドレイ／領域３３へ向っての電子ポテノシャルの
分布を示す第５図完参照して説明する。
第５図において１図中の曲線（ａ）は５ＩＴ４１のソー
ス・ドレイン間に電圧が無バイアスの状態、また曲線（
ｂ）はソース・ドレイ７間にバイアス電圧ｖＳＤ（電圧
源４４）が印加されている状態を示す。上記バイアス電
圧ＶＳＤＫより５ＩＴ４１のソース・ドレイン間がバイ
アスされてい℃もソース・ドレイ７間の途中には、上述
のチャンネル領域を形成し℃いるチャンネル領域３４（
真性ａ−８ｉ：Ｈ）による電位障壁があるため、ソース
・ドレイン電流ＩＳＤはこのままの状態は流れない。
ス・ドレイン間に電圧が無バイアスの状態、また曲線（
ｂ）はソース・ドレイ７間にバイアス電圧ｖＳＤ（電圧
源４４）が印加されている状態を示す。上記バイアス電
圧ＶＳＤＫより５ＩＴ４１のソース・ドレイン間がバイ
アスされてい℃もソース・ドレイ７間の途中には、上述
のチャンネル領域を形成し℃いるチャンネル領域３４（
真性ａ−８ｉ：Ｈ）による電位障壁があるため、ソース
・ドレイン電流ＩＳＤはこのままの状態は流れない。
今、チャンネル領域な形成しているチャンネル領域３４
（ａ−８ｉ：Ｈ）に上述のように光が入射すると、この
チャンネル領域３４内圧光エネルギーと光量子数に比例
した電子−正孔対が発生する。次に、ソース・ドレイン
間にし；イ７ス電圧Ｖ８Ｄが印加されている時は、チャ
ンネル領域３４のａ−８ｉ：ＨＫはゲートからドレイン
釦向って電場勾配が生じ工いるから、その結果、生成し
た電子−正孔対は解離して電子はドレイン領域３３．正
孔はゲート領域３５にドリフトする。このゲート領域３
５４Ｃドリフトした正孔は、ゲートが電気的に浮遊状態
であればドレインに蓄積してゲートの電位を押し上げる
。
（ａ−８ｉ：Ｈ）に上述のように光が入射すると、この
チャンネル領域３４内圧光エネルギーと光量子数に比例
した電子−正孔対が発生する。次に、ソース・ドレイン
間にし；イ７ス電圧Ｖ８Ｄが印加されている時は、チャ
ンネル領域３４のａ−８ｉ：ＨＫはゲートからドレイン
釦向って電場勾配が生じ工いるから、その結果、生成し
た電子−正孔対は解離して電子はドレイン領域３３．正
孔はゲート領域３５にドリフトする。このゲート領域３
５４Ｃドリフトした正孔は、ゲートが電気的に浮遊状態
であればドレインに蓄積してゲートの電位を押し上げる
。
それ罠よってソース・ドレイン間の障壁が１図中の曲線
（Ｃ）のように変化し、上記チャンネル領域３４を通過
する電流が増加する。上記ゲートにおけるゲート電位の
変化量は光量の光量に比例する。一方、ソース・ドレイ
ン電流ＩＳＤはゲート電位と指数関数的な関係にあるた
め。
（Ｃ）のように変化し、上記チャンネル領域３４を通過
する電流が増加する。上記ゲートにおけるゲート電位の
変化量は光量の光量に比例する。一方、ソース・ドレイ
ン電流ＩＳＤはゲート電位と指数関数的な関係にあるた
め。
ゲート電位が僅かに変化してもソース・ドレイン電流Ｉ
ＳＤの変化は大きく男われる。換言すれば、ゲートに蓄
オペした光電荷は、増巾され。
ＳＤの変化は大きく男われる。換言すれば、ゲートに蓄
オペした光電荷は、増巾され。
ソース・ドレイン電流ＩＤＳとして取り出すことができ
る。
る。
第６図は、上述の本発明の基本構成な撮像素子用にマト
リックス状１ｃ２次元配列したエリアデバイスの回路構
成を示す。図において、光電変換部である５ＩＴ５０−
１．５０−２．５０−３．・・・・・・の夫々のソース
Ｓに垂直信号選択線５１−１．．５１−２． ５１−３
．・・・・・・が接続され、上記ＳＩＴの夫々のドレイ
ンＤはアースに接続されている。上記垂直信号選択線５
１−１゜５１−２．５１−３．・・・・・・ には垂直
信号読み出し用のＭＯ８ＦＥＴ５２−１．５２−２．５
２−３、・・・・・・のソースを介して、これらのドレ
イン１）ｌにはビデオライン５３が共通に接続される。
リックス状１ｃ２次元配列したエリアデバイスの回路構
成を示す。図において、光電変換部である５ＩＴ５０−
１．５０−２．５０−３．・・・・・・の夫々のソース
Ｓに垂直信号選択線５１−１．．５１−２． ５１−３
．・・・・・・が接続され、上記ＳＩＴの夫々のドレイ
ンＤはアースに接続されている。上記垂直信号選択線５
１−１゜５１−２．５１−３．・・・・・・ には垂直
信号読み出し用のＭＯ８ＦＥＴ５２−１．５２−２．５
２−３、・・・・・・のソースを介して、これらのドレ
イン１）ｌにはビデオライン５３が共通に接続される。
こ、のビデオライン５３には、負荷抵抗５４．更に、上
記ＳＩＴ群のソース・ドレイン間に負荷抵抗５４を介し
℃バイアス電圧ＶＳＤＹ印加する電圧源５５が接続され
ており、５６はビデオ出力を得る出力端子である。更に
、上記ＭＯ８ＦＥＴから成るスイッチ群の夫々のゲート
は、垂直シフトレジスタ５７に接続されている。尚、上
記垂直信号読出し用のスイッチ用トランジスタとしてＳ
ＩＴ′％！適用してもよい。
記ＳＩＴ群のソース・ドレイン間に負荷抵抗５４を介し
℃バイアス電圧ＶＳＤＹ印加する電圧源５５が接続され
ており、５６はビデオ出力を得る出力端子である。更に
、上記ＭＯ８ＦＥＴから成るスイッチ群の夫々のゲート
は、垂直シフトレジスタ５７に接続されている。尚、上
記垂直信号読出し用のスイッチ用トランジスタとしてＳ
ＩＴ′％！適用してもよい。
他方、上記ＳＩＴ群の内１列状に配列された５ＩＴ５０
−１．５０−４．・・・・、５’０−２゜５ｏ−ｓ、・
・・・・・、 ５０−３．５０−６．・・・・・・の夫
々の信号蓄積容量Ｃを具えたゲートＧには水平信号選択
線５８−’１．５８−２．５８−３゜・・・・・が夫々
に接続されると共にこれら水平信号選択線群は水平シフ
トレジスタ５９に接続される。
−１．５０−４．・・・・、５’０−２゜５ｏ−ｓ、・
・・・・・、 ５０−３．５０−６．・・・・・・の夫
々の信号蓄積容量Ｃを具えたゲートＧには水平信号選択
線５８−’１．５８−２．５８−３゜・・・・・が夫々
に接続されると共にこれら水平信号選択線群は水平シフ
トレジスタ５９に接続される。
このようにＳＩＴのゲートＧを信号蓄積容量ＣＹ介して
接続するのは各ＳｊＴ間の光電荷の分離とスイッチの役
割を行なわせる為である。
接続するのは各ＳｊＴ間の光電荷の分離とスイッチの役
割を行なわせる為である。
すなわち、信号蓄積容量Ｃが介在することによって蓄積
した光電荷は、＠接するＳＩＴに流れ込むことはできな
いが２パルス電圧は垂直信号選択線５１−１．５１−２
．・・・・・・を通して印加することができろ。このよ
うＫＳＩＴのゲートＧにパルス電圧が印加されると、ゲ
ート電圧は光電荷による電位変化分と外部からの印加パ
ルスによる電圧変化分が重畳した値に変化する。
した光電荷は、＠接するＳＩＴに流れ込むことはできな
いが２パルス電圧は垂直信号選択線５１−１．５１−２
．・・・・・・を通して印加することができろ。このよ
うＫＳＩＴのゲートＧにパルス電圧が印加されると、ゲ
ート電圧は光電荷による電位変化分と外部からの印加パ
ルスによる電圧変化分が重畳した値に変化する。
ＳＩＴのゲートＧに印加するパルス電圧の太きさは、こ
のパルス電圧のみではチャンネルがオンせず、光電荷に
よる変化分が加わった時忙オンするように予じめ所定値
に調整し℃おく。
のパルス電圧のみではチャンネルがオンせず、光電荷に
よる変化分が加わった時忙オンするように予じめ所定値
に調整し℃おく。
今、垂直信号選択線５ Ｆ−１，５１−２，・・・・・
・（設げられた上記読み出し用のトランジスタＭＯ８Ｆ
ＥＴ ５２−１．５２−２．・・・・・・Ｚ垂直ソフト
レジスタ５７でオンにした状態で水平信号選択線５９か
ら印加パルスを送出すれば上記垂直〒水平信号選択線の
交叉したＳＩＴ、例えば５ＩＴ５０−１がアドレスされ
る。このアドレスされた５ＩＴ５０−１には、上記′眠
圧源５５から負荷抵抗（ＲＬ）５４’ｒ通ってソース・
ドレイノミ流ＩＳＤが流れる。このソース・ドレイノミ
流ＩＳＤは光電荷と相関があることは上述の説明の通り
である。
・（設げられた上記読み出し用のトランジスタＭＯ８Ｆ
ＥＴ ５２−１．５２−２．・・・・・・Ｚ垂直ソフト
レジスタ５７でオンにした状態で水平信号選択線５９か
ら印加パルスを送出すれば上記垂直〒水平信号選択線の
交叉したＳＩＴ、例えば５ＩＴ５０−１がアドレスされ
る。このアドレスされた５ＩＴ５０−１には、上記′眠
圧源５５から負荷抵抗（ＲＬ）５４’ｒ通ってソース・
ドレイノミ流ＩＳＤが流れる。このソース・ドレイノミ
流ＩＳＤは光電荷と相関があることは上述の説明の通り
である。
第７図は、上述の本発明の基本構成ン撮像素子用にマト
リックス状に配列したエリアデバイスの一実施例を示す
平面図であり、第８図は。
リックス状に配列したエリアデバイスの一実施例を示す
平面図であり、第８図は。
このエリアデバイスのＡ−Ａ矢視の断面構造を示す図で
ある。
ある。
図において、デバイスの基板７１は、ガラス。
サファイヤ、石英等の透明Ｉ冶緑材質より成り。
この基板７１上には、５ｎ０２．ＩＴＯ等の透明電極７
２．更にｎ型ａ−８ｉ：Ｉ（より成るドレイン領域７３
が順次に被着形成されている。上記ドレイン領域７３は
マトリックス状に配列された各絵素のＳＩＴにすべて共
通となっており、このドレイン領域７３上には真性ａ−
８ｉ：ＨＭが形成されており、これがチャンネル領域７
４を形成している。
２．更にｎ型ａ−８ｉ：Ｉ（より成るドレイン領域７３
が順次に被着形成されている。上記ドレイン領域７３は
マトリックス状に配列された各絵素のＳＩＴにすべて共
通となっており、このドレイン領域７３上には真性ａ−
８ｉ：ＨＭが形成されており、これがチャンネル領域７
４を形成している。
上記チャンネル領域７４には、ゲート領域を設けるため
の矩形状の条溝７５ン化学エツチングまたは物理的エツ
チングを形１．１！Ｌ、 この条溝７５にＰ型ａ−８ｉ
：Ｈを埋込み、第１のゲート領域７６Ａおよび第２のゲ
ート領域７６Ｂを形成する。この第２のゲート領域７６
Ｂおよび上記チャンネル領域７４をドレ・ｆン領域７３
に、至るまで化学エツチングまたは物理的エッチこ′グ
な行ない、隘接する各ＳＩＴの絶縁分離をするための分
離条溝７７を形／＆：ｆる。次に、上記第１のゲート領
域７６Ａ、第２のゲート領域７６Ｂの表面および分離条
溝７７ Ｋ ５ｉｎ２． Ｓｉ３Ｎ４゜Ａｌ２Ｏ３，酸
化タンタル或いはそれらの複合膜からなる絶縁物で絶縁
Ｍ７８を形成する。
の矩形状の条溝７５ン化学エツチングまたは物理的エツ
チングを形１．１！Ｌ、 この条溝７５にＰ型ａ−８ｉ
：Ｈを埋込み、第１のゲート領域７６Ａおよび第２のゲ
ート領域７６Ｂを形成する。この第２のゲート領域７６
Ｂおよび上記チャンネル領域７４をドレ・ｆン領域７３
に、至るまで化学エツチングまたは物理的エッチこ′グ
な行ない、隘接する各ＳＩＴの絶縁分離をするための分
離条溝７７を形／＆：ｆる。次に、上記第１のゲート領
域７６Ａ、第２のゲート領域７６Ｂの表面および分離条
溝７７ Ｋ ５ｉｎ２． Ｓｉ３Ｎ４゜Ａｌ２Ｏ３，酸
化タンタル或いはそれらの複合膜からなる絶縁物で絶縁
Ｍ７８を形成する。
他方、上記チャンネル領域７４の第１のゲート領域７６
Ａ’１１’包囲する形状（矩形状Ｊに残留されたソース
領域の予定面７９上には、ｎ型ａ−８ｉ：Ｈからなるソ
ース領域８０％ｉ形成する。
Ａ’１１’包囲する形状（矩形状Ｊに残留されたソース
領域の予定面７９上には、ｎ型ａ−８ｉ：Ｈからなるソ
ース領域８０％ｉ形成する。
このソース領域８０および上記第１のゲート領域７６Ａ
と第２のゲート領域７６Ｂとの表面ｅこ形成された夫々
の絶縁層７８Ａ、７８Ｂに。
と第２のゲート領域７６Ｂとの表面ｅこ形成された夫々
の絶縁層７８Ａ、７８Ｂに。
金属電極を形成して夫々にソース電極８１およびゲート
電極８２を設ける。
電極８２を設ける。
上記のように１絵素、すなわち１分隨条溝７７に形成さ
れた絶縁層７７で包囲された１ブロツク内の信号蓄積容
１（は、第１のゲート領域７６Ａ上に形成した絶縁層７
８およびｔＪｆＪ２のゲート領域７６Ｂ上に同様に形成
した絶縁層７８によるＭＩＳ構造罠よって構成される。
れた絶縁層７７で包囲された１ブロツク内の信号蓄積容
１（は、第１のゲート領域７６Ａ上に形成した絶縁層７
８およびｔＪｆＪ２のゲート領域７６Ｂ上に同様に形成
した絶縁層７８によるＭＩＳ構造罠よって構成される。
以上のようＫＷ成することにより、矩形状の第１のゲー
ト領域７６Ａ’ｅ包囲する類似形のソース領域８０．更
に、このソース領域８０を同様に包囲する第２のゲート
領域７６Ｂが得られ。
ト領域７６Ａ’ｅ包囲する類似形のソース領域８０．更
に、このソース領域８０を同様に包囲する第２のゲート
領域７６Ｂが得られ。
この１絵累に相当するＳＩＴを絶縁層７８Ｂによって分
離する構造が得ることができる。５次Ｋ。
離する構造が得ることができる。５次Ｋ。
上記第１のゲート領域７６Ａおよび汀２のゲート領域ｒ
６Ｂ＊これらの表面に形成したゲート電極８２を介して
内部配線パターン８２により一体的に接続し、これを各
５ＩＴＥついて行ない水平信号選択線８３−１．８３−
２．・・・・・・忙接続し、更忙、これら水平信号選択
線には水平シフトレジスタ（図示せず）を汲続する、更
に。
６Ｂ＊これらの表面に形成したゲート電極８２を介して
内部配線パターン８２により一体的に接続し、これを各
５ＩＴＥついて行ない水平信号選択線８３−１．８３−
２．・・・・・・忙接続し、更忙、これら水平信号選択
線には水平シフトレジスタ（図示せず）を汲続する、更
に。
上記ソース電極８１には、垂直信号選択線８４−１．８
４−２．・・・・・を接を元し、これら垂直信号選択線
には垂直ソフトレジスタ（図示せず）が接続される。尚
、光照射は矢印８５で示すように基板７エ側より受光す
るようになっている。
４−２．・・・・・を接を元し、これら垂直信号選択線
には垂直ソフトレジスタ（図示せず）が接続される。尚
、光照射は矢印８５で示すように基板７エ側より受光す
るようになっている。
第８図は、上述の本発明の基本講成化撮像素子用にマト
リックス状に配列したエリアデバイスの他の実施例を示
す平面図であり、第８図は。
リックス状に配列したエリアデバイスの他の実施例を示
す平面図であり、第８図は。
このエリアデバイスのＡ−Ｎ矢視の断面構造を示す図で
ある。本実施例は、上述の第１の実施例のように、ソー
ス領域が第１のゲート領域と第２のゲート領域との間に
形成され、ゲート領域を２分しているのに対して、ソー
ス領域はゲート領域によって全周辺が包囲されているも
のである。上述の第１の実施例と同様な機能を具える部
材は同一符号を付しその説明は省略するものとする。
ある。本実施例は、上述の第１の実施例のように、ソー
ス領域が第１のゲート領域と第２のゲート領域との間に
形成され、ゲート領域を２分しているのに対して、ソー
ス領域はゲート領域によって全周辺が包囲されているも
のである。上述の第１の実施例と同様な機能を具える部
材は同一符号を付しその説明は省略するものとする。
図に：：ｔｏＴｕ’１：、今、 Ｓ Ｉ Ｔ １００−
７にツいてみると、基板７１上には順次、透明電極７２
゜ｎ型ａ−８ｉ：Ｈ層より成るドレイン領域７３゜真性
ａ−８ｉ：Ｈ層より成るチャンネル領域７４が形成され
ている。上記チャンネル領域７４に矩形状のリース領域
を残しゲート領域を形成するための条溝７５を化学エツ
チングまたは物理的エツチングで形成し、ゲート領域９
１を形成する。次に、このゲート領域９１に同様な化学
エツチングまたは物理的エツチングで分離条溝７７をチ
ャンネル領域７４に形成し、この分離形成する。
７にツいてみると、基板７１上には順次、透明電極７２
゜ｎ型ａ−８ｉ：Ｈ層より成るドレイン領域７３゜真性
ａ−８ｉ：Ｈ層より成るチャンネル領域７４が形成され
ている。上記チャンネル領域７４に矩形状のリース領域
を残しゲート領域を形成するための条溝７５を化学エツ
チングまたは物理的エツチングで形成し、ゲート領域９
１を形成する。次に、このゲート領域９１に同様な化学
エツチングまたは物理的エツチングで分離条溝７７をチ
ャンネル領域７４に形成し、この分離形成する。
他方、ゲート領域９１に包囲された矩形状のソース領域
の予定面７９上にソース領域８０を形成する。この様に
して５ＩＴ１００−７のソース領域８０およびゲート領
域９１上に夫々に金属電極８１および８２を形成し、金
属電極８２には水平信号選択線８３−３を従伏して、更
に。
の予定面７９上にソース領域８０を形成する。この様に
して５ＩＴ１００−７のソース領域８０およびゲート領
域９１上に夫々に金属電極８１および８２を形成し、金
属電極８２には水平信号選択線８３−３を従伏して、更
に。
金属電極８１には垂直信号選択線８４−２に接続する。
また、上記水平および垂直信号２選択線８３−３．８４
−２には、夫々に水平および垂直ノットレジスタ（図示
せず）が接続されて（・ろ。
−２には、夫々に水平および垂直ノットレジスタ（図示
せず）が接続されて（・ろ。
以上のように構成することにより、矩形状のソース領域
８０を包囲するゲート領域９１’／得ると共に、この１
絵素に相当するＳＩＴを絶縁層７８によって分離する構
造をイ（）ることかできる。尚、上述のｔ３１の実施例
と同様に、信号蓄積容量は、ソース領域８０乞包囲する
ゲート領域９１上に形成した絶縁Ｊ１１７８によるＭ
Ｉ Ｓ構造によって得られる。
８０を包囲するゲート領域９１’／得ると共に、この１
絵素に相当するＳＩＴを絶縁層７８によって分離する構
造をイ（）ることかできる。尚、上述のｔ３１の実施例
と同様に、信号蓄積容量は、ソース領域８０乞包囲する
ゲート領域９１上に形成した絶縁Ｊ１１７８によるＭ
Ｉ Ｓ構造によって得られる。
上述した実施例では、アモルファスの材料を水素化アモ
ルファスＳｔとし℃イ゛べて説明したが、必ずしもこれ
に限定されるものではない。
ルファスＳｔとし℃イ゛べて説明したが、必ずしもこれ
に限定されるものではない。
例えば、水素化アモルファスＧｅ、水素化ア七ルファス
５ｉ−Ｇｅ、弗素添加水素１ヒフ七ルファスＳｔ （ａ
−４８：ｆ（：Ｆ）などの薄膜形成カ容易ナアモルフ
ァス拐料であれば良い。更に、アモルファス材料は■族
元素に限定されろものではなく１通−■族及び■−■族
のアモルファス材であっても良いのは当然である。
５ｉ−Ｇｅ、弗素添加水素１ヒフ七ルファスＳｔ （ａ
−４８：ｆ（：Ｆ）などの薄膜形成カ容易ナアモルフ
ァス拐料であれば良い。更に、アモルファス材料は■族
元素に限定されろものではなく１通−■族及び■−■族
のアモルファス材であっても良いのは当然である。
上述の本実施例では、ソース、ドレイン領域をｎ型、ゲ
ート領ＭをＰ−型とじｌこがこれ（′ｉタイプが逆であ
っても構わない。更に、ソース−ドレイン間のバイアス
も本実施例ではソース１１０をすべて高電位に保ったが
、これも逆にソース側を接地しドレイン９１１１を高電
位に保っても４苛わない。
ート領ＭをＰ−型とじｌこがこれ（′ｉタイプが逆であ
っても構わない。更に、ソース−ドレイン間のバイアス
も本実施例ではソース１１０をすべて高電位に保ったが
、これも逆にソース側を接地しドレイン９１１１を高電
位に保っても４苛わない。
発明の効果
（１２本発明の光電変換装置によれば、透明基板透明電
極を用いて基板の裏面よりｙｔ、を入射することができ
るために、受光１■潰を大きくとることができ、従って
、感度な高めることができる。また、上記透明基板、透
！′Ａ電漢等の受光面な平旦にできる溝道であるので、
カラーフィルタ膜や反射防止ｊ漠の受光部分への形成が
容易である。更に、上記受光面（基板裏面ンの反対側に
周辺回路淳のデバイスを多層に形成すること力ｔできる
− （２ン 本発明の光電変換＆訛によれば、７七ル７アス
材料ケ用いている為、光吸収極大値がバルク結＆よりも
青色帯域にン７（・しｒｆ色波長の分光感度が改善され
る。
極を用いて基板の裏面よりｙｔ、を入射することができ
るために、受光１■潰を大きくとることができ、従って
、感度な高めることができる。また、上記透明基板、透
！′Ａ電漢等の受光面な平旦にできる溝道であるので、
カラーフィルタ膜や反射防止ｊ漠の受光部分への形成が
容易である。更に、上記受光面（基板裏面ンの反対側に
周辺回路淳のデバイスを多層に形成すること力ｔできる
− （２ン 本発明の光電変換＆訛によれば、７七ル７アス
材料ケ用いている為、光吸収極大値がバルク結＆よりも
青色帯域にン７（・しｒｆ色波長の分光感度が改善され
る。
（３） 本発明の光電変換装１造によれば、薄膜デバイ
スであるため製造にあｔこり低温プロセスが利用でき、
製作が容易である。
スであるため製造にあｔこり低温プロセスが利用でき、
製作が容易である。
等の利点な有し、所叩、基板内と反対測知受光面を具え
た表面入射光デバ・イスに比較し極めて有利な同体撮像
製置を得ることができる。
た表面入射光デバ・イスに比較し極めて有利な同体撮像
製置を得ることができる。
第１図（Ａ月主従来のＳＩＴを具えた固体撮像装置の断
面図、同図（Ｂ）はこの固体撮像装置の回路図、同図（
Ｃ）はこの固体撮像装置の信号波形図、第２図はＳｔ
の光吸収係数の波長依存特性図、第３図乃至第１０図は
本発明にょる光電変換装置の夫々の実施例を示し、第３
図は基本構成を示す断面図、＠４図は１セル部ｌ５ＩＴ
の回路構成図、第５図は基板の深さ方向の電子ポテンシ
ャル分布図、第６図は２次元配列したエリアデバイスの
回路構成図２第７図は一実施例によるエリアデバイスの
平面図、第８図はこのエリアデバイスの断面図、第９図
は他の実施例によるエリアデバイスの平面図、第１０図
はこのエリアデバイスの断面図である。 ３１．７１・・・・・・透明絶縁基板 ３２．７２・・・用透明電極 ３３．７３・・・・・・ ドレイノ領域３４．７４・・
・・・チャンネル領域 ３５．９３・・・・・・ゲート領域 ３６．７８Ａ、７８Ｂ、・・・・・・ 絶縁層３９．８
０ ・・・・・・ソースｇｉ、域４ 工、５０ １．
５０−２ ・・・・・・、Ｚｏｏ−１゜１００−２．
・・・・・・ ５ＩＴ ５１’−１，５１，−２，・・・・・・ 、８４−１．
８４−２．・・・・・・垂直信号選択叙 ５８−１． ５８−２． ・・・・・・、８３−１．８
３−２．・・・・・・水平信号還択綜 第４図 ）卆友各Ｊｌ力゛りの距ト１□ 第６図
面図、同図（Ｂ）はこの固体撮像装置の回路図、同図（
Ｃ）はこの固体撮像装置の信号波形図、第２図はＳｔ
の光吸収係数の波長依存特性図、第３図乃至第１０図は
本発明にょる光電変換装置の夫々の実施例を示し、第３
図は基本構成を示す断面図、＠４図は１セル部ｌ５ＩＴ
の回路構成図、第５図は基板の深さ方向の電子ポテンシ
ャル分布図、第６図は２次元配列したエリアデバイスの
回路構成図２第７図は一実施例によるエリアデバイスの
平面図、第８図はこのエリアデバイスの断面図、第９図
は他の実施例によるエリアデバイスの平面図、第１０図
はこのエリアデバイスの断面図である。 ３１．７１・・・・・・透明絶縁基板 ３２．７２・・・用透明電極 ３３．７３・・・・・・ ドレイノ領域３４．７４・・
・・・チャンネル領域 ３５．９３・・・・・・ゲート領域 ３６．７８Ａ、７８Ｂ、・・・・・・ 絶縁層３９．８
０ ・・・・・・ソースｇｉ、域４ 工、５０ １．
５０−２ ・・・・・・、Ｚｏｏ−１゜１００−２．
・・・・・・ ５ＩＴ ５１’−１，５１，−２，・・・・・・ 、８４−１．
８４−２．・・・・・・垂直信号選択叙 ５８−１． ５８−２． ・・・・・・、８３−１．８
３−２．・・・・・・水平信号還択綜 第４図 ）卆友各Ｊｌ力゛りの距ト１□ 第６図
Claims (1)
- 【特許請求の範囲】 １、静電誘導トランジスタをフォトトランジスアモルフ
ァス薄膜材で単体デバイス構成としたことを特徴とする
光電変換装置。 ２、特許請求の範囲第１項記載の光電変換装置において
、透明絶縁基板上の透明電極を介して形成したドレイン
領域と、上記ドレイン領域上にチャンネル領域およびソ
ース領域！ノ臆欠積み重ね上記チャンネル領域の一部に
ゲート領域ン形成して単体デバイス構成としたことを特
徴とする光電変換装置。 ３、特許請求の範囲ＭＩ項または第２項記載の光電変換
装置において、上記光電変換装置の単体デバイスχ２次
元に配列し、各単体デバイスの光電荷信号を独立に読み
出すための各静電誘導トランジスタ間に形成した信号分
離用の絶縁領域と、ソース領域およびゲート領域の夫々
に信号読み出し用選択線を具え２次元配列の構成とした
ことを特徴とする光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108227A JPS60784A (ja) | 1983-06-16 | 1983-06-16 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108227A JPS60784A (ja) | 1983-06-16 | 1983-06-16 | 光電変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60784A true JPS60784A (ja) | 1985-01-05 |
Family
ID=14479270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58108227A Pending JPS60784A (ja) | 1983-06-16 | 1983-06-16 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60784A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4755859A (en) * | 1985-09-30 | 1988-07-05 | Kabushiki Kaisha Toshiba | Thin film static induction transistor and method for manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320885A (en) * | 1976-08-11 | 1978-02-25 | Semiconductor Res Found | Electrostatic induction type semiconductor device |
-
1983
- 1983-06-16 JP JP58108227A patent/JPS60784A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320885A (en) * | 1976-08-11 | 1978-02-25 | Semiconductor Res Found | Electrostatic induction type semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4755859A (en) * | 1985-09-30 | 1988-07-05 | Kabushiki Kaisha Toshiba | Thin film static induction transistor and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6884288B1 (ja) | 電磁波検出器 | |
| CN106449861B (zh) | 光传感器元件和光电转换装置 | |
| US20160013243A1 (en) | Photosensor arrays for detection of radiation and process for the preparation thereof | |
| JP4127416B2 (ja) | 光センサ、光センサの作製方法、リニアイメージセンサ及びエリアセンサ | |
| US20130264485A1 (en) | Method of manufacturing radiation detection apparatus, radiation detection apparatus, and radiation imaging system | |
| US6528794B1 (en) | Radiation detecting apparatus | |
| JPS6218755A (ja) | 固体撮像装置 | |
| US8962377B2 (en) | Pixelated imager with motfet and process | |
| US4907054A (en) | Matrix of photosensitive elements combining a phototransistor with a storage capacitor | |
| JP2000058808A (ja) | 二次元画像検出器 | |
| CN108281443B (zh) | 一种基于soi衬底的石墨烯/硅异质结ccd像素阵列及其制备方法 | |
| JP2000156522A (ja) | 光電変換装置 | |
| CN114765212B (zh) | 一种驱动背板及其制作方法、探测基板及探测装置 | |
| Groom et al. | Back-illuminated, fully-depleted CCD image sensors for use in optical and near-IR astronomy | |
| US4974043A (en) | Solid-state image sensor | |
| US4433343A (en) | Extrinsic infrared detector with dopant site charge-neutralization | |
| JPS60784A (ja) | 光電変換装置 | |
| CN119029003A (zh) | 红外成像仪 | |
| JPS60254886A (ja) | 固体撮像装置 | |
| JPH027051B2 (ja) | ||
| JPH0864793A (ja) | 光電変換装置 | |
| JPS59107688A (ja) | 半導体撮像装置 | |
| Zhu et al. | Novel Photosensitive Dielectric-Based Image Sensor with Both High Signal-to-Noise Ratio and High Fill Factor | |
| JPH0449787B2 (ja) | ||
| JP3246062B2 (ja) | フォトセンサシステム |