JPS6079394A

JPS6079394A - カラ−グラフイツク表示装置

Info

Publication number: JPS6079394A
Application number: JP58187466A
Authority: JP
Inventors: 隆青木; 田中　利宜
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1983-10-06
Filing date: 1983-10-06
Publication date: 1985-05-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明はカラーグラフィック表示装置に関する。

〔従来技術とその問題点〕

従来、カラーグラフィック表示装置においては、ビデオ
ＲＡＭにカラーグラフィックデータを書込む場合、各表
示ドツトに対してそれぞれＲ（赤）、Ｂ（青）、Ｇ（緑
）のカラーデータを同時に書込むようにしている。この
ため、グラフィックデータを表示する場合、あるいは指
定表示エリアにおける表示カラーを変更する場合、ビデ
オＲＡＭに対し、Ｒ，Ｂ、Ｇの中の特定のカラーエリア
のみにデータを書込みたい場合でも、常にＲ，Ｂ、Ｇの
３つのエリアについてデータの書込みを行なわなければ
ならず、その制御が非常に面倒でちった。

〔発明の目的〕

本発明は上記の点に鑑みてなされたもので、カラーグラ
フィックビデオメモリのＲ，Ｂ、Ｇの任意のエリアに対
して独自にデータの書込みができ、表示コントロールが
きわめて容易になると共に、カラーグラフィックの表示
機能を高めることができるカラーグラフィック表示装置
を提供することを目的とする。

〔発明の実施例〕

以下図面を参照して本発明の一実施例を説明する。第１
図において、１ノはキー人力部で、そのキー人力はＣＰ
Ｕ　１２へ送られる。このＣＰＵ　Ｊ　２は、内部にＡ
、Ｂ、・・・のレジスタを備えておシ、データ書換制御
回路１３に対して表示用カラーデータを出方する。上記
カラーデータは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の三原
色およびＨ（輝度）の４ビツトから衣っている。しかし
て、上記データ書換制御回路１３は、１バイト（８ビツ
ト）のバッファ１３ａ。

１３ｂを備えており、ＣＰＵ　１２からのカラーデータ
をバッファ１３ｍに蓄え、Ｒ，Ｇ、Ｈのカラービットは
ダート回路（ｙ７．Ｇ！’、ＧＪを介して、また、輝度
信号Ｈは直接ビデオＲＡＭ１４へ出力する。このビデオ
ＲＡＭ　１’　４は、各バイト毎に２ビツト分のカラー
データＲ，Ｇ。

Ｂ、Ｈ全記憶するようになっている。このビデオＲＡＭ
１４に記憶されたカラーデータは、表示データを修正す
る場合などにおいて、Ｒ，Ｇ。

Ｂのカラービットがダート回路Ｇ４．Ｇ５゜Ｇ６を介し
て、また、輝度信号Ｈは直接データ書換制御回路１３へ
送られ、バッファ１３ｂに書込まれる。そして、上記ダ
ート回路Ｇｌ。

Ｇ２　、Ｇ３　、Ｇ４　、’Ｇ５　、Ｇ６は、ＣＰＵ　
Ｊ　２からの指令によって動作するプレイン指定回路１
５によってｆ−ト制御される。このプレイン指定回路１
５は、例えば３ビツトのラッチ回路によって構成される
。また、上記ＣＰＵ　１２は、アドレスバスＡＢよシア
ドレスデータを出力し、データ書換制御回路１３に入力
すると共に、マルチプレクサ１６及びアドレスデコーダ
１７に入力する。このアドレスデコーダ１７の出力は、
データ書換制御回路１３及びマルチプレクサ１６へ選択
信号として入力される。また、このマルチプレクサ１６
には、同期信号発生回路１８からアドレスデータが入力
される。上記マルチプレクサ１６は、アドレスデコーダ
１２からの選択信号によシ、ＣＰＵ１２あるいは同期信
号発生回路１８からのアドレスデータ？選択し、ビデオ
ＲＡＭ　Ｊ　４へ供給する。このビデオＲＡＭ　１４は
、マルチプレクサ１６を介して送られてくるアドレスデ
ータに従って記憶データが読出され、シフト回路１９へ
送られる。このシフト回路１９は、ビデオＲＡＭ　１４
から読出されたデータを同期信号発生回路１８からのク
ロックパルスに同期してシフトし、カラーデータＲ、Ｇ
　、Ｂ。

Ｈを並列データに変換して表示部（図示せず）に出力す
る。また、この表示部には、上記同期信号発生回路１８
かも水平及び垂直同期信号が送られる。

次に上記実施例の動作について説明する。通常、つまり
、ビデオＲＡＭ　１４へ書込を行なわない状態では、同
期信号発生回路１８からのアドレスデータがマルチプレ
クサ１６にょシ選択され、ビデオＲＡＭ　１４の記憶デ
ータがシフト回路１９へ読出される。このシフト回路１
９は、ビデオＲＡＭ　１４から読出されるデータを同期
信号発生回路１８からのクロックパルスに同期してシフ
トし、カラーデータＲ，Ｇ、Ｂ、Ｈを並列データに変換
して表示部へ出力する。

しかして、ビデオＲＡＭ　１４に記憶しているデータを
キー人力部１１からのキー人力に従って書換える場合、
ＣＰＵ　１２からデータ書換制御回路１３に書込データ
が送られると共に、アドレスバスＡＢにアドレスデータ
出力される。ＣＰＵ１２からアドレスデータが出力され
ると、アドレスデコーダ１７によってデコードされ、そ
のデコード出力によってマルチプレクサ１６がＣＰＵ　
ｌ　２のアドレスバスＡＢ側に切換られる。

この為ＣＰＵ　１２から出力されるアドレスデータによ
って、データ書換制御回路１３及びビデオＲＡＭ　１４
のアドレスが指定される。また、この時ＣＰＵ　１２は
、プレイン指定回路１５に３ビツトのグレイン指定デー
タを与え、ケ°−ト回路０１〜Ｇ３．０４〜Ｇ６のダー
ト制御を行なう。

この場合、ダート回路はＧ１−Ｇ３．０４〜Ｇ６は、プ
レイン指定回路１５によって全ゲートオンから全ゲート
オンまで８槙類の状態に制御される。しかして、上記Ｃ
ＰＵ　１２から出力されるデータは、データ書換制御回
路１３内のバッファ１３ａに一時記憶された後、ダート
回路Ｇ１．（，２，Ｇ、９を介してビデオＲＡＭ　１４
に書込まれる。この場合、ビデオＲＡＭ　１４は、ＣＰ
Ｕ１２からのアドレスデータによって指定された記憶内
容が、ダート回路Ｇ４．Ｇｓ、Ｇｅを介してデータ書換
制御回路１３へ読出される。そして、このデータ書換制
御回路１３に読出されたデータがＣＰＵ　１２によシ訂
正され、その後、ダート回路Ｇｌ　、Ｇ２．Ｇ３を介し
てビデオＲＡＭ　１４に書込まれる。

上記のようにビデオＲＡＭ　Ｊ　４に対するＲ、Ｇ。

Ｂのカラーエリア、つまシ、プレインを指定することに
よシ、第２図に示すようなカラーグラフィックの合成が
可能になる。第２図は、ＲｌＧ、Ｈの３つの円をその一
部が重ね合さるようにして合成する場合の例を示したも
のである。

まず、ビデオＲＡＭ　１４に対し、例えば青のプレイン
２１を指定して所定位置に円を描画し、その円内を青で
彩色する。次に赤のプレイン２２を指定してＨ「定の位
置に円を描画し、その円内全赤で彩色する。次いで、緑
のプレイン２３を指定して所定の位置に円を描画し、そ
の円内を緑で彩色する。上記のような処理を行なうこと
によって表示画面２４にその合成色が表示される。すな
わち、赤と青の合成部分に紫、赤と緑の合成部分に黄色
、緑と青の合成部分にシアン、そして赤、緑、青の合成
部分に白が表示される。

上記のようにして、Ｒ、Ｇ　、　Ｈの三原色をそれぞれ
単独でビデオＲＡＭ　１４に書込んで、合成色を表示す
ることができる。

以上述べたように本発明によれば、ビデオＲＡＭ　１４
に対し、Ｒ，Ｇ、Ｂの三原色をそれぞれ単独で書込める
ようにしたので、すでに描画されている図形に影響を与
えることなく色彩を自由に変更することができる。また
、色彩全変更した場合でも、合成色部分における他のカ
ラービットに影響を与えないので、境界色の線によって
図形が分断されることがない。このため表示コントロー
ルがきわめて容易になると共に、カラーグラフィックの
表示機能を高めることができるカラーグラフィック表示
装置を提供し得るものである。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図は回路構
成を示すブロック図、第２図はカラーグラフィックの合
成動作を説明するための図である。１）・・・キー人力部、１２・・・ＣＰＵ、　Ｉ　Ｊ・
・・データ書換制御回路、１４・・・ビデオＲＡＭ、７
５・・・プレイン指定回路、１６・・・マルチプレクサ
、１７・・・アドレスデコーダ、１８・・・同期信号発
生回路、１９・・・シフト回路、２１．２２．２３・・
・プレーン、２４・・・表示画面。

Claims

【特許請求の範囲】

カラーグラフィック表示装置において、データ処理装置
と、このデータ処理装置によってカラーグラフィック表
示用データが書込まれるビデオメモリと、上記データ処
理装置からビデオメモリへの赤、青、緑の各カラーデー
タラインに設けられるｆ−）回路と、上記データ処理装
置からの制御指令によシ上記各ｒ−１回路を選択指定す
る手段とを具備したことを特徴とするカラーグラフィッ
ク表示装置。