JPS6079720A - スル−ホ−ルの形成方法 - Google Patents
スル−ホ−ルの形成方法Info
- Publication number
- JPS6079720A JPS6079720A JP58186762A JP18676283A JPS6079720A JP S6079720 A JPS6079720 A JP S6079720A JP 58186762 A JP58186762 A JP 58186762A JP 18676283 A JP18676283 A JP 18676283A JP S6079720 A JPS6079720 A JP S6079720A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- insulating film
- insulating layer
- layer
- photomask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、多層配線の重ね絶縁膜に形成するスルーホー
ルの形成方法に関する。
ルの形成方法に関する。
技術の進歩と共に、電算機等に使用される半導体は、微
細化、高密度化の傾向にある。
細化、高密度化の傾向にある。
この傾向に対応するものとして多層配線が使用される。
配線パターンが微細化、高密度化するにつれて、多層配
線の層間の配線を電気的に接続するためのスルーホール
も微細化し、できるだけ小さな孔を明ける必要が生じて
きた。
線の層間の配線を電気的に接続するためのスルーホール
も微細化し、できるだけ小さな孔を明ける必要が生じて
きた。
従来の多層配線は、第１図に示すようにして製造されて
いた。第１図（ａ）において、基板１上に必要な素子が
形成されるように所定のパターンを形成し、フォトエツ
チング技術によって、ように、スパッタリングや蒸着法
によって５ｉＯｚやＳｉＮｘ等の絶縁膜３を、下部導体
Ｎ２の表面に成膜し、この絶縁膜３に、フォトエツチン
グ技術によりスルーホールを形成する。次に第１図（ｃ
）に示すように、絶縁膜３上にスパッタリングや真空蒸
着により上部°導体層４を成膜し、フ第３によって上部
導体層４と下部導体Ｍ２とを絶縁し、スルーホールを通
して上部導体層４と下部導体層２′とを電気的に接続し
た、多層配線が得られる。
いた。第１図（ａ）において、基板１上に必要な素子が
形成されるように所定のパターンを形成し、フォトエツ
チング技術によって、ように、スパッタリングや蒸着法
によって５ｉＯｚやＳｉＮｘ等の絶縁膜３を、下部導体
Ｎ２の表面に成膜し、この絶縁膜３に、フォトエツチン
グ技術によりスルーホールを形成する。次に第１図（ｃ
）に示すように、絶縁膜３上にスパッタリングや真空蒸
着により上部°導体層４を成膜し、フ第３によって上部
導体層４と下部導体Ｍ２とを絶縁し、スルーホールを通
して上部導体層４と下部導体層２′とを電気的に接続し
た、多層配線が得られる。
この多層配線製造方法において、層間絶縁膜３にＳｉＯ
２やＳｉＮｘ等の無機物を使用した場合は、絶縁膜内に
応力が発生するために厚膜化が困難である。又薄膜のま
ま使用すると、絶縁膜には多数のピンホールがあるので
、絶縁性が悪くなり、場合によっては、上部及び下部導
体層間に短絡を生ずることがある。
２やＳｉＮｘ等の無機物を使用した場合は、絶縁膜内に
応力が発生するために厚膜化が困難である。又薄膜のま
ま使用すると、絶縁膜には多数のピンホールがあるので
、絶縁性が悪くなり、場合によっては、上部及び下部導
体層間に短絡を生ずることがある。
又ポリイミドのような有機物を絶縁膜として用いる場合
は、厚膜にすることができるが、ポリイミド形成時に発
生ずるガス等により、下地基板の特性が劣化することが
ある。
は、厚膜にすることができるが、ポリイミド形成時に発
生ずるガス等により、下地基板の特性が劣化することが
ある。
このような理由で、）４間絶縁膜は、無機物と有機物の
二層構造が採用されている。
二層構造が採用されている。
この二層構造の絶縁膜の製法を第２図を用いて説明する
。図において、基板１に形成した下部導体ＰＪ２の表面
に無機物の絶縁膜６′を成膜しフォトエツチング技術に
よってスルーホールを形成する０次に有機物の絶縁膜３
“全成膜し、フォトエツチング技術によりスルーホール
を形成する。
。図において、基板１に形成した下部導体ＰＪ２の表面
に無機物の絶縁膜６′を成膜しフォトエツチング技術に
よってスルーホールを形成する０次に有機物の絶縁膜３
“全成膜し、フォトエツチング技術によりスルーホール
を形成する。
然しなから、このスルーホールを形成するに際して、絶
縁膜３′のスルーホールに合せて絶縁膜３“析形成する
スルーホールのフォトマスク合せが難かしく、第２図に
示すように、絶縁膜３“に形成するスルーホールの孔径
１１７１が大きくなる。
縁膜３′のスルーホールに合せて絶縁膜３“析形成する
スルーホールのフォトマスク合せが難かしく、第２図に
示すように、絶縁膜３“に形成するスルーホールの孔径
１１７１が大きくなる。
このように、スルーホールが大きくなるので二層構造の
絶縁膜の形成は、微細化、高密度化している多層配線の
大きな障壁となっているのが実情である。
絶縁膜の形成は、微細化、高密度化している多層配線の
大きな障壁となっているのが実情である。
又２回のフォトエツチング加工があり、フォトマスク合
せを行なわね杜ならず、多くの工数を要し、多量生産性
が低いという欠点があ−った。
せを行なわね杜ならず、多くの工数を要し、多量生産性
が低いという欠点があ−った。
本発明は、上記実情に鑑みなされたものであり、スルー
ホールを小さくして微細化、高密度化への対応を可能に
すると共に生産性をも向上したスルーホールの形成方法
を提供せんとするものである。
ホールを小さくして微細化、高密度化への対応を可能に
すると共に生産性をも向上したスルーホールの形成方法
を提供せんとするものである。
即ち本発明は、従来のような無機物と有機物の二重構造
絶縁膜ではなく、下地絶縁膜の表面に感光性絶縁膜を成
膜し、この感光性絶縁膜に所定のフォトマスクを用いて
露光現像することによりスルーホールを形成し、このよ
うにしてスルーホールを形成した感光性絶縁膜をマスク
として使用して、上記下地絶縁膜をエツチングし、その
後熱処理を行ない、重ね絶縁膜にスルーホールを形成し
たことを特徴とする。
絶縁膜ではなく、下地絶縁膜の表面に感光性絶縁膜を成
膜し、この感光性絶縁膜に所定のフォトマスクを用いて
露光現像することによりスルーホールを形成し、このよ
うにしてスルーホールを形成した感光性絶縁膜をマスク
として使用して、上記下地絶縁膜をエツチングし、その
後熱処理を行ない、重ね絶縁膜にスルーホールを形成し
たことを特徴とする。
以下本発明の一実施例について詳細に説明する。第３図
（ａ） ４こおいて、基板５の上に導体金属を真空蒸着
法などにより堆積し、フォトエツチング技術によって所
定のパターンを形成し、下部導体層６を形成する。この
下部導体層の表面に下地絶縁膜７′（Ｓｉ０２）をスパ
ッタ法々どにより堆積する。次に感光、性絶縁物の溶液
を、下地絶ＪＩＪＷｉ７’の表面に塗布し、室温以上１
５０°Ｃ以下で溶媒を蒸発させ、感光性絶縁層７“を形
成する。
（ａ） ４こおいて、基板５の上に導体金属を真空蒸着
法などにより堆積し、フォトエツチング技術によって所
定のパターンを形成し、下部導体層６を形成する。この
下部導体層の表面に下地絶縁膜７′（Ｓｉ０２）をスパ
ッタ法々どにより堆積する。次に感光、性絶縁物の溶液
を、下地絶ＪＩＪＷｉ７’の表面に塗布し、室温以上１
５０°Ｃ以下で溶媒を蒸発させ、感光性絶縁層７“を形
成する。
この感光性耐熱重合体組成物は特願昭５４−９９４２１
号に示すものを使用する。
号に示すものを使用する。
次に第３図（ｂ）に示すように所定のフォトマスクを用
いて露光、現像し、感光性絶縁層にスルーホールを形成
する。
いて露光、現像し、感光性絶縁層にスルーホールを形成
する。
このスルーホール形成において、ポリイミド−の感光性
絶縁物は、遠紫外線の吸収があるので、露光性を最適化
すことによって、露光時の光の届く量を感光性絶縁層７
“の表面から下部にかけて調整することができる。即ち
露光時の光が、感光性絶縁物７“の下部まで届かないよ
うにすることができる。
絶縁物は、遠紫外線の吸収があるので、露光性を最適化
すことによって、露光時の光の届く量を感光性絶縁層７
“の表面から下部にかけて調整することができる。即ち
露光時の光が、感光性絶縁物７“の下部まで届かないよ
うにすることができる。
このようにして、感光性絶縁層７“に対し、露光時の光
の届く１ｉ！′を調整することにより、現像液に対する
感光性絶縁層７“の溶融速度が異り、光が届かなかった
部分が早く溶融し、逆テーパのスルーホールを形成する
。、 次に第６図（Ｃ）に示すように、スルーホールを形成し
た感光性絶縁層７“をフォトマスクとして使用し、イオ
ンミーニングやスパッタエッチ法により、下地絶縁層７
′にスルーホールを形成する。次に１５０°Ｃ以上５０
０°Ｃ以下の温度範囲にて熱処理することにより、感光
性絶縁層７“を反応させて耐熱性を向上させると共に、
スルーホール部のテーパ角θを逆テーパ角θｌがら純テ
ーパ角θ２に変化させ、第３図（ｄ）に示すようなスル
ーホールを得る。
の届く１ｉ！′を調整することにより、現像液に対する
感光性絶縁層７“の溶融速度が異り、光が届かなかった
部分が早く溶融し、逆テーパのスルーホールを形成する
。、 次に第６図（Ｃ）に示すように、スルーホールを形成し
た感光性絶縁層７“をフォトマスクとして使用し、イオ
ンミーニングやスパッタエッチ法により、下地絶縁層７
′にスルーホールを形成する。次に１５０°Ｃ以上５０
０°Ｃ以下の温度範囲にて熱処理することにより、感光
性絶縁層７“を反応させて耐熱性を向上させると共に、
スルーホール部のテーパ角θを逆テーパ角θｌがら純テ
ーパ角θ２に変化させ、第３図（ｄ）に示すようなスル
ーホールを得る。
上記逆テーパから純テーパへの変形は、熱処理によって
感光性耐熱重合体組成物に形成したパターン形状が変化
することを本発明者等は見い出し、これを応用したもの
である。
感光性耐熱重合体組成物に形成したパターン形状が変化
することを本発明者等は見い出し、これを応用したもの
である。
次に上部導体層を堆積し、フォトエツチング技術により
パターン化し、多層配線となる。
パターン化し、多層配線となる。
下部導体層及び上部導体層の堆積は、真空蒸着、スパッ
タリング等の手段により行なわれる。
タリング等の手段により行なわれる。
又導体金属としては、主にＡ／が用いられるが、Ｃｕ
＋ Ａｕ ＋ Ｐ ｔ Ｔ Ｃｒなどの金属或はこれら
二種以上の合金膜又は多重膜であってもよい。
＋ Ａｕ ＋ Ｐ ｔ Ｔ Ｃｒなどの金属或はこれら
二種以上の合金膜又は多重膜であってもよい。
又基板としては、シリコンウェハ、ガラス。
セラミック等であり、目的に応じてＳｉｎｇ ＋ Ｔａ
ｇ’ｓなどが用いられる。
ｇ’ｓなどが用いられる。
以上の説明は、多重配線の層間膜について説明したが、
保護膜に対しても同様に適用できることは言うまでもな
い。
保護膜に対しても同様に適用できることは言うまでもな
い。
以上詳述した通り、本発明によれば、下地絶縁層の表面
に感光性絶縁膜を成膜し、この感光性絶縁膜にスルーホ
ールを形成して、これを下地絶縁膜のフォトマスクとし
たセルフアライメント構造にしたので、マスク合せが不
要になり小さなスルーホールを得ることができた。
に感光性絶縁膜を成膜し、この感光性絶縁膜にスルーホ
ールを形成して、これを下地絶縁膜のフォトマスクとし
たセルフアライメント構造にしたので、マスク合せが不
要になり小さなスルーホールを得ることができた。
又セルフアライメント構造にしたので、きれイナスルー
ホールを得ることができ、スルーホール部での断線発生
率が少なくなり、信頼性を１ 向上させることができた
。
ホールを得ることができ、スルーホール部での断線発生
率が少なくなり、信頼性を１ 向上させることができた
。
更には、エツチング加工が１回でよく、導体形成も真空
蒸着などの通常の手法で可能でありその上感光性絶縁膜
をそのまま絶縁膜として利用できるので、生産性を向上
すると共に導体層間の絶縁が確実となり、微細化、高密
度化への対応が充分可能な多層配線にすることができた
。
蒸着などの通常の手法で可能でありその上感光性絶縁膜
をそのまま絶縁膜として利用できるので、生産性を向上
すると共に導体層間の絶縁が確実となり、微細化、高密
度化への対応が充分可能な多層配線にすることができた
。
第１図は多層配線の一般的な製造工程を示す縦断面図で
ある。第２図は、従来のスルーホール部を示す縦断面図
、第３図は本発明の一実施例であり、ヌル−ホール部の
製造工程を示す縦断面図である。 ５・・・基板 ６・・・下部導体層 ７′・・・下地絶縁ノ謁 ７“・・・感光性絶縁層灸層 第１図 糖？Ｕ２３ も３図
ある。第２図は、従来のスルーホール部を示す縦断面図
、第３図は本発明の一実施例であり、ヌル−ホール部の
製造工程を示す縦断面図である。 ５・・・基板 ６・・・下部導体層 ７′・・・下地絶縁ノ謁 ７“・・・感光性絶縁層灸層 第１図 糖？Ｕ２３ も３図
Claims (1)
- 多層配線の重ね絶縁膜において、下地絶縁膜の表面に感
光性絶縁膜を成膜し、次いで該感光性絶縁膜に所定のフ
ォトマスクを用いて露光現像することによりスルーホー
ルを形成し、次いでこのスルーホール全形成した感光性
絶縁膜をマスクとして上記下地絶縁膜をエツチングし、
その後熱処理を行ない重ね絶縁−にスルーホールを形成
したことを特徴とするスルーホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186762A JPS6079720A (ja) | 1983-10-07 | 1983-10-07 | スル−ホ−ルの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186762A JPS6079720A (ja) | 1983-10-07 | 1983-10-07 | スル−ホ−ルの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6079720A true JPS6079720A (ja) | 1985-05-07 |
Family
ID=16194190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58186762A Pending JPS6079720A (ja) | 1983-10-07 | 1983-10-07 | スル−ホ−ルの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6079720A (ja) |
-
1983
- 1983-10-07 JP JP58186762A patent/JPS6079720A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4123565A (en) | Method of manufacturing semiconductor devices | |
| JP2518435B2 (ja) | 多層配線形成法 | |
| US4185294A (en) | Semiconductor device and a method for manufacturing the same | |
| JPS5968953A (ja) | モノリシツク集積回路の製造方法 | |
| JPS62295437A (ja) | 多層配線形成法 | |
| JPS6079720A (ja) | スル−ホ−ルの形成方法 | |
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| JPS58184741A (ja) | 半導体装置の製造方法 | |
| TW413917B (en) | Semiconductor device and method of manufacturing the same | |
| JPH02312235A (ja) | 半導体装置の製造方法 | |
| JPS6214095B2 (ja) | ||
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS61150237A (ja) | 多層配線を有する電子装置 | |
| KR100450238B1 (ko) | 반도체 소자 제조 방법 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| KR920001912B1 (ko) | 산화막과 폴리이미드를 이용한 반도체 제조방법. | |
| JPS615550A (ja) | 半導体装置およびその製造方法 | |
| JPS58115835A (ja) | 半導体装置の埋込配線形成方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPS6156618B2 (ja) | ||
| JPS63129650A (ja) | 半導体素子の製造方法 | |
| JPS5861648A (ja) | 複合絶縁膜およびそのエツチング方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPH0228324A (ja) | 半導体装置の製造方法 | |
| JPH0685068A (ja) | 半導体装置の製造方法 |