JPS6079832A - 周波数同調回路 - Google Patents
周波数同調回路Info
- Publication number
- JPS6079832A JPS6079832A JP18817883A JP18817883A JPS6079832A JP S6079832 A JPS6079832 A JP S6079832A JP 18817883 A JP18817883 A JP 18817883A JP 18817883 A JP18817883 A JP 18817883A JP S6079832 A JPS6079832 A JP S6079832A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillator
- fif1
- output
- synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野］
この発明は周波数シンセサイザを用いた周波数同調回路
に関するものである。
に関するものである。
［従来技術］
従来この種の回路として第１図に示すものかあつた。図
において、（１）は信号入力端子、（２）は周波数シン
セサイザ〜、（３）、（５） ｔ／ｉ周波数変換器、（
４）は帯域制御フィルタ、（６）は固定発振器、（７）
は信号出力端子である。
において、（１）は信号入力端子、（２）は周波数シン
セサイザ〜、（３）、（５） ｔ／ｉ周波数変換器、（
４）は帯域制御フィルタ、（６）は固定発振器、（７）
は信号出力端子である。
次に動作について説明する。信号入力端子（１）から入
力したＲＦ信＠−（ｆｎ）は同波数変換器（３）によっ
て周波数シンセサイザー（２）の出力信号ＣｆＬ１）
トミキシングされｆＴＦｌに変換される。変換された信
号を帯ｖｃ制限フィルタ（４）を通すこ七により、不用
波を１余失し必要信号のみ取シ出す。
力したＲＦ信＠−（ｆｎ）は同波数変換器（３）によっ
て周波数シンセサイザー（２）の出力信号ＣｆＬ１）
トミキシングされｆＴＦｌに変換される。変換された信
号を帯ｖｃ制限フィルタ（４）を通すこ七により、不用
波を１余失し必要信号のみ取シ出す。
ｆ Ｔｒｉ ＝ｆＬｔ −ｆＲ（ｆＬｌ）ｆＲの場合）
さらにこのｆｌＦｌは周波数変換器（５）によって、固
定発振器（６）の出力信！’（ｆＲ２）とミキシングさ
れｆｌＦ２に変換される。
さらにこのｆｌＦｌは周波数変換器（５）によって、固
定発振器（６）の出力信！’（ｆＲ２）とミキシングさ
れｆｌＦ２に変換される。
ｆｒｖ２＝ｆＬ２−ｆＩｖｌ、 （ｆｒ、ｚ）：ｒｒＦ
ｌ）ｆＴＦ２＝ｆＬ２−（ｆＬｌ−ｆｎ） ｆＬｌを変化させることにより、任意の入力信号（ｆＲ
）に対して出力（ｆ■Ｆ２）を一定の同波数に同調する
ことができる。
ｌ）ｆＴＦ２＝ｆＬ２−（ｆＬｌ−ｆｎ） ｆＬｌを変化させることにより、任意の入力信号（ｆＲ
）に対して出力（ｆ■Ｆ２）を一定の同波数に同調する
ことができる。
従来の回路は以上のように構成されているので、出力周
波数（ｆｒｐ２）の同調周波数確度はｆＬｌ及びｆｔ２
によって決まる為同波数シンセサイザ（２）、固定発振
器（６）共、確度の高いものが必要であった。
波数（ｆｒｐ２）の同調周波数確度はｆＬｌ及びｆｔ２
によって決まる為同波数シンセサイザ（２）、固定発振
器（６）共、確度の高いものが必要であった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、同波数シンセサイザの出力周波数
を固定発振器の発振周波数に応じて制御することにより
、同波数同調確度を向上させることができる同波数同調
回路を提供することを目的としている。
めになされたもので、同波数シンセサイザの出力周波数
を固定発振器の発振周波数に応じて制御することにより
、同波数同調確度を向上させることができる同波数同調
回路を提供することを目的としている。
Ｃ発明の実施例〕
以下この発明の一実施例を図について説明する。
第２図において（２ａ）〜（２ｆ）は周波数シンセサイ
ザ（２）の構成ブロックで（２ａ）は入力電圧により発
振周波数が変化するｖｃｏ、（２ｂ）はＶ ＣＯ（２ａ
）を制御するループフィルタ、（２ａ）０２位相比較器
、（２ｄ）／／ｉ基準発振器、（２ｅ）はＶ ＣＯ（２
ａ）の出力を変換する周波数変換器、（２ｆ）は入力同
波数をＩＡ分周する可変分局器である。
ザ（２）の構成ブロックで（２ａ）は入力電圧により発
振周波数が変化するｖｃｏ、（２ｂ）はＶ ＣＯ（２ａ
）を制御するループフィルタ、（２ａ）０２位相比較器
、（２ｄ）／／ｉ基準発振器、（２ｅ）はＶ ＣＯ（２
ａ）の出力を変換する周波数変換器、（２ｆ）は入力同
波数をＩＡ分周する可変分局器である。
次に動作について説明する。
信号入力端子（１）から入力したＲＦ倍信号ｎｔ）は周
波数変換器（３）Ｋよって周波数シンセサイザ（２）の
出力信号（ｆＬｔ ）とミキシングされ（ｆｌＦｘ）に
変換されフィルタ（４）を通すことにより ｆＴＦｚ＝ｆＬ１−ｆＲ となることは従来の動作説明で述べた通りである。
波数変換器（３）Ｋよって周波数シンセサイザ（２）の
出力信号（ｆＬｔ ）とミキシングされ（ｆｌＦｘ）に
変換されフィルタ（４）を通すことにより ｆＴＦｚ＝ｆＬ１−ｆＲ となることは従来の動作説明で述べた通りである。
ここで同波数シンセサイザ（２）の出力周波数（ｆＬｌ
）は同波数変換器（２ｅ）可変分間器（２ｆ）を用いた
場合は ｆＬ１＝ｆＬ２＋Ｎ −’ｆｌ となることは周知の通りである。
）は同波数変換器（２ｅ）可変分間器（２ｆ）を用いた
場合は ｆＬ１＝ｆＬ２＋Ｎ −’ｆｌ となることは周知の通りである。
従がってｉ”ＴＦｌは
ｆｒｐｌ＝ｆｔ、２−１−Ｎ−ｆｔ −ｆＲに変換され
る。
る。
ｆＩＦ２＝ｆＬ２−ｆＩＦｌ
＝ｆＲ−Ｎ−ｆｌ
となり、入力信号周波数ｆＨに応じて可変分局器（２ｆ
）の分周比Ｎの値を変えることにより同波数同調を行な
うことができる。
）の分周比Ｎの値を変えることにより同波数同調を行な
うことができる。
なお、上記実施例では、周波数シンセサイザ（２）に周
波数変換器（２ｅ）を設け、この同波変換機能によシそ
の出力周波数ｆＬ１を制御するようにしたが、固定発振
器（６）の発振間波戒に応じて可変分間器（２ｆ）ある
いは新たに可変分局器を設けられた可変分間器の分局比
を制御するようにしても同様の効果を奏する。
波数変換器（２ｅ）を設け、この同波変換機能によシそ
の出力周波数ｆＬ１を制御するようにしたが、固定発振
器（６）の発振間波戒に応じて可変分間器（２ｆ）ある
いは新たに可変分局器を設けられた可変分間器の分局比
を制御するようにしても同様の効果を奏する。
〔発明の効果」
以上の様にこの発明によれば出力信号周波数の周波数安
定度は固定発振器の周波数変動に影優されることなく、
同波数シンセサイザの出力周政数のみによって決定され
る為固定発振器は安価なもので構成でき、また、周波数
同調確度の高いものが得られる効果がある。
定度は固定発振器の周波数変動に影優されることなく、
同波数シンセサイザの出力周政数のみによって決定され
る為固定発振器は安価なもので構成でき、また、周波数
同調確度の高いものが得られる効果がある。
第１図は従来の同波数同調回路を示すブロック図、第２
図はこの発明の一実施例による周波数同調回路を示すブ
ロック図である。 図中、（１）は信号入力端子、（２）は周波数シンセサ
イザ、（３） （５）は周波数変換器、（４）はフィル
タ、（６）は固定発振器、（７）は信号Ｈカ端子、（２
ａ）はＶＣＯｌ（２ｂ）ｔ／′ｉループフィルタ、（２
ｃ）は位相比較器、（２ｄ）は基準発振器、（２ｅ）ｔ
／′ｉ同波数変換器、（２ｆ）は可変分間器である。 なお図中同一符号は同−又は相当部分を示す代 理 人
大 岩 増 雄
図はこの発明の一実施例による周波数同調回路を示すブ
ロック図である。 図中、（１）は信号入力端子、（２）は周波数シンセサ
イザ、（３） （５）は周波数変換器、（４）はフィル
タ、（６）は固定発振器、（７）は信号Ｈカ端子、（２
ａ）はＶＣＯｌ（２ｂ）ｔ／′ｉループフィルタ、（２
ｃ）は位相比較器、（２ｄ）は基準発振器、（２ｅ）ｔ
／′ｉ同波数変換器、（２ｆ）は可変分間器である。 なお図中同一符号は同−又は相当部分を示す代 理 人
大 岩 増 雄
Claims (1)
- 所要周波の帯域通過特性を有するフィルタを介して２つ
の同波数変換器を縦続接続し、その前段側および後段側
の周波数変換器にそれぞれ同波数シンセサイザおよび固
定発振器の発信出力信号分供給し、入力信号の同波数に
応じて上記周波数シンセサイザの可変周器の分局比を制
御することにより出力信号の周波数を一定に維持する周
波数同調回路において、上記周波数シンセサイザの出力
周波数を上記固定発振器の発信同波故に応じて制御する
ことを特徴とする周波数同調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18817883A JPS6079832A (ja) | 1983-10-05 | 1983-10-05 | 周波数同調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18817883A JPS6079832A (ja) | 1983-10-05 | 1983-10-05 | 周波数同調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6079832A true JPS6079832A (ja) | 1985-05-07 |
Family
ID=16219128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18817883A Pending JPS6079832A (ja) | 1983-10-05 | 1983-10-05 | 周波数同調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6079832A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04131053U (ja) * | 1991-05-27 | 1992-12-01 | 株式会社アドバンテスト | ヘテロダイン方式周波数変換回路 |
| JP2007259211A (ja) * | 2006-03-24 | 2007-10-04 | Nec Corp | 局部発振装置及びこれを用いた無線送受信機 |
-
1983
- 1983-10-05 JP JP18817883A patent/JPS6079832A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04131053U (ja) * | 1991-05-27 | 1992-12-01 | 株式会社アドバンテスト | ヘテロダイン方式周波数変換回路 |
| JP2007259211A (ja) * | 2006-03-24 | 2007-10-04 | Nec Corp | 局部発振装置及びこれを用いた無線送受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5825724A (ja) | 広帯域周波数シンセサイザ | |
| JPS6363137B2 (ja) | ||
| JPS6079832A (ja) | 周波数同調回路 | |
| JP2848156B2 (ja) | 周波数可変形高周波発振回路 | |
| JPH0156580B2 (ja) | ||
| JPH08265046A (ja) | 分周装置 | |
| US5459431A (en) | Frequency/phase analog detector and its use in a phase-locked loop | |
| JPS63128816A (ja) | Ｐｌｌ回路 | |
| JPH0459808B2 (ja) | ||
| JPS59191921A (ja) | チユ−ナにおける発振周波数制御回路 | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| JPH10285027A (ja) | Ｐｌｌ発振回路 | |
| SU1518864A1 (ru) | Делитель частоты | |
| JPS58148531A (ja) | ヘテロダイン受信装置 | |
| JPS59225619A (ja) | Ｐｌｌ方式デイジタル周波数シンセサイザ | |
| JPS6036909Y2 (ja) | 多周波発振器 | |
| JPS5795727A (en) | Frequency synthesizer | |
| JPS55121710A (en) | Short-medium wave conversion system | |
| JPH05343990A (ja) | シンセサイザ発振回路 | |
| JPH0998084A (ja) | 位相同期発振回路 | |
| JPS5732133A (en) | Phase-synchronous oscillator | |
| JPS573438A (en) | Synthesizer type channel selector | |
| JPS59114927A (ja) | 可変周波数発振回路 | |
| JPS5530273A (en) | Pll synthesizer | |
| JPS5829010B2 (ja) | 周波数シンセサイザ− |