JPS6363137B2 - - Google Patents
Info
- Publication number
- JPS6363137B2 JPS6363137B2 JP55186693A JP18669380A JPS6363137B2 JP S6363137 B2 JPS6363137 B2 JP S6363137B2 JP 55186693 A JP55186693 A JP 55186693A JP 18669380 A JP18669380 A JP 18669380A JP S6363137 B2 JPS6363137 B2 JP S6363137B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- oscillator
- variable
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 17
- 238000005070 sampling Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
- H03L7/235—Nested phase locked loops
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
この発明は例えばスペクトルアナライザにおい
てその受信周波数を変化させるための、特に微小
変化させるために用いられる局部信号の発生に適
用される周波数合成器に関し、特に周波数純度が
高く、安定度が高く、直線性を良くしようとする
ものである。
てその受信周波数を変化させるための、特に微小
変化させるために用いられる局部信号の発生に適
用される周波数合成器に関し、特に周波数純度が
高く、安定度が高く、直線性を良くしようとする
ものである。
例えば第１図に示すように発振器１１からの
100MHzステツプで発振周波数を変化することが
できる発振出力と、可変周波数発振器１２の出力
とを周波数混合器１３で周波数混合し、その差周
波数信号と、発振器１４からの例えば10K及至
10MHzの間隔で周波数を制御することができる発
振出力とを周波数混合器１５で混合し、その混合
出力と発振器１６よりの例えば１Hz乃至1KHzの
ステツプで周波数を変化させることができる発振
出力とを位相比較器１７で位相比較し、その位相
比較出力で可変周波数発振器１２を制御するよう
にされ、これら各可変周波数発振器１１，１４，
１６の発振周波数をそれぞれ設定することによつ
て大幅にかつ小さなステツプで周波数を変化する
ことができる出力を発振器１２より端子１８に得
るようにしたものがある。これは例えばスペクト
ルアナライザの局部発振器として用いられる。
100MHzステツプで発振周波数を変化することが
できる発振出力と、可変周波数発振器１２の出力
とを周波数混合器１３で周波数混合し、その差周
波数信号と、発振器１４からの例えば10K及至
10MHzの間隔で周波数を制御することができる発
振出力とを周波数混合器１５で混合し、その混合
出力と発振器１６よりの例えば１Hz乃至1KHzの
ステツプで周波数を変化させることができる発振
出力とを位相比較器１７で位相比較し、その位相
比較出力で可変周波数発振器１２を制御するよう
にされ、これら各可変周波数発振器１１，１４，
１６の発振周波数をそれぞれ設定することによつ
て大幅にかつ小さなステツプで周波数を変化する
ことができる出力を発振器１２より端子１８に得
るようにしたものがある。これは例えばスペクト
ルアナライザの局部発振器として用いられる。
このような小さなステツプで大幅に周波数を変
化することができるための発振器１６に対してこ
の発明の周波数合成器は適用されるものである。
化することができるための発振器１６に対してこ
の発明の周波数合成器は適用されるものである。
このような小さなステツプの周波数変化を得る
ものとして従来においては、第２図に示すように
可変周波数発振器２１の出力を可変分周器２２で
周波数分周し、その分周出力を位相比較器２３で
端子２４よりの基準周波数と位相比較し、その位
相比較出力を標本化保持回路２５を通じ、更に加
算回路２６を通じて可変周波数発振器２１の発振
周波数を制御するようにして構成していた。この
場合、発振器２１、可変分周器２２、位相比較器
２３、標本化保持回路２５、加算器２６、発振器
２１の位相制御ループ（以下PLLと記す）によ
り端子２４の周波数精度で決まる精度の発振出力
を可変周波数発振器２１より出力端子２７に得る
ことができ、可変分周器２２の分周比を変更する
ことによりその発振周波数を端子２４の基準信号
周波数の間隔で変化させることができる。
ものとして従来においては、第２図に示すように
可変周波数発振器２１の出力を可変分周器２２で
周波数分周し、その分周出力を位相比較器２３で
端子２４よりの基準周波数と位相比較し、その位
相比較出力を標本化保持回路２５を通じ、更に加
算回路２６を通じて可変周波数発振器２１の発振
周波数を制御するようにして構成していた。この
場合、発振器２１、可変分周器２２、位相比較器
２３、標本化保持回路２５、加算器２６、発振器
２１の位相制御ループ（以下PLLと記す）によ
り端子２４の周波数精度で決まる精度の発振出力
を可変周波数発振器２１より出力端子２７に得る
ことができ、可変分周器２２の分周比を変更する
ことによりその発振周波数を端子２４の基準信号
周波数の間隔で変化させることができる。
この場合、出力端子２７の信号の周波数を連続
的に変化させるために、加算器２６に端子２８を
通じ、更にスイツチ２９を通じて掃引信号を印加
する。その際まず先に述べたPLLよつて位相同
期が保持されたのち、標本化保持回路２５でその
時の誤差電圧を保持した状態で、その位相比較器
２３の出力側を遮断し、その後スイツチ２４をオ
ンにして掃引信号を加えて発振器２１の周波数を
変化させる。これにより小さなステツプでその発
振周波数を制御することができる。しかしこの場
合においてはその標本化保持回路２５でPLLの
ループを遮断した際に可変周波数発振器２１の安
定性が悪いため、出力端子２７に得られる信号の
安定性も悪くなる。
的に変化させるために、加算器２６に端子２８を
通じ、更にスイツチ２９を通じて掃引信号を印加
する。その際まず先に述べたPLLよつて位相同
期が保持されたのち、標本化保持回路２５でその
時の誤差電圧を保持した状態で、その位相比較器
２３の出力側を遮断し、その後スイツチ２４をオ
ンにして掃引信号を加えて発振器２１の周波数を
変化させる。これにより小さなステツプでその発
振周波数を制御することができる。しかしこの場
合においてはその標本化保持回路２５でPLLの
ループを遮断した際に可変周波数発振器２１の安
定性が悪いため、出力端子２７に得られる信号の
安定性も悪くなる。
一方、第３図に示すように例えば可変周波数の
水晶発振器のように安定性が高く、つまりドリフ
トが小なく直線性も比較的良い発振器３１を用
い、その発振周波数を端子２８よりの掃引信号に
よつて制御し、その発振器３１の出力を周波数て
い倍器３２により周波数てい倍し、その出力と可
変周波数発振器３３の出力とを位相比較器３４で
位相比較し、その位相比較出力により可変周波数
発振器３３の発振周波数を制御し、その発振器３
３の出力を分周器３５により周波数てい分して出
力端子２７に出力を得るものもある。
水晶発振器のように安定性が高く、つまりドリフ
トが小なく直線性も比較的良い発振器３１を用
い、その発振周波数を端子２８よりの掃引信号に
よつて制御し、その発振器３１の出力を周波数て
い倍器３２により周波数てい倍し、その出力と可
変周波数発振器３３の出力とを位相比較器３４で
位相比較し、その位相比較出力により可変周波数
発振器３３の発振周波数を制御し、その発振器３
３の出力を分周器３５により周波数てい分して出
力端子２７に出力を得るものもある。
この場合は端子２７の出力の安定性は良いが発
振器３１の電圧と周波数との関係を正確に知つて
始めて出力端子２７の信号の周波数を知ことがで
きる。従つて発振器３１の発振周波数を正確に測
定するカウンタなどの周波数測定器を用いなけれ
ば出力端子２７の周波数を正しく知ることができ
ない。
振器３１の電圧と周波数との関係を正確に知つて
始めて出力端子２７の信号の周波数を知ことがで
きる。従つて発振器３１の発振周波数を正確に測
定するカウンタなどの周波数測定器を用いなけれ
ば出力端子２７の周波数を正しく知ることができ
ない。
更に第４図に示すように周波数の安定度が高く
直線性も優れた水晶制御発信器３１の出力を可変
周波数分周器２２で分周してその分周出力と端子
２４よりの基準信号とを位相比較器２３で位相比
較し、その位相比較出力で発振器３１の発振周波
数を制御し、この発振器３１の出力を周波数てい
倍器３５でてい倍して端子２８に出力を得るよう
にすることも考えられる。
直線性も優れた水晶制御発信器３１の出力を可変
周波数分周器２２で分周してその分周出力と端子
２４よりの基準信号とを位相比較器２３で位相比
較し、その位相比較出力で発振器３１の発振周波
数を制御し、この発振器３１の出力を周波数てい
倍器３５でてい倍して端子２８に出力を得るよう
にすることも考えられる。
この場合、発振器３１の出力の周波数安定度は
高いものとなるが、、出力端子２８の周波数変化
のステツプを小さくするには、例えば要求される
周波数変化のステツプが例えば1KHz、周波数て
い倍器３５のてい倍数が100の場合は端子２４の
基準信号の周波数を10Hzとする必要があり、この
ような低い周波数の基準信号を得ることは困難で
あり、しかも発振器３１、可変分周器２２、位相
比較器２３よりなるPLLによつて発振器３１に
対する位相の制御が行なわれるが、発振器３１の
周波数純度を充分高くするにはこのPLLに図に
示してないが、不用周波数を遮断するためと適当
な時定数を得るための低域通過波器の遮断周波
数を低くする必要があり、このPLLが安定する
までの時間がかかることになり、又周波数純度の
高いものを得ることが困難になる。従つて安定度
の高い可変周波数発振器を用いる場合はその変化
範囲が狭い欠点がある。
高いものとなるが、、出力端子２８の周波数変化
のステツプを小さくするには、例えば要求される
周波数変化のステツプが例えば1KHz、周波数て
い倍器３５のてい倍数が100の場合は端子２４の
基準信号の周波数を10Hzとする必要があり、この
ような低い周波数の基準信号を得ることは困難で
あり、しかも発振器３１、可変分周器２２、位相
比較器２３よりなるPLLによつて発振器３１に
対する位相の制御が行なわれるが、発振器３１の
周波数純度を充分高くするにはこのPLLに図に
示してないが、不用周波数を遮断するためと適当
な時定数を得るための低域通過波器の遮断周波
数を低くする必要があり、このPLLが安定する
までの時間がかかることになり、又周波数純度の
高いものを得ることが困難になる。従つて安定度
の高い可変周波数発振器を用いる場合はその変化
範囲が狭い欠点がある。
この発明の目的は高い周波数安定度を持ち、か
つその周波数変化を小さなステツプで変化させる
ことができ、更にその変化範囲が広く周波数純度
も高く、また出力周波数を特に周波数計数器によ
つて測定することなく、各部の設定した値によつ
て正確に知ることができる周波数合成器を提供す
ることにある。
つその周波数変化を小さなステツプで変化させる
ことができ、更にその変化範囲が広く周波数純度
も高く、また出力周波数を特に周波数計数器によ
つて測定することなく、各部の設定した値によつ
て正確に知ることができる周波数合成器を提供す
ることにある。
この発明によれば第１可変周波数発振器と、そ
の出力を可変分周することができる可変分周器と
先の可変周波数発振器よりも安定度が高く、かつ
直線性の良い第２可変周波数発振器とを用いた
PLLによつて小さなステツプで周波数を変化さ
せることができ、かつ安定度の高い高純度のもの
を得るとともにその第１可変周波数発振器の出力
を分周器で分周し、その出力と先の第２可変周波
数発振器の出力を基準として第１可変周波数発振
器を制御する第2PLLを構成して、これにより先
の第２可変周波数発振器の変化範囲をてい倍して
その変化範囲を広げてしかも安定度が高く、かつ
周波数変化ステツプの小さいものを得、またそれ
ぞれの設定値によつて周波数を知ることができる
ようにする。
の出力を可変分周することができる可変分周器と
先の可変周波数発振器よりも安定度が高く、かつ
直線性の良い第２可変周波数発振器とを用いた
PLLによつて小さなステツプで周波数を変化さ
せることができ、かつ安定度の高い高純度のもの
を得るとともにその第１可変周波数発振器の出力
を分周器で分周し、その出力と先の第２可変周波
数発振器の出力を基準として第１可変周波数発振
器を制御する第2PLLを構成して、これにより先
の第２可変周波数発振器の変化範囲をてい倍して
その変化範囲を広げてしかも安定度が高く、かつ
周波数変化ステツプの小さいものを得、またそれ
ぞれの設定値によつて周波数を知ることができる
ようにする。
第５図はこの発明による周波数合成器の一例を
示し、可変周波数発振器４１は電圧制御発振器で
あつて、これはその周波数変化幅の大きなものが
用いられ、例えばその中心周波数が200MHz、変
化範囲がプラス、マイナス10MHzのような変化範
囲の大きなものが用いられる。以下これをVCO
４１と記す。このVCO４１の周波数F0の出力は
必要に応じて周波数変換器４２により発振器４３
の発振周波数Flの局部信号と周波数混合されてF0
よりも低い周波数Fi1に変換されて可変分周器４
４に供給される。可変分周器４４においてはその
分周比Ｎを例えば10000乃至30000に設定すること
ができ、その分周された出力は位相比較器４５に
供給されて基準信号と位相比較される。
示し、可変周波数発振器４１は電圧制御発振器で
あつて、これはその周波数変化幅の大きなものが
用いられ、例えばその中心周波数が200MHz、変
化範囲がプラス、マイナス10MHzのような変化範
囲の大きなものが用いられる。以下これをVCO
４１と記す。このVCO４１の周波数F0の出力は
必要に応じて周波数変換器４２により発振器４３
の発振周波数Flの局部信号と周波数混合されてF0
よりも低い周波数Fi1に変換されて可変分周器４
４に供給される。可変分周器４４においてはその
分周比Ｎを例えば10000乃至30000に設定すること
ができ、その分周された出力は位相比較器４５に
供給されて基準信号と位相比較される。
基準信号は例えば水晶発振器４６よりの周波数
Frの信号を分周器４７で１／Ｍに周波数分周し
た信号として得られる。この位相比較器４５の出
力は必要に応じて標本化保持回路４８を通じて加
算回路４９に供給される。加算回路４９には端子
５１に与えられた鋸歯状波の掃引電圧がスイツチ
５２を通じて与えることができるようにされる。
標本化保持回路４８、加算回路４９は出力信号の
周波数を掃引する必要がない場合は省略される。
従つて周波数を掃引しない場合は位相比較器４５
の出力が可変周波数発振器５３に制御信号として
与えられ、周波数掃引を行なう場合は加算回路４
９の出力が可変周波数発振器５３に制御信号とし
て与えられる。
Frの信号を分周器４７で１／Ｍに周波数分周し
た信号として得られる。この位相比較器４５の出
力は必要に応じて標本化保持回路４８を通じて加
算回路４９に供給される。加算回路４９には端子
５１に与えられた鋸歯状波の掃引電圧がスイツチ
５２を通じて与えることができるようにされる。
標本化保持回路４８、加算回路４９は出力信号の
周波数を掃引する必要がない場合は省略される。
従つて周波数を掃引しない場合は位相比較器４５
の出力が可変周波数発振器５３に制御信号として
与えられ、周波数掃引を行なう場合は加算回路４
９の出力が可変周波数発振器５３に制御信号とし
て与えられる。
可変周波数発振器５３は可変周波数発振器４１
即ちVCO４１よりも周波数安定度及び直線性が
優れているもので、例えば電圧制御の水晶発振器
によつて構成することができ、以下これをVCO
５３と記す。この発振器５３の発振周波数は例え
ば2MHzを中心にプラス、マイナス10KHz程度変
化させることができる。このVCO５３の周波数
Fsの出力を第２基準信号によつて周波数変換器５
４において周波数が下げられる。その第２基準信
号を得るため例えば局部発振器４３の出力が分周
器５５により周波数分周され、その分周出力が基
準信号として周波数変換器５４に与えられる。周
波数変換器５４の出力は位相比較器５６に基準信
号として与えられる。一方、VCO４１の出力は
周波数分周器５７により周波数分周されて位相比
較器５６に与えられてその位相比較出力により発
振器４１が周波数制御される。
即ちVCO４１よりも周波数安定度及び直線性が
優れているもので、例えば電圧制御の水晶発振器
によつて構成することができ、以下これをVCO
５３と記す。この発振器５３の発振周波数は例え
ば2MHzを中心にプラス、マイナス10KHz程度変
化させることができる。このVCO５３の周波数
Fsの出力を第２基準信号によつて周波数変換器５
４において周波数が下げられる。その第２基準信
号を得るため例えば局部発振器４３の出力が分周
器５５により周波数分周され、その分周出力が基
準信号として周波数変換器５４に与えられる。周
波数変換器５４の出力は位相比較器５６に基準信
号として与えられる。一方、VCO４１の出力は
周波数分周器５７により周波数分周されて位相比
較器５６に与えられてその位相比較出力により発
振器４１が周波数制御される。
このようにVCO４１、周波数発振器４２、可
変分周器４４、位相比較器４５、標本化保持回路
４８、加算器４９、VCO５３、周波数変換器５
４、位相比較器５６、VCO４１なるPLL５８が
構成されるとともに、VCO４１、分周器５７、
位相比較器５６、VCO４１なるPLL５９が構成
されている。この実施例においては各種の周波数
の信号を取り出すことができるようにされた場合
で、切替スイツチ６１の固定接点６２には周波数
変換器４２の出力が供給され、又分周器５７は例
えば分周器５７ａ，５７ｂ，５７ｃの各１／10分周 器の三段により構成され、その分周器５７ａの出
力はスイツチ６１の固定接点６３に供給される。
更に切替スイツチ６５により分周器５７ｂの出力
とVCO５３の出力とを切替えて取り出すことが
できるように構成され、そのスイツチ６５の出力
は周波数変換器６６に供給される。一方、分周器
５５も例えば１／10分周器５５ａと１／10分周器５５ｂ とにより構成され、その分周器５５ａの出力は周
波数変換器６６に供給される。周波数変換器６６
の出力はスイツチ６１の固定接点６４に供給され
る。スイツチ６１の出力が出力端子６７に周波数
合成器の出力として与えられる。
変分周器４４、位相比較器４５、標本化保持回路
４８、加算器４９、VCO５３、周波数変換器５
４、位相比較器５６、VCO４１なるPLL５８が
構成されるとともに、VCO４１、分周器５７、
位相比較器５６、VCO４１なるPLL５９が構成
されている。この実施例においては各種の周波数
の信号を取り出すことができるようにされた場合
で、切替スイツチ６１の固定接点６２には周波数
変換器４２の出力が供給され、又分周器５７は例
えば分周器５７ａ，５７ｂ，５７ｃの各１／10分周 器の三段により構成され、その分周器５７ａの出
力はスイツチ６１の固定接点６３に供給される。
更に切替スイツチ６５により分周器５７ｂの出力
とVCO５３の出力とを切替えて取り出すことが
できるように構成され、そのスイツチ６５の出力
は周波数変換器６６に供給される。一方、分周器
５５も例えば１／10分周器５５ａと１／10分周器５５ｂ とにより構成され、その分周器５５ａの出力は周
波数変換器６６に供給される。周波数変換器６６
の出力はスイツチ６１の固定接点６４に供給され
る。スイツチ６１の出力が出力端子６７に周波数
合成器の出力として与えられる。
先に述べたようにVCO４１の周波数をF0、
VCO５３の周波数をFs、発振器４６の発振周波
数をFr、周波数変換器４２，５４の各出力の周波
数をFi1，Fi2、分周器４４の分周比をＮ、分周器
４７の分周比をＭ、分周器５５の分周比を１／100、 分周器５７の分周比を１／1000とそれぞれすると、 次の関係式がそれぞれ成り立つ。
VCO５３の周波数をFs、発振器４６の発振周波
数をFr、周波数変換器４２，５４の各出力の周波
数をFi1，Fi2、分周器４４の分周比をＮ、分周器
４７の分周比をＭ、分周器５５の分周比を１／100、 分周器５７の分周比を１／1000とそれぞれすると、 次の関係式がそれぞれ成り立つ。
F0＝103×Fi2＝103×（Fs−Fl／102）
F0＝Fl＋Ｎ×Fr／Ｍ
よつて、
Fs＝（１／102＋１／103）Fl＋Ｎ／103×Fr／Ｍ
従つてスイツチ６１の固定接点６２に得られる
出力の周波数F01は F01＝F0−Fl＝Ｎ×Fr／Ｍ スイツチ６１の固定接点６３に得られる出力の
周波数F02は F02＝F0／10＝１／10（Fl＋Ｎ×Fr／Ｍ） スイツチ６５が分周器５７ｂの出力側に接続さ
れているときにスイツチ６１の固定接点６４に得
られる出力の周波数F03は F03＝F0／100＋Fl／10 ＝１／100（Fl＋Ｎ×Fr／Ｍ）＋Fl／10 更にスイツチ６５がVCO５３の出力側に接続
されているときの固定接点６４に得られる出力の
周波数F04は F04＝Fs＋Fl／10 ＝（１／10＋１／102＋１／103）Fl＋Ｎ／103×Fr
／Ｎ となる。例えばFl＝180MHz、F0＝200MHz±10M
Hz，Fr／Ｍ＝1KHz，Ｎ＝10000乃至30000，Fs＝2M Hz±10KHzの場合、出力端子６７の出力周波数を
20MHzを中心に±10MHzの範囲で周波数を変化さ
せることができ、先のF01の場合はＮを変化する
ことにより1KHzステツプで取り出すことができ
る。周波数F02の場合は100Hzのステツプで変化さ
せることができ、更に周波数F03の場合は10Hzで
ステツプで、周波数F04の場合は１Hzステツプで
それぞれ変化させることができる。
出力の周波数F01は F01＝F0−Fl＝Ｎ×Fr／Ｍ スイツチ６１の固定接点６３に得られる出力の
周波数F02は F02＝F0／10＝１／10（Fl＋Ｎ×Fr／Ｍ） スイツチ６５が分周器５７ｂの出力側に接続さ
れているときにスイツチ６１の固定接点６４に得
られる出力の周波数F03は F03＝F0／100＋Fl／10 ＝１／100（Fl＋Ｎ×Fr／Ｍ）＋Fl／10 更にスイツチ６５がVCO５３の出力側に接続
されているときの固定接点６４に得られる出力の
周波数F04は F04＝Fs＋Fl／10 ＝（１／10＋１／102＋１／103）Fl＋Ｎ／103×Fr
／Ｎ となる。例えばFl＝180MHz、F0＝200MHz±10M
Hz，Fr／Ｍ＝1KHz，Ｎ＝10000乃至30000，Fs＝2M Hz±10KHzの場合、出力端子６７の出力周波数を
20MHzを中心に±10MHzの範囲で周波数を変化さ
せることができ、先のF01の場合はＮを変化する
ことにより1KHzステツプで取り出すことができ
る。周波数F02の場合は100Hzのステツプで変化さ
せることができ、更に周波数F03の場合は10Hzで
ステツプで、周波数F04の場合は１Hzステツプで
それぞれ変化させることができる。
更にこの実施例に示すように標本化保持回路４
８、加算回路４９を設ける場合は可変分周器４４
の分周比Ｎを設定し、その後標本化保持回路４８
の入力側を遮断すると共にその時の誤差電圧を保
持した状態とし、その状態でスイツチ５２をオン
にすればＮで決まる周波数を中心として出力周波
数を掃引させることができる。
８、加算回路４９を設ける場合は可変分周器４４
の分周比Ｎを設定し、その後標本化保持回路４８
の入力側を遮断すると共にその時の誤差電圧を保
持した状態とし、その状態でスイツチ５２をオン
にすればＮで決まる周波数を中心として出力周波
数を掃引させることができる。
この発明はVCO５３として高安定、低ドリフ
ト、更に良好な直線性のものを用い、これを
PLL５８によりその安定度を保持した状態で周
波数を変化させ、その変化範囲をPLL５９を用
いててい倍し、この例では1000倍に変化幅を広げ
ている。従つて広い変化範囲でしかも小さなステ
ツプで周波数を変化させることができ、かつ設定
したＮの値によつて出力周波数を知ることがで
き、出力周波数を周波数測定器でいちいち測定す
る必要はない。
ト、更に良好な直線性のものを用い、これを
PLL５８によりその安定度を保持した状態で周
波数を変化させ、その変化範囲をPLL５９を用
いててい倍し、この例では1000倍に変化幅を広げ
ている。従つて広い変化範囲でしかも小さなステ
ツプで周波数を変化させることができ、かつ設定
したＮの値によつて出力周波数を知ることがで
き、出力周波数を周波数測定器でいちいち測定す
る必要はない。
尚、第５図においてVCO４１の出力を分周器
４４に直接供給してもよい。その場合は分周器４
４の分周比が大きくなる。従つてPLL５８の利
得が周波数変換器４２を設ける場合よりも低下す
ることになる。又スイツチ６１を設けて各所の信
号を取り出すようにしたが、その何れか一つを取
り出すようにしてもよい。
４４に直接供給してもよい。その場合は分周器４
４の分周比が大きくなる。従つてPLL５８の利
得が周波数変換器４２を設ける場合よりも低下す
ることになる。又スイツチ６１を設けて各所の信
号を取り出すようにしたが、その何れか一つを取
り出すようにしてもよい。
第１図はこの発明による周波数合成器を適用す
る装置の例を示すブロツク図、第２図乃至第４図
はそれぞれ従来の周波数合成器を示すブロツク
図、第５図はこの発明による周波数合成器の一例
を示すブロツク図である。 ４１：第１周波数発振器、４４：可変分周器、
４６：基準周波数発振器、４５，４６：位相比較
器、４２，５４：周波数変換器、４８：標本化保
持回路、４９：加算回路、５１：掃引電圧入力端
子、５３：第２可変周波数発振器、５５，５７：
分周器、５８，５９：位相制御ループ。
る装置の例を示すブロツク図、第２図乃至第４図
はそれぞれ従来の周波数合成器を示すブロツク
図、第５図はこの発明による周波数合成器の一例
を示すブロツク図である。 ４１：第１周波数発振器、４４：可変分周器、
４６：基準周波数発振器、４５，４６：位相比較
器、４２，５４：周波数変換器、４８：標本化保
持回路、４９：加算回路、５１：掃引電圧入力端
子、５３：第２可変周波数発振器、５５，５７：
分周器、５８，５９：位相制御ループ。
Claims (1)
- １ 第１可変周波数発振器と、その第１可変周波
数発振器よりも安定度及び直線性の良い第２可変
周波数発振器と、上記第１可変周波数発振器の出
力を安定度の高い第１基準信号で周波数を下げる
第１周波数変換器と、その第１周波数変換器の出
力を周波数分周する分周比が可変の可変分周器
と、その分周出力と第２基準信号とを位相比較し
て上記第２可変周波数発振器の発振周波数を制御
する第１位相比較器と、上記第２可変周波数発振
器の出力を安定度の高い第３基準信号で周波数を
下げる第２周波数変換器と、上記第１可変周波数
発振器の出力を分周する分周器と、その分周器の
出力と上記第２周波数変換器の出力とを位相比較
してその出力で上記第１可変周波数発振器の周波
数を制御する第２位相比較器とを具備する周波数
合成器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55186693A JPS57112137A (en) | 1980-12-29 | 1980-12-29 | Frequency synthesizer |
| US06/331,291 US4488123A (en) | 1980-12-29 | 1981-12-16 | Frequency synthesizer |
| DE19813151746 DE3151746A1 (de) | 1980-12-29 | 1981-12-29 | Frequenzsynthetisierer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55186693A JPS57112137A (en) | 1980-12-29 | 1980-12-29 | Frequency synthesizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57112137A JPS57112137A (en) | 1982-07-13 |
| JPS6363137B2 true JPS6363137B2 (ja) | 1988-12-06 |
Family
ID=16192975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55186693A Granted JPS57112137A (en) | 1980-12-29 | 1980-12-29 | Frequency synthesizer |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4488123A (ja) |
| JP (1) | JPS57112137A (ja) |
| DE (1) | DE3151746A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4630217A (en) * | 1984-07-26 | 1986-12-16 | Hewlett-Packard Company | Signal synthesizer system |
| US4845443A (en) * | 1988-03-25 | 1989-07-04 | General Dynamics Corporation, Pomona Div. | Low noise multi-band channelized microwave frequency synthesizer |
| IT1243681B (it) * | 1990-07-20 | 1994-06-21 | Sits Soc It Telecom Siemens | Sintetizzatore di frequenza a microonde multianello a basso rumore di fase. |
| US5680067A (en) * | 1994-11-30 | 1997-10-21 | U.S. Philips Corporation | Frequency dividing device |
| SE513576C2 (sv) * | 1996-07-02 | 2000-10-02 | Celsiustech Electronics Ab | Förfarande och anordning för styrning av en oscillator |
| US6008754A (en) * | 1996-08-15 | 1999-12-28 | Alliedsignal Inc. | On-ground radio altimeter calibration system |
| US6072426A (en) * | 1996-08-15 | 2000-06-06 | Alliedsignal Inc. | Modulator slope calibration circuit |
| WO1998042076A2 (en) * | 1997-03-18 | 1998-09-24 | Koninklijke Philips Electronics N.V. | Receiver tuning system |
| US6380773B1 (en) * | 2000-12-01 | 2002-04-30 | National Science Council | Prescalar using fraction division theory |
| WO2003017689A1 (en) | 2001-08-14 | 2003-02-27 | Flarion Technologies, Inc. | Method and apparatus for wireless network connectivity |
| US7391838B2 (en) * | 2002-11-01 | 2008-06-24 | Broadcom Corporation | Transceiver system and method supporting multiple selectable voltage controlled oscillators |
| CN103323708B (zh) * | 2013-06-05 | 2015-07-29 | 江汉大学 | 一种信号源的测试方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1263928A (en) * | 1968-06-27 | 1972-02-16 | Plessey Co Ltd | Improvements in or relating to frequency synthesisers |
| GB1482086A (en) * | 1973-12-03 | 1977-08-03 | Standard Telephones Cables Ltd | Crystal controlled oscillator arrangement |
| DE2653475A1 (de) * | 1976-11-25 | 1978-06-01 | Wandel & Goltermann | Verfahren und schaltungsanordnung zu dessen durchfuehrung zur interpolation einer phasengerasteten frequenz |
| FR2388437A1 (fr) * | 1977-04-20 | 1978-11-17 | Adret Electronique | Synthetiseur de frequence a deux boucles d'asservissement de phase imbriquees |
| US4180783A (en) * | 1977-09-06 | 1979-12-25 | Rca Corporation | Phase lock loop data timing recovery circuit |
-
1980
- 1980-12-29 JP JP55186693A patent/JPS57112137A/ja active Granted
-
1981
- 1981-12-16 US US06/331,291 patent/US4488123A/en not_active Expired - Lifetime
- 1981-12-29 DE DE19813151746 patent/DE3151746A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57112137A (en) | 1982-07-13 |
| DE3151746A1 (de) | 1982-07-08 |
| DE3151746C2 (ja) | 1987-07-30 |
| US4488123A (en) | 1984-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6363137B2 (ja) | ||
| JPS6256689B2 (ja) | ||
| JPS62260429A (ja) | 高周波数シンセサイザ− | |
| JPS6363138B2 (ja) | ||
| JPH0761009B2 (ja) | 周波数シンセサイザ | |
| JPS6221418B2 (ja) | ||
| JPS6362701B2 (ja) | ||
| JPS5840375B2 (ja) | ダブルス−パ−ジユシンキ | |
| JPH0311960Y2 (ja) | ||
| JPH0362619A (ja) | 周波数シンセサイザ | |
| JPS6238352Y2 (ja) | ||
| JPS5845860B2 (ja) | 変調回路 | |
| JPH10170568A (ja) | スペクトラムアナライザ | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JPS5918757Y2 (ja) | Ｐｌｌ回路使用の周波数シンセサイザ | |
| JPH0115177B2 (ja) | ||
| JP2601096B2 (ja) | 周波数シンセサイザ | |
| JPS6329286Y2 (ja) | ||
| JPS6036909Y2 (ja) | 多周波発振器 | |
| JPS61111015A (ja) | Ｐｌｌ周波数シンセサイザ方式ｔｖ受像機 | |
| JPS6342443B2 (ja) | ||
| JPH10224217A (ja) | 周波数シンセサイザ | |
| JPH0728256B2 (ja) | 信号発生装置 | |
| JPH0336822A (ja) | 標準周波数発振装置 | |
| JPH0345936B2 (ja) |