JPS6081855A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6081855A JPS6081855A JP58190219A JP19021983A JPS6081855A JP S6081855 A JPS6081855 A JP S6081855A JP 58190219 A JP58190219 A JP 58190219A JP 19021983 A JP19021983 A JP 19021983A JP S6081855 A JPS6081855 A JP S6081855A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- bonding pad
- bipolar transistor
- separated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Bipolar Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置に関し、特にバイポーラ集積回路装
置において、特定のバイポーラトランジスタの特性をウ
ェーハ段階でチェック可能に構成した基板−構造に関す
るものである。
置において、特定のバイポーラトランジスタの特性をウ
ェーハ段階でチェック可能に構成した基板−構造に関す
るものである。
一般にバイポーラアナログ集積回路装置は半導体基板に
用途に応じたバイポーラトランジスタを含む複数の回路
要素が形成され、適宜に配線接続して構成されており、
例えば３端子レギユレータ。
用途に応じたバイポーラトランジスタを含む複数の回路
要素が形成され、適宜に配線接続して構成されており、
例えば３端子レギユレータ。
カーステレオ用パワーアンプなどに適用され、広く使用
されている。
されている。
例えば第１図は８端子レギユレータの回路構成図であっ
て、レギュレータ回路Ａと過熱保護回路Ｂとから構成さ
れている。そして、レギュレータ回路Ａは出力段パワー
トランジスタＣ，アクティブロードＤ、電流制限回路Ｅ
、基準電圧回路Ｆ。
て、レギュレータ回路Ａと過熱保護回路Ｂとから構成さ
れている。そして、レギュレータ回路Ａは出力段パワー
トランジスタＣ，アクティブロードＤ、電流制限回路Ｅ
、基準電圧回路Ｆ。
誤差増巾回路Ｇなどからなり、入力端子ＩＮに入力電圧
が印加されると、これを基準電圧と比較してその誤差分
を出力側に帰還し出力端子ＯＵＴの出力電圧を一定にす
る。又、過熱保護回路Ｂは内外要因によって温度上昇が
設定された動作温度を越えると過熱制限用トランジスタ
Ｔｒが導通し、レギュレータ回路Ａの出力段を遮断して
装置全体の保護が図られる。
が印加されると、これを基準電圧と比較してその誤差分
を出力側に帰還し出力端子ＯＵＴの出力電圧を一定にす
る。又、過熱保護回路Ｂは内外要因によって温度上昇が
設定された動作温度を越えると過熱制限用トランジスタ
Ｔｒが導通し、レギュレータ回路Ａの出力段を遮断して
装置全体の保護が図られる。
ところで、この過熱保護回路Ｂは例えば第２図に示すよ
うに構成されている。この回路において、Ｂ点電圧は第
１のトランジスタＴｒ、のＶＢＥより若干低い目に設定
されており、何らかの原因により過度に温度上昇すると
、第１のトランジスタＴｒ。
うに構成されている。この回路において、Ｂ点電圧は第
１のトランジスタＴｒ、のＶＢＥより若干低い目に設定
されており、何らかの原因により過度に温度上昇すると
、第１のトランジスタＴｒ。
のＶＢＥが２ ｍ Ｖ ／ ℃の割合で低下し、Ｂ点電
圧より低くなると導通し、これに伴って第２のトランジ
スタＴｒ、も導通してレギュレータ回路Ａが保護される
。
圧より低くなると導通し、これに伴って第２のトランジ
スタＴｒ、も導通してレギュレータ回路Ａが保護される
。
この回路において、それぞれのトランジスタは製造時の
条件によって特性が大きく変化することが知られている
のであるが、その製造過程において特定のトランジスタ
のみの特性をチェックすることは全くできない。このた
めに、製品化された状態での特性検査によって始めて良
否の判定がなされることから、不良と判定されたものは
半導体素子を固定する放熱板、リード、モールド樹脂が
無駄になり、集積回路装置のコストへの影響が大きくな
るという問題がある。
条件によって特性が大きく変化することが知られている
のであるが、その製造過程において特定のトランジスタ
のみの特性をチェックすることは全くできない。このた
めに、製品化された状態での特性検査によって始めて良
否の判定がなされることから、不良と判定されたものは
半導体素子を固定する放熱板、リード、モールド樹脂が
無駄になり、集積回路装置のコストへの影響が大きくな
るという問題がある。
又、カーステレオ用アンプに適用されるパワー集積回路
装置にあっては出力の歪率がトランジスタの電流増巾率
ｈＦＥに影響され、ｈＦＥが大きくなると歪率は小さく
なり、逆にｈＦＥが小さくなると歪率は大人くなる。し
かし乍ら、製造過程では所望するトランジスタの特性チ
ェ・ツクができないために、止むを得ず完成品の特性検
査によってその良否を判定している。このために、」二
速同様に放熱板、リード、モールド樹脂が無駄となり、
コストへの影響が大きくなるものである。
装置にあっては出力の歪率がトランジスタの電流増巾率
ｈＦＥに影響され、ｈＦＥが大きくなると歪率は小さく
なり、逆にｈＦＥが小さくなると歪率は大人くなる。し
かし乍ら、製造過程では所望するトランジスタの特性チ
ェ・ツクができないために、止むを得ず完成品の特性検
査によってその良否を判定している。このために、」二
速同様に放熱板、リード、モールド樹脂が無駄となり、
コストへの影響が大きくなるものである。
従って、集積回路装置における特定のトランジスタ
スタウエーハないしベレット状態にて特性チェックでき
れば、不良素子の組み込みを事前に防止できる上、それ
に要する材料も有効に活用できることもあって、作業能
率は勿論のこと、コスト面の大巾な改善が可能となり望
ましいものである。
れば、不良素子の組み込みを事前に防止できる上、それ
に要する材料も有効に活用できることもあって、作業能
率は勿論のこと、コスト面の大巾な改善が可能となり望
ましいものである。
それ故に、本発明の目的は簡単な構成によってウェーハ
ないしベレット状態において特定のバイポーラトランジ
スタの特性をチェックできる半導体装置を提供すること
にある。
ないしベレット状態において特定のバイポーラトランジ
スタの特性をチェックできる半導体装置を提供すること
にある。
そして、本発明の特徴は同一半導体基板内にバイポーラ
トランジスタを含む複数の回路要素を具え、それぞれを
適宜に配線接続したものにおいて、上記特定のバイポー
ラトランジスタより延びる少くとも２つの回路部分を分
離すると共に、それぞれの端部にボンディングパ・ソド
部を電気的な接続関係を有するように離隔並設し、かつ
特定のバイポーラトランジスタの特性チェック後に隣接
するそれぞれのポンディングパッド部を短絡するように
したことにある。
トランジスタを含む複数の回路要素を具え、それぞれを
適宜に配線接続したものにおいて、上記特定のバイポー
ラトランジスタより延びる少くとも２つの回路部分を分
離すると共に、それぞれの端部にボンディングパ・ソド
部を電気的な接続関係を有するように離隔並設し、かつ
特定のバイポーラトランジスタの特性チェック後に隣接
するそれぞれのポンディングパッド部を短絡するように
したことにある。
この発明によれば、特定のバイポーラトランジスタより
延びる回路部分を分離し、それぞれの端部にポンディン
グパ・ソド部を離隔並設しているので、ウェハーないし
ベレット状態において特性チェックを行うことができる
。このために、特定のトランジスタの特性が規格を満足
するもののみを組立ての対象にできる関係で、放熱板、
リード。
延びる回路部分を分離し、それぞれの端部にポンディン
グパ・ソド部を離隔並設しているので、ウェハーないし
ベレット状態において特性チェックを行うことができる
。このために、特定のトランジスタの特性が規格を満足
するもののみを組立ての対象にできる関係で、放熱板、
リード。
５−
モールド樹脂などの材料を有利に利用でき、コストも有
効に低減できる。
効に低減できる。
次に本発明のバイポーラ集積回路装置への適用例につい
て第３図〜第４図を参照して説明する。
て第３図〜第４図を参照して説明する。
第３図において、１はベレット状の半導体基板であって
、それにはバイポーラトランジスタ２を含む複数の回路
要素が形成されており、適宜に配線されている。そして
、バイポーラトランジスタ２のベース、コレクタ、エミ
ッタより延びる回路部分８，４．５は分離され、それぞ
れの端部にポンディングパッド部６ａ、６ｂ、７１２．
７ｂ、８ａ、８ｂが対をなすように離隔並設されている
。
、それにはバイポーラトランジスタ２を含む複数の回路
要素が形成されており、適宜に配線されている。そして
、バイポーラトランジスタ２のベース、コレクタ、エミ
ッタより延びる回路部分８，４．５は分離され、それぞ
れの端部にポンディングパッド部６ａ、６ｂ、７１２．
７ｂ、８ａ、８ｂが対をなすように離隔並設されている
。
この状態において、ボンでイングパッド部６ａ。
７ａ、８ａに測子を接触させてトランジスタ２の特性を
測定する。特性値が規格を満足するものについてのみ、
第４図に示すように、対をなすポンディングパ１．ド部
６ａ−６ｂ間 ７１２−７ｂ間。
測定する。特性値が規格を満足するものについてのみ、
第４図に示すように、対をなすポンディングパ１．ド部
６ａ−６ｂ間 ７１２−７ｂ間。
８ａ、８ｂ間を金属部材９にて短絡する。以下通常の方
法にて組立する。
法にて組立する。
６−
この実施例によれば、特定のトランジスタ２の特性をウ
ェーハないしベレ、７ ）状態にて測定できるために、
特性不良品の組立工程への供給を完全に防止できる。従
って、材料の有効活用のみならず、コストも有効に低減
できる。
ェーハないしベレ、７ ）状態にて測定できるために、
特性不良品の組立工程への供給を完全に防止できる。従
って、材料の有効活用のみならず、コストも有効に低減
できる。
第５図は本発明の他の実施例を示すものであって、ボン
ディングパリド部６１２−６ｂ、 ’Ｔｅ１−’１ｂ、
８ａ−８ｂをポンディングワイヤ１０のボン接続し、樹
脂モールド後に樹脂材より露呈するボンディングワイヤ
１０を切断するものである。
ディングパリド部６１２−６ｂ、 ’Ｔｅ１−’１ｂ、
８ａ−８ｂをポンディングワイヤ１０のボン接続し、樹
脂モールド後に樹脂材より露呈するボンディングワイヤ
１０を切断するものである。
尚、本発明において、ポンディングパッド部ハトランジ
スタより延びるすべての回路部分に形成したが、２つの
回路部分にのみ形成することもできる。又、複数のトラ
ンジスタに適用することもできる。
スタより延びるすべての回路部分に形成したが、２つの
回路部分にのみ形成することもできる。又、複数のトラ
ンジスタに適用することもできる。
第１図は従来の集積回路装置の電気回路図、第３図は本
発明の一実施倒を示す要部概略図、第４図はポンディン
グパッド部を短絡ｌ−だ状態を示す要部概略図、第５図
は本発明の他の実施例を示す要部概略図である。 図中、１は半導体基板、２はパイポーラトランジスタ、
８．ｊ、５は回路部分、６１２，６ｂ、７ａ、７ｂ、Ｂ
ａ、Ｂｂはポンディングパッド部、９．１０は金属部材
である。 すＡ１ 第３図 第４図 第５図 手 続 補 正 書 （方式） ％式％） ■、事件の表示 昭和５８年 特 許 願第１９０２１９号２発明の名称 半導体装置 ３、補正をする者 事件との関係 特 許 出願人 電話 大津 （０’７７５）３７−２１００７補止の内
容 （１） 第７頁第１９行の「電気回路図、」０９次に「
第２図は第１図における過熱保論回路の詳細回路図、」
全挿入する。
発明の一実施倒を示す要部概略図、第４図はポンディン
グパッド部を短絡ｌ−だ状態を示す要部概略図、第５図
は本発明の他の実施例を示す要部概略図である。 図中、１は半導体基板、２はパイポーラトランジスタ、
８．ｊ、５は回路部分、６１２，６ｂ、７ａ、７ｂ、Ｂ
ａ、Ｂｂはポンディングパッド部、９．１０は金属部材
である。 すＡ１ 第３図 第４図 第５図 手 続 補 正 書 （方式） ％式％） ■、事件の表示 昭和５８年 特 許 願第１９０２１９号２発明の名称 半導体装置 ３、補正をする者 事件との関係 特 許 出願人 電話 大津 （０’７７５）３７−２１００７補止の内
容 （１） 第７頁第１９行の「電気回路図、」０９次に「
第２図は第１図における過熱保論回路の詳細回路図、」
全挿入する。
Claims (1)
- 同一半導体基板内にバイポーラトランジスタを含む複数
の回路要素を具え、それぞれを適宜に配線接続したもの
において、上記特定のバイポーラトランジスタより延び
る少くとも２つの回路部分を分離すると共に、それぞれ
の端部にポンディングパッド部を電気的な接続関係を有
するように離隔並設し、かつ特定のバイポーラトランジ
スタの特性チェ・ツク後に隣接するそれぞれのポンディ
ングパッド部を短絡するようにしたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58190219A JPS6081855A (ja) | 1983-10-11 | 1983-10-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58190219A JPS6081855A (ja) | 1983-10-11 | 1983-10-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6081855A true JPS6081855A (ja) | 1985-05-09 |
Family
ID=16254452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58190219A Pending JPS6081855A (ja) | 1983-10-11 | 1983-10-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6081855A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258627A (ja) * | 2006-03-27 | 2007-10-04 | Hitachi Ltd | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4919029A (ja) * | 1972-03-27 | 1974-02-20 |
-
1983
- 1983-10-11 JP JP58190219A patent/JPS6081855A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4919029A (ja) * | 1972-03-27 | 1974-02-20 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258627A (ja) * | 2006-03-27 | 2007-10-04 | Hitachi Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5793108A (en) | Semiconductor integrated circuit having a plurality of semiconductor chips | |
| JPH0546045U (ja) | 半導体パツケージ | |
| KR950000205B1 (ko) | 리이드 프레임 및 이를 사용한 반도체 장치 | |
| US6215174B1 (en) | Lead frame, mold for producing a resin-sealed semiconductor device, resin-sealed semiconductor device using such a lead frame | |
| JP3989417B2 (ja) | 電源用デバイス | |
| JPH09120974A (ja) | 半導体装置 | |
| JPS6081855A (ja) | 半導体装置 | |
| US3560808A (en) | Plastic encapsulated semiconductor assemblies | |
| JP2601228B2 (ja) | 樹脂封止型回路装置の製造方法 | |
| JP7734826B2 (ja) | 半導体装置 | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05283582A (ja) | 正負安定化電源装置 | |
| JPS6214689Y2 (ja) | ||
| JP3300651B2 (ja) | 安定化電源装置 | |
| JPS617660A (ja) | 半導体装置 | |
| JPH07335818A (ja) | 半導体装置 | |
| JPS6011643Y2 (ja) | 半導体集積回路装置の実装構造 | |
| JPS62123750A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置の製造方法 | |
| JP3203377B2 (ja) | 混成集積回路装置 | |
| JPH05326832A (ja) | 直流電圧安定化素子 | |
| JPH05136183A (ja) | 集積回路装置 | |
| JP2954561B2 (ja) | リードフレーム、リードフレームを用いた樹脂封止半導体装置の成形金型、リードフレームを用いた樹脂封止半導体装置および樹脂封止半導体装置の製造方法 | |
| KR0142756B1 (ko) | 칩홀딩 리드 온 칩타입 반도체 패키지 | |
| JP3336328B2 (ja) | 樹脂封止型半導体装置およびその製造に用いられるリードフレーム | |
| JPH06132464A (ja) | 半導体集積回路の組立方法 |