JPS6086587A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS6086587A JPS6086587A JP58194748A JP19474883A JPS6086587A JP S6086587 A JPS6086587 A JP S6086587A JP 58194748 A JP58194748 A JP 58194748A JP 19474883 A JP19474883 A JP 19474883A JP S6086587 A JPS6086587 A JP S6086587A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- voltage
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、駆動用スイッチング素子として薄膜トランジ
スタプレイを用いた表示装置の静電破壊防止の九めの電
圧吸収回路に関する。
スタプレイを用いた表示装置の静電破壊防止の九めの電
圧吸収回路に関する。
従来、この種の表示装置には外部からの静電気衝撃を緩
和する。いわゆる保護回路が内蔵されている構造は少な
かった。これは前記保護回路を薄膜素子でＩｌ成するの
が難しく、例えばＰＭダイオード素子を作り込むためＫ
は大幅に工程を追加しなければならず、コストアップの
原因等になってしまうため冥際的で社ないためである。
和する。いわゆる保護回路が内蔵されている構造は少な
かった。これは前記保護回路を薄膜素子でＩｌ成するの
が難しく、例えばＰＭダイオード素子を作り込むためＫ
は大幅に工程を追加しなければならず、コストアップの
原因等になってしまうため冥際的で社ないためである。
また薄膜トランジスタにおいては、その能力アップのた
めよい低閾値化が望ｌれており、ゲート絶縁間はよシ薄
いものが使用される傾向にある。
めよい低閾値化が望ｌれており、ゲート絶縁間はよシ薄
いものが使用される傾向にある。
これによって静電耐圧は低下し保護回路なしでは不良と
なる素子が激増する可能性が強かった。
なる素子が激増する可能性が強かった。
本発明は上記欠点を除去するためになされたもので、外
部からの静電気衝撃から薄膜トランジスタアレイを保護
するための電圧吸収回路を従来の工程に何ら追加するこ
となく、作り込むことを目的としたものである。
部からの静電気衝撃から薄膜トランジスタアレイを保護
するための電圧吸収回路を従来の工程に何ら追加するこ
となく、作り込むことを目的としたものである。
以下本発明の実施例を図面を用いて詳細に説明する。第
１図及び第２図はそれぞれＸ抛明の電圧吸収回路に使用
している双方向導電型トランジスタのゲート電圧ＶＩＩ
＝ドレイン電圧Ｖ’ｎにおけるゲート電圧ｖｇ−ドレイ
ン電ｆｉＩＩＤｌ特性とその構造断面図で、第１図にお
いてゲート電圧ｖｇにドレイン電圧ＶＤ）がｖｌｌ＞ｏ
の場合閾値電圧ｖｙ、以上、ｖｙ＜ｏの場合閾値電圧ｖ
ｇ、以下になると急激にドレイン電流が増し電圧を吸収
して（れる、素子の構造としては第２図に示される通り
、絶縁基板１の上に形成されたゲート領域２の上にゲー
ト絶縁膜３ｖｉ−介して形成された薄膜チャンネル層（
例えばアモルファスシリコン〕４に層間絶縁Ｍ５の一部
を穴めけしてソース及びドレイン電極領域（例えばアル
ミシリコン）がコンタクトしている薄膜チャンネル層４
はほぼ２層とと考えることができ、ゲート電圧が正の場
合はキャリアとして電子がゲート電圧が負の場合はキャ
リアとして正孔がそれぞれ導電に寄与していると考えら
れる。
１図及び第２図はそれぞれＸ抛明の電圧吸収回路に使用
している双方向導電型トランジスタのゲート電圧ＶＩＩ
＝ドレイン電圧Ｖ’ｎにおけるゲート電圧ｖｇ−ドレイ
ン電ｆｉＩＩＤｌ特性とその構造断面図で、第１図にお
いてゲート電圧ｖｇにドレイン電圧ＶＤ）がｖｌｌ＞ｏ
の場合閾値電圧ｖｙ、以上、ｖｙ＜ｏの場合閾値電圧ｖ
ｇ、以下になると急激にドレイン電流が増し電圧を吸収
して（れる、素子の構造としては第２図に示される通り
、絶縁基板１の上に形成されたゲート領域２の上にゲー
ト絶縁膜３ｖｉ−介して形成された薄膜チャンネル層（
例えばアモルファスシリコン〕４に層間絶縁Ｍ５の一部
を穴めけしてソース及びドレイン電極領域（例えばアル
ミシリコン）がコンタクトしている薄膜チャンネル層４
はほぼ２層とと考えることができ、ゲート電圧が正の場
合はキャリアとして電子がゲート電圧が負の場合はキャ
リアとして正孔がそれぞれ導電に寄与していると考えら
れる。
第３図は本発明による表示装置の一実施例の回路図でア
ドレス用のゲートライン１１と信号ライン１４及び画素
選択薄膜トランジスタ１５、液晶領域１６、コンデンサ
１７と電圧吸収回路として双方向導電型トランジスタ１
２によって構成されている。
ドレス用のゲートライン１１と信号ライン１４及び画素
選択薄膜トランジスタ１５、液晶領域１６、コンデンサ
１７と電圧吸収回路として双方向導電型トランジスタ１
２によって構成されている。
前記双方向導電型トランジスタ１２は例えばこの場合、
ゲートライン１１とコモン電極１３の間に配されており
ゲートはドレインに接続されて端子素子として使用され
ている。
ゲートライン１１とコモン電極１３の間に配されており
ゲートはドレインに接続されて端子素子として使用され
ている。
ゲートライン１１とコモン電極１３の間に、外部から静
電気が刃口わり高電圧が発生した場合、前記双方白場１
！型トランジスタＩ２の閾値電圧以上（負の場合閾値電
圧以下）の電圧は吸収され実質的にゲートライン１１に
は発生しなく耽る、これによシ画素選択薄膜トランジス
タ１５のゲート領域に高電圧が発生することはなく薄膜
トランジスタ了レイの静電気による破壊は防ぐことがで
きる。
電気が刃口わり高電圧が発生した場合、前記双方白場１
！型トランジスタＩ２の閾値電圧以上（負の場合閾値電
圧以下）の電圧は吸収され実質的にゲートライン１１に
は発生しなく耽る、これによシ画素選択薄膜トランジス
タ１５のゲート領域に高電圧が発生することはなく薄膜
トランジスタ了レイの静電気による破壊は防ぐことがで
きる。
また本発明で使用する双方向導電型薄膜トランジスタは
画素選択トランジスタを形成する際の工程を一部除くだ
けで容易に形成することが可能で何うコスト了ツブにな
る要因はない。
画素選択トランジスタを形成する際の工程を一部除くだ
けで容易に形成することが可能で何うコスト了ツブにな
る要因はない。
諸４図に示される回路図は本発明による表示装置の他の
実施例に基づく、電圧吸収回路図でゲートライン２１と
コモン電極ｎとの間に双方向導電型薄膜トランジスタｎ
が多段接続（例えば２段）されて配されている、この場
合一段の双方向導電型薄波トランジスタに比べ高い岡値
電圧が得られるため、信号制御電圧に見合った保護回路
の設定が可能となる、尚この際の多段接続するトランジ
スタの数は任意に設計することができ、その際前記双方
向導電型薄膜トランジスタのゲート電極の接続法はいろ
いろな組合わせが考えられる。
実施例に基づく、電圧吸収回路図でゲートライン２１と
コモン電極ｎとの間に双方向導電型薄膜トランジスタｎ
が多段接続（例えば２段）されて配されている、この場
合一段の双方向導電型薄波トランジスタに比べ高い岡値
電圧が得られるため、信号制御電圧に見合った保護回路
の設定が可能となる、尚この際の多段接続するトランジ
スタの数は任意に設計することができ、その際前記双方
向導電型薄膜トランジスタのゲート電極の接続法はいろ
いろな組合わせが考えられる。
以上のごとく本発明によれば、静電気から薄膜トランジ
スタアレイを保護するための電圧吸収回路を追加工程な
しに容易に作り込むことができる
スタアレイを保護するための電圧吸収回路を追加工程な
しに容易に作り込むことができる
纂１図は、本発明の表示装置における電圧吸収回路に使
用している双方向導電型トランジスタのゲート電圧ｖｇ
＝ドレイン電圧ＶＤにおけるゲート電圧ｖＩＩ−ドレイ
ン電流１より１特性Ｕ１第２図は前記双方向導電型トラ
ンジスタの構造断面図でちゃ、第３図は本発明による表
示装置の一実施例の回路口であり、第４図は本発明によ
る表示装置の他の実施例の電圧吸収回路部の回路図でち
る１、。絶縁基板 ２゜、ゲート領域 ３６．ゲート絶縁膜 ４゜。薄膜チャンえル領域 ５００層悶絶縁膜 ６０．ソース及びドレイン電極 １１ 、２１ 、 、ゲートライン ＋２．２２．１双方向導電型薄暎トランジスタ１３ 、
２３ 、 、コモン電極 １４０．信号ライン １５００画素選択トランジスタ
用している双方向導電型トランジスタのゲート電圧ｖｇ
＝ドレイン電圧ＶＤにおけるゲート電圧ｖＩＩ−ドレイ
ン電流１より１特性Ｕ１第２図は前記双方向導電型トラ
ンジスタの構造断面図でちゃ、第３図は本発明による表
示装置の一実施例の回路口であり、第４図は本発明によ
る表示装置の他の実施例の電圧吸収回路部の回路図でち
る１、。絶縁基板 ２゜、ゲート領域 ３６．ゲート絶縁膜 ４゜。薄膜チャンえル領域 ５００層悶絶縁膜 ６０．ソース及びドレイン電極 １１ 、２１ 、 、ゲートライン ＋２．２２．１双方向導電型薄暎トランジスタ１３ 、
２３ 、 、コモン電極 １４０．信号ライン １５００画素選択トランジスタ
Claims (1)
- 【特許請求の範囲】 （１）駆動用スイッチング素子として薄膜トランジスタ
了レイを用いた表示装置において、各端子毎に、静電気
による素子の破壊を防止するｔめの電圧吸収回路として
、双方向導電製薄膜トランジスタを配し九ことを特徴と
する液晶表示装置。 （匂前記双方向導電型薄膜トランジスタの一方の端子が
コモン電極に共通に接続されていることを特徴とする特
許請求の範囲第１項記載の液晶表示？＆置。 （３）前！ｉ″！電圧吸収回路が、双方向導電型薄膜ト
ランジスタの多段接続によって構成されていることを特
徴とする特許請求の範囲第１項記載の液晶表示装置。 （４）前記電圧吸収回路が、少なくともゲートライン毎
に配されていることを特徴とする特許請求の範囲第１項
記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194748A JPS6086587A (ja) | 1983-10-18 | 1983-10-18 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194748A JPS6086587A (ja) | 1983-10-18 | 1983-10-18 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6086587A true JPS6086587A (ja) | 1985-05-16 |
Family
ID=16329570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58194748A Pending JPS6086587A (ja) | 1983-10-18 | 1983-10-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6086587A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6299084U (ja) * | 1985-12-12 | 1987-06-24 | ||
| JPS62187885A (ja) * | 1986-02-14 | 1987-08-17 | 富士通株式会社 | 表示装置の静電気による破壊防止方法 |
| JPS6310558A (ja) * | 1986-07-02 | 1988-01-18 | Hitachi Ltd | 液晶表示装置 |
| JPS63220289A (ja) * | 1987-03-10 | 1988-09-13 | 日本電気株式会社 | 薄膜トランジスタアレイ |
| JPH03177061A (ja) * | 1989-11-29 | 1991-08-01 | Philips Gloeilampenfab:Nv | 薄膜トランジスタ回路 |
| US7928946B2 (en) | 1991-06-14 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5289477A (en) * | 1976-01-22 | 1977-07-27 | Toshiba Corp | Input protecting circuit |
| JPS5893288A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置 |
-
1983
- 1983-10-18 JP JP58194748A patent/JPS6086587A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5289477A (en) * | 1976-01-22 | 1977-07-27 | Toshiba Corp | Input protecting circuit |
| JPS5893288A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6299084U (ja) * | 1985-12-12 | 1987-06-24 | ||
| JPS62187885A (ja) * | 1986-02-14 | 1987-08-17 | 富士通株式会社 | 表示装置の静電気による破壊防止方法 |
| JPS6310558A (ja) * | 1986-07-02 | 1988-01-18 | Hitachi Ltd | 液晶表示装置 |
| JPS63220289A (ja) * | 1987-03-10 | 1988-09-13 | 日本電気株式会社 | 薄膜トランジスタアレイ |
| JPH03177061A (ja) * | 1989-11-29 | 1991-08-01 | Philips Gloeilampenfab:Nv | 薄膜トランジスタ回路 |
| US7928946B2 (en) | 1991-06-14 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2638462B2 (ja) | 半導体装置 | |
| WO2021218569A1 (zh) | 阵列基板及其制作方法、移位寄存器单元、显示面板 | |
| US11844253B2 (en) | Display panel, display device | |
| US3748547A (en) | Insulated-gate field effect transistor having gate protection diode | |
| JP3039245B2 (ja) | 半導体メモリ装置 | |
| JPS6086587A (ja) | 液晶表示装置 | |
| JP3450909B2 (ja) | 半導体装置 | |
| US5210436A (en) | Semiconductor device with input protection circuit of high withstand voltage | |
| JPS63306669A (ja) | 半導体装置 | |
| JPH01255831A (ja) | 平面デイスプレイ | |
| KR940010081A (ko) | 반도체 메모리장치 | |
| JP2869548B2 (ja) | 薄膜トランジスタ回路 | |
| JPS6269660A (ja) | 静電保護回路 | |
| JPS5853864A (ja) | 半導体可変容量素子 | |
| JP3355651B2 (ja) | 静電気保護回路及び半導体装置 | |
| JP2671755B2 (ja) | 入出力保護回路 | |
| JP3024995B2 (ja) | Ｍｉｍ構造半導体メモリ | |
| JPS622704B2 (ja) | ||
| JPS6053070A (ja) | Ｍｏｓ−ｆｅｔ集積回路装置 | |
| JPS59105369A (ja) | 半導体装置 | |
| US5432369A (en) | Input/output protection circuit | |
| JPS5916378A (ja) | 半導体装置 | |
| JPH05160348A (ja) | 半導体装置及び過電圧保護装置 | |
| TW425687B (en) | Driver integrated circuit with electrostatic damage protection function | |
| KR960000314Y1 (ko) | 입력보호회로를 갖춘 반도체장치 |