JPS62187885A - 表示装置の静電気による破壊防止方法 - Google Patents
表示装置の静電気による破壊防止方法Info
- Publication number
- JPS62187885A JPS62187885A JP61030301A JP3030186A JPS62187885A JP S62187885 A JPS62187885 A JP S62187885A JP 61030301 A JP61030301 A JP 61030301A JP 3030186 A JP3030186 A JP 3030186A JP S62187885 A JPS62187885 A JP S62187885A
- Authority
- JP
- Japan
- Prior art keywords
- active
- bus line
- prevention
- static electricity
- display unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、表示装置の！Ｒ造工程中に発生する静電気に
よりアクティブ素子が破壊する事を防ぐための静電気中
和用バスラインを持つアクティブマトリクス形表示装置
において、中和用バスラインを接続したままで各素子の
特性、不良発生の状態を調べるために前記中和用バスラ
インとアクティブマトリクスの各行および各列との間に
可逆的な電圧降伏特性を持つ素子を挿入したものである
。
よりアクティブ素子が破壊する事を防ぐための静電気中
和用バスラインを持つアクティブマトリクス形表示装置
において、中和用バスラインを接続したままで各素子の
特性、不良発生の状態を調べるために前記中和用バスラ
インとアクティブマトリクスの各行および各列との間に
可逆的な電圧降伏特性を持つ素子を挿入したものである
。
本発明は、アクティブマトリクス形表示装置、特にその
製造プロセスにおける静電破壊防止方法に関する。アク
ティブマトリクス形表示装置は、表示のコントラスト向
上、平面均輝度向上、階調表示等に対して効果があるが
、一方！Ａ造プａセス中に発生する静電気により、画素
を駆動するためのアクティブ素子が絶縁破壊を起し、表
示欠陥となる問題があり、プロセス、＄１１造において
静電破壊防止対策を施す必要がある。
製造プロセスにおける静電破壊防止方法に関する。アク
ティブマトリクス形表示装置は、表示のコントラスト向
上、平面均輝度向上、階調表示等に対して効果があるが
、一方！Ａ造プａセス中に発生する静電気により、画素
を駆動するためのアクティブ素子が絶縁破壊を起し、表
示欠陥となる問題があり、プロセス、＄１１造において
静電破壊防止対策を施す必要がある。
従来、このようなアクティブマトリクス表示パネルの静
電破壊対策としては、第５図のように各バランスの端末
を導体を用いて電気的に共通接続し、絶縁破壊の主要な
発生場所であるアクティブ素子のゲート−ドレイン間の
電位をすべて等しくする事により破壊を防止し、製造プ
ロセス終了後に上記接続部を除去する方法が用いられて
いる。
電破壊対策としては、第５図のように各バランスの端末
を導体を用いて電気的に共通接続し、絶縁破壊の主要な
発生場所であるアクティブ素子のゲート−ドレイン間の
電位をすべて等しくする事により破壊を防止し、製造プ
ロセス終了後に上記接続部を除去する方法が用いられて
いる。
ここで、表示パネルの主な欠陥としては、１）バスライ
ンの断線、２）バスライン間の短絡、３）アクティブ素
子の特性不良等が挙げられ、これらが発生した時点で製
造プロセスラインから除去する事がコスト、信頼性の上
からも望ましい０しかし、従来の静電破壊防止法では各
バランスが電気的に共通接続されているため、これらの
欠陥の検出は困難であるという問題がある。
ンの断線、２）バスライン間の短絡、３）アクティブ素
子の特性不良等が挙げられ、これらが発生した時点で製
造プロセスラインから除去する事がコスト、信頼性の上
からも望ましい０しかし、従来の静電破壊防止法では各
バランスが電気的に共通接続されているため、これらの
欠陥の検出は困難であるという問題がある。
第１図は、本発明を適用した表示パネルの等価回路であ
る。図中、１は各画素のスイッチングを行つための薄膜
トランジスタ等のアクティブ素子、２は液晶等の表示媒
体、３は可逆的に降伏特性を持つダイオードｓ ＤＢｅ
（ＪＢｍ Ｓｓはそれぞれドレインバス、ゲートバス
、静電破壊防止用の短絡バスラインである。
る。図中、１は各画素のスイッチングを行つための薄膜
トランジスタ等のアクティブ素子、２は液晶等の表示媒
体、３は可逆的に降伏特性を持つダイオードｓ ＤＢｅ
（ＪＢｍ Ｓｓはそれぞれドレインバス、ゲートバス
、静電破壊防止用の短絡バスラインである。
本発明において、ダイオード３の降伏電圧特性を第３図
に示すようにゲート−ドレイン間の絶縁耐圧より十分低
く、かつ特性測定には十分な局さに設定する事により、
特性測定や短絡、断線検査の際には、ダイオードの阻止
特性によって各バスラインは電気的に分離されていると
等価になり、アクティブ素子特性の測定が可能となり、
また静電気発生の際には静電気電圧はゲート−ドレイン
間耐圧より低い電圧にクランプされ、アクティブ素子の
破壊を引き起さない。
に示すようにゲート−ドレイン間の絶縁耐圧より十分低
く、かつ特性測定には十分な局さに設定する事により、
特性測定や短絡、断線検査の際には、ダイオードの阻止
特性によって各バスラインは電気的に分離されていると
等価になり、アクティブ素子特性の測定が可能となり、
また静電気発生の際には静電気電圧はゲート−ドレイン
間耐圧より低い電圧にクランプされ、アクティブ素子の
破壊を引き起さない。
第２図には、本発明を桶川した鉄水パネルの部分拡大図
の一例を示す。図中、「アクティブマトリクス部」とし
た部分は第１図のアクティブ素子１や表示媒体２等から
なる回路をマトリクス状に配置したもので、ゲートバス
ＧＢ、ドレインバスＤＢにより端末に取り出され、ダイ
オード３を介して短絡バスラインＳｌと接続される。こ
こでダイオード３は、たとえば第３図のような電圧電流
特性を持つＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−
Ｍｅｔａｌ）、 構造のもの等を用いればよい。第
４図は、とのＭＩＭダイオードの構造の一例で４はアク
ティブ素子等の形成されている基板、５はゲートまたは
ドレインバス、６は短絡バス、７はたとえばテーバな形
成したタンタル等のメタル、８はメタル７の斜面を陽極
酸化するなどの方法で形成した絶縁膜、９はポリイミド
等の絶縁膜、１０はクロム等のメタルで、メタル７．１
０はそれぞれバスライン端末６，５に接続されている。
の一例を示す。図中、「アクティブマトリクス部」とし
た部分は第１図のアクティブ素子１や表示媒体２等から
なる回路をマトリクス状に配置したもので、ゲートバス
ＧＢ、ドレインバスＤＢにより端末に取り出され、ダイ
オード３を介して短絡バスラインＳｌと接続される。こ
こでダイオード３は、たとえば第３図のような電圧電流
特性を持つＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−
Ｍｅｔａｌ）、 構造のもの等を用いればよい。第
４図は、とのＭＩＭダイオードの構造の一例で４はアク
ティブ素子等の形成されている基板、５はゲートまたは
ドレインバス、６は短絡バス、７はたとえばテーバな形
成したタンタル等のメタル、８はメタル７の斜面を陽極
酸化するなどの方法で形成した絶縁膜、９はポリイミド
等の絶縁膜、１０はクロム等のメタルで、メタル７．１
０はそれぞれバスライン端末６，５に接続されている。
この実施例によれば、特性測定の際には短絡バスライン
Ｓｓを経由して流れる電流はきわめて微少で、評価には
問題がな〔発明の効果〕 本発明によれば、表示装置のアクティブ素子にかかる静
電気電圧を素子の破壊電圧以下に保って、破壊防止を行
うと同時に％従来の構造では困難だった製造工程中の素
子特性の測定が可能となる。
Ｓｓを経由して流れる電流はきわめて微少で、評価には
問題がな〔発明の効果〕 本発明によれば、表示装置のアクティブ素子にかかる静
電気電圧を素子の破壊電圧以下に保って、破壊防止を行
うと同時に％従来の構造では困難だった製造工程中の素
子特性の測定が可能となる。
第１図は、本発明を適用した表示パネルの等価回路図、
第２図はその部分拡大図の一例、第３図は本発明に適用
する可逆性の電圧降伏特性を持つ素子の電圧−電流特性
の一例、第４図はその構造の断面図例である。また、第
５図は従来の表示パネルの部分拡大図の例である。図に
おいて％１はアクティブ素子、２は表示媒体、３は可逆
性の電圧降伏特性を持つ素子％４は基板、５，６はバス
ライン端末、７はメタル、８は薄い絶縁膜、９は厚い絶
縁膜、１０はコンタクトメタルｓ （ＪＢ ＋ ＤＢｐ
ＳＢはそれぞれゲートバス、ドレインバス、短絡バスラ
インである。 本発明を直用し丁こ表ホバネルの耳価回路図第 １
図 本発明を直重ＩＪこ表示ノ＼°キルの部分中１入ロア
イ ；ｒ −Ｆ′ １今性 ひ４第 ３ 図 ターイオードのｌ！ｒｒ面図 第 ４ 図
第２図はその部分拡大図の一例、第３図は本発明に適用
する可逆性の電圧降伏特性を持つ素子の電圧−電流特性
の一例、第４図はその構造の断面図例である。また、第
５図は従来の表示パネルの部分拡大図の例である。図に
おいて％１はアクティブ素子、２は表示媒体、３は可逆
性の電圧降伏特性を持つ素子％４は基板、５，６はバス
ライン端末、７はメタル、８は薄い絶縁膜、９は厚い絶
縁膜、１０はコンタクトメタルｓ （ＪＢ ＋ ＤＢｐ
ＳＢはそれぞれゲートバス、ドレインバス、短絡バスラ
インである。 本発明を直用し丁こ表ホバネルの耳価回路図第 １
図 本発明を直重ＩＪこ表示ノ＼°キルの部分中１入ロア
イ ；ｒ −Ｆ′ １今性 ひ４第 ３ 図 ターイオードのｌ！ｒｒ面図 第 ４ 図
Claims (1)
- 表示媒体とその表示媒体をアドレスするアクティブ素子
をマトリクス構成した表示装置において、各行および各
列に走るバスラインの端部に各々可逆性の電圧降伏特性
を持つ電気素子の一端を接続し、該電気素子の他端を共
通に導体で接続し、前記アクティブ素子の静電気による
破壊を防止すると同時に各アクティブ素子の特性測定を
可能にした事を特徴とする表示装置の静電気による破壊
防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61030301A JPH079506B2 (ja) | 1986-02-14 | 1986-02-14 | 表示装置の静電気による破壊防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61030301A JPH079506B2 (ja) | 1986-02-14 | 1986-02-14 | 表示装置の静電気による破壊防止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62187885A true JPS62187885A (ja) | 1987-08-17 |
| JPH079506B2 JPH079506B2 (ja) | 1995-02-01 |
Family
ID=12299924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61030301A Expired - Lifetime JPH079506B2 (ja) | 1986-02-14 | 1986-02-14 | 表示装置の静電気による破壊防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079506B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6333130U (ja) * | 1986-08-18 | 1988-03-03 | ||
| JPS63220289A (ja) * | 1987-03-10 | 1988-09-13 | 日本電気株式会社 | 薄膜トランジスタアレイ |
| JPH02137366A (ja) * | 1988-11-18 | 1990-05-25 | Nec Corp | ダイオード型アクティブマトリクス基板 |
| JPH0651347A (ja) * | 1992-06-03 | 1994-02-25 | Alps Electric Co Ltd | マトリクス配線基板およびその製造方法 |
| US5930607A (en) * | 1995-10-03 | 1999-07-27 | Seiko Epson Corporation | Method to prevent static destruction of an active element comprised in a liquid crystal display device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126663A (ja) * | 1983-01-11 | 1984-07-21 | Seiko Epson Corp | 半導体装置 |
| JPS59208877A (ja) * | 1983-05-13 | 1984-11-27 | Ricoh Co Ltd | 薄膜装置 |
| JPS6027154A (ja) * | 1983-07-25 | 1985-02-12 | Canon Inc | 電子機器 |
| JPS6086587A (ja) * | 1983-10-18 | 1985-05-16 | セイコーインスツルメンツ株式会社 | 液晶表示装置 |
| JPS6265455A (ja) * | 1985-09-18 | 1987-03-24 | Toshiba Corp | 表示装置 |
-
1986
- 1986-02-14 JP JP61030301A patent/JPH079506B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126663A (ja) * | 1983-01-11 | 1984-07-21 | Seiko Epson Corp | 半導体装置 |
| JPS59208877A (ja) * | 1983-05-13 | 1984-11-27 | Ricoh Co Ltd | 薄膜装置 |
| JPS6027154A (ja) * | 1983-07-25 | 1985-02-12 | Canon Inc | 電子機器 |
| JPS6086587A (ja) * | 1983-10-18 | 1985-05-16 | セイコーインスツルメンツ株式会社 | 液晶表示装置 |
| JPS6265455A (ja) * | 1985-09-18 | 1987-03-24 | Toshiba Corp | 表示装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6333130U (ja) * | 1986-08-18 | 1988-03-03 | ||
| JPS63220289A (ja) * | 1987-03-10 | 1988-09-13 | 日本電気株式会社 | 薄膜トランジスタアレイ |
| JPH02137366A (ja) * | 1988-11-18 | 1990-05-25 | Nec Corp | ダイオード型アクティブマトリクス基板 |
| JPH0651347A (ja) * | 1992-06-03 | 1994-02-25 | Alps Electric Co Ltd | マトリクス配線基板およびその製造方法 |
| US5930607A (en) * | 1995-10-03 | 1999-07-27 | Seiko Epson Corporation | Method to prevent static destruction of an active element comprised in a liquid crystal display device |
| USRE38292E1 (en) | 1995-10-03 | 2003-10-28 | Seiko Epson Corporation | Method to prevent static destruction of an active element comprised in a liquid crystal display device |
| USRE44267E1 (en) | 1995-10-03 | 2013-06-04 | Seiko Epson Corporation | Method to prevent static destruction of an active element comprised in a liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH079506B2 (ja) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4236133B2 (ja) | 静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法 | |
| US20040169781A1 (en) | Repair method for defects in data lines and flat panel display incorporating the same | |
| US4938566A (en) | Display apparatus | |
| US6384878B1 (en) | Liquid crystal display having an electrostatic protection circuit | |
| KR940015635A (ko) | 능동형 액정표시소자 | |
| KR910006306B1 (ko) | 능동매트릭스 기판에 대한 전기적 시험방법 | |
| JP2001281690A (ja) | 液晶表示装置及びその修復方法 | |
| KR0140971B1 (ko) | 액티브 매트릭스형 액정 디스플레이 패널 및 제조 방법 | |
| JP3241981B2 (ja) | 液晶表示装置 | |
| KR0136867B1 (ko) | 액정표시장치 | |
| KR100576629B1 (ko) | 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법 | |
| JPH09304465A (ja) | 液晶表示パネル | |
| JPS62187885A (ja) | 表示装置の静電気による破壊防止方法 | |
| JPH09265110A (ja) | アクティブマトリックスパネル | |
| JP3586049B2 (ja) | 液晶表示パネル | |
| JP2004272028A (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| EP1069463A2 (en) | Active matrix type liquid crystal display | |
| JPH0830799B2 (ja) | 液晶表示装置 | |
| JPH11174970A (ja) | 薄膜デバイス | |
| KR100646777B1 (ko) | 정전기 보호 회로를 가지는 액정 표시 장치 및 정전기 보호 회로를 이용한 표시검사 방법 | |
| KR20000007892A (ko) | 액정 표시 장치용 패널 | |
| JPH0323425A (ja) | マトリクス型表示装置 | |
| JPH0259727A (ja) | アクティブマトリックス基板 | |
| JPH11150275A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH06202152A (ja) | 薄膜トランジスタアレイ |